JPS63211657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63211657A JPS63211657A JP4267987A JP4267987A JPS63211657A JP S63211657 A JPS63211657 A JP S63211657A JP 4267987 A JP4267987 A JP 4267987A JP 4267987 A JP4267987 A JP 4267987A JP S63211657 A JPS63211657 A JP S63211657A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- inner lead
- glass
- frame
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000005394 sealing glass Substances 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 abstract description 27
- 239000011521 glass Substances 0.000 abstract description 10
- 238000002844 melting Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 230000008018 melting Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000012945 sealing adhesive Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、ガラス封止型半導体
装置におけるリードフレームの改良技術に関する。
装置におけるリードフレームの改良技術に関する。
マルチチップモジュールの一例に、例えばSiC基板よ
りなるベースに、封止用ガラスで金属製リードフレーム
と例えばムライト材よりなるフランジ(枠体)とを接着
し、当該ベース上にあらかじめ、チップをマルチにフェ
イスダウン・ボンディングしたSi配線基板をハンダ付
けし、当該Si配線基板上の端子と前記リードフレーム
のインナーリード部とをワイヤボンディング後、前記枠
体にアルミナキャップを接着後、前記ベースにAIフィ
ンを接着して成る構造のものがある。
りなるベースに、封止用ガラスで金属製リードフレーム
と例えばムライト材よりなるフランジ(枠体)とを接着
し、当該ベース上にあらかじめ、チップをマルチにフェ
イスダウン・ボンディングしたSi配線基板をハンダ付
けし、当該Si配線基板上の端子と前記リードフレーム
のインナーリード部とをワイヤボンディング後、前記枠
体にアルミナキャップを接着後、前記ベースにAIフィ
ンを接着して成る構造のものがある。
上記ベースと枠体との間にリードフレームを介装し、封
止用ガラスにて封止するその詳細は、方形のベースの周
端部に封止用ガラスを塗布し、当該ガラス上にその中心
部に向りて複数の細いリード部(インナーリード部)を
のぞませたリードフレームの当該リード部を載置し、さ
らK、その上に同様の対土用ガラスの塗布された枠体を
載置して、加熱炉にて当該封止用ガラスを溶@させる手
法がとられる。
止用ガラスにて封止するその詳細は、方形のベースの周
端部に封止用ガラスを塗布し、当該ガラス上にその中心
部に向りて複数の細いリード部(インナーリード部)を
のぞませたリードフレームの当該リード部を載置し、さ
らK、その上に同様の対土用ガラスの塗布された枠体を
載置して、加熱炉にて当該封止用ガラスを溶@させる手
法がとられる。
従来、上記リードフレームには、一般に、二方向(二辺
)例えば上下辺にインナーリード部があり、他の二辺例
えば左右両辺にはインナーリード部がないリードフレー
ムが使用されており、そのため、上記のごときガラス封
止を行った場合、左右両辺においては、ベース側の封止
用ガラスと枠体側の封止用ガラスとの間くは空隙が生じ
ることになる。すなわち、左右両辺ではインナーリード
部がないため、上下両辺にあるインナーリード部の厚み
分の空隙が生じることになる。
)例えば上下辺にインナーリード部があり、他の二辺例
えば左右両辺にはインナーリード部がないリードフレー
ムが使用されており、そのため、上記のごときガラス封
止を行った場合、左右両辺においては、ベース側の封止
用ガラスと枠体側の封止用ガラスとの間くは空隙が生じ
ることになる。すなわち、左右両辺ではインナーリード
部がないため、上下両辺にあるインナーリード部の厚み
分の空隙が生じることになる。
実際上はこれらベース側の封止用ガラスと枠体側の封止
用ガラスとは熱溶融され付着することになるが、インナ
ーリード部がない分これら封止ガラスの塗布量が特に少
ない場合には、溶融後の当該ガラス封止部の両端部が内
側に凹んだ状態になり、封止代が狭くなり、そのため、
封止後の半導体装置の機械的強度を劣化させることにな
る。
用ガラスとは熱溶融され付着することになるが、インナ
ーリード部がない分これら封止ガラスの塗布量が特に少
ない場合には、溶融後の当該ガラス封止部の両端部が内
側に凹んだ状態になり、封止代が狭くなり、そのため、
封止後の半導体装置の機械的強度を劣化させることにな
る。
上記ガラス溶融に際し、溶融の際の温度を上昇丁れば、
前記凹部のない封止部が得られるが、このように溶融(
封止)温度を上昇させると、こんどはインナーリード部
のある封止部で、当該インナーリード部がガラス中に埋
め込まれてしまうという現象が起る。
前記凹部のない封止部が得られるが、このように溶融(
封止)温度を上昇させると、こんどはインナーリード部
のある封止部で、当該インナーリード部がガラス中に埋
め込まれてしまうという現象が起る。
なお、封止用ガラスを用いたマルチチップモジュールに
ついて述べた文献の例としては、日経マグロウヒル社刊
「日経エレクトロニクスJ 1984年9月24日号p
281があげられる。
ついて述べた文献の例としては、日経マグロウヒル社刊
「日経エレクトロニクスJ 1984年9月24日号p
281があげられる。
本発明はかかる従来技術の有する欠点を解消して、四辺
に均一なる機械的強度を確保し、それも封止温度を比較
的低くしても充分なる機械的強度を確保てることができ
る技術を提供することを目的とする。
に均一なる機械的強度を確保し、それも封止温度を比較
的低くしても充分なる機械的強度を確保てることができ
る技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、インナーリード部のない部分にもダミーの
インナーリード部を設け、当該リードフレームを用い前
記のごときガラス封止を行うようKした。
インナーリード部を設け、当該リードフレームを用い前
記のごときガラス封止を行うようKした。
上記により、インナーリード部のない部分にもダミーの
インナーリード部を設けるようにするので、当該部分に
おける前述した空隙が生じなくなり、封止代の広い封止
部を形成することができ、その結果、機械的強度の向上
を当該部分においてもはた丁ことができ、四辺均一なる
機械的強度を確保することができた。また、空隙をうめ
るための封止温度の上昇を必要としないので、封止温度
を従来に比して比較的低くすることができ、当該封止温
度を低くしても充分なる機械的強度を確保することがで
きる。
インナーリード部を設けるようにするので、当該部分に
おける前述した空隙が生じなくなり、封止代の広い封止
部を形成することができ、その結果、機械的強度の向上
を当該部分においてもはた丁ことができ、四辺均一なる
機械的強度を確保することができた。また、空隙をうめ
るための封止温度の上昇を必要としないので、封止温度
を従来に比して比較的低くすることができ、当該封止温
度を低くしても充分なる機械的強度を確保することがで
きる。
次に、本発明の実施例を図面に従い説明する。
第2図は本発明が適用されるマルチチップモジエールの
断面図で、第2図にて1はベース、2は封止用ガラス、
3はリードフレーム、4は枠体、5は半導体チップ、6
は配線基板(マザーチップ)、7は封止用接着剤、8は
中ヤップ、9は放熱フィン、10は接着剤である。
断面図で、第2図にて1はベース、2は封止用ガラス、
3はリードフレーム、4は枠体、5は半導体チップ、6
は配線基板(マザーチップ)、7は封止用接着剤、8は
中ヤップ、9は放熱フィン、10は接着剤である。
このマルチチップモジエールの組立例は、先ず、ベース
IK配線基板6接着用パッドのメタライゼーションを施
し、封止用ガラス2でリードフレーム3と枠体(フラン
ジ)4を接着する。あらかじめ複数のチップ5をフェイ
スダウンボンディングした配線基板6を、前記ベース1
上のパッドにハンダ付けてる。配線基板6上の端子とリ
ードフレーム3のインナーリード部(リードビン)11
の先端部とをボンディング用ワイヤ12によりワイヤボ
ンディングして電気的に接続する。当該接続後にキャッ
プ8を封止用接着剤7により接着し、さらに、ベース1
の裏面に放熱フィン9を接着剤10により接着する。
IK配線基板6接着用パッドのメタライゼーションを施
し、封止用ガラス2でリードフレーム3と枠体(フラン
ジ)4を接着する。あらかじめ複数のチップ5をフェイ
スダウンボンディングした配線基板6を、前記ベース1
上のパッドにハンダ付けてる。配線基板6上の端子とリ
ードフレーム3のインナーリード部(リードビン)11
の先端部とをボンディング用ワイヤ12によりワイヤボ
ンディングして電気的に接続する。当該接続後にキャッ
プ8を封止用接着剤7により接着し、さらに、ベース1
の裏面に放熱フィン9を接着剤10により接着する。
本発明はこのようなベース1と枠体4との間にリードフ
レーム3を介装し、封止用ガラス2により封止するに際
し、二方向にのみインナーリード部11を有するリード
フレーム3を使用する場合に、他の二辺にもダミーのイ
ンナーリード部を設けることを特徴とする特 第1図はこれを模式的に示したもので、W、2図に共通
する符号は同一の機能を示す。
レーム3を介装し、封止用ガラス2により封止するに際
し、二方向にのみインナーリード部11を有するリード
フレーム3を使用する場合に、他の二辺にもダミーのイ
ンナーリード部を設けることを特徴とする特 第1図はこれを模式的に示したもので、W、2図に共通
する符号は同一の機能を示す。
第1図に示すように、図示の上辺および下辺のインナー
リード部11の他に、図示の左辺および右辺にダミーの
インナーリード部13を設ける。
リード部11の他に、図示の左辺および右辺にダミーの
インナーリード部13を設ける。
このダミーのインナーリード部13にあっては、ワイヤ
ボンディングを行わず、当該リードフレーム3のフレー
ム14の切断除去に際し、封止用ガラス2からはみ出し
た外部を切断除去するとよい。
ボンディングを行わず、当該リードフレーム3のフレー
ム14の切断除去に際し、封止用ガラス2からはみ出し
た外部を切断除去するとよい。
上記ベース1は、例えばSiC基板により構成される。
封止用ガラス2は、例えば封止用に使用される低融点ガ
ラス九より構成される。
ラス九より構成される。
リードフレーム3は、例えばFe−Ni系合金により構
成される。
成される。
枠体4は、例えばムライト材により構成される。
半導体素子(チップ)5は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
配線基板6は、例えばSi配線基板により構成される。
キャップ8は、例えばA!により構成される。
ボンディング用ワイヤ12は、例えばA!線により構成
される。
される。
本発明によれば、従来インナーリード部のない二辺にも
ダミーのインナーリード部13を設けたので、当該ダミ
ーのインナーリード部(リードピン)13によりこれが
ない場合の空隙をうめることができ、従って封止用ガラ
ス2の量が少ない場合にあっても、封止部における内側
への凹みを押さえ、封止代を広(とることができる。そ
れ放射上代を広くとるために、従来当該ガラス2の溶融
に際し、その溶融温度を上昇させていたがその必要がな
(なり温度を低くすることができる。
ダミーのインナーリード部13を設けたので、当該ダミ
ーのインナーリード部(リードピン)13によりこれが
ない場合の空隙をうめることができ、従って封止用ガラ
ス2の量が少ない場合にあっても、封止部における内側
への凹みを押さえ、封止代を広(とることができる。そ
れ放射上代を広くとるために、従来当該ガラス2の溶融
に際し、その溶融温度を上昇させていたがその必要がな
(なり温度を低くすることができる。
本発明では、封止部においてベース1側の封止ガラス2
と枠体4側の封止ガラス2との間にダミーのインナーリ
ード部13が入り、従来これがない場合の空隙を当該ダ
ミーのインナーリード部13がうめることになる。
と枠体4側の封止ガラス2との間にダミーのインナーリ
ード部13が入り、従来これがない場合の空隙を当該ダ
ミーのインナーリード部13がうめることになる。
従来は当該空隙の介在により、当該封止部の機械的強度
を劣化させていたが、本発明によれば当該空隙がなく、
そこにはダミーのインナーリード部13が充填されてい
る形になっているので、左右両辺の封止部の機械的強度
を上辺及び下辺の封止部の機械的強度と同等とすること
ができ、それ故、四辺均一な機械的強度のマルチチップ
モジエールを得ることができた。
を劣化させていたが、本発明によれば当該空隙がなく、
そこにはダミーのインナーリード部13が充填されてい
る形になっているので、左右両辺の封止部の機械的強度
を上辺及び下辺の封止部の機械的強度と同等とすること
ができ、それ故、四辺均一な機械的強度のマルチチップ
モジエールを得ることができた。
以上本発明者によってなされた発明を実施例にない範囲
で種々変更可能であることはいうまでもない。
で種々変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となったマルチチップモジエールについて適
用した場合について説明したが、それに限定されるもの
ではなく、例えばシングルチップモジュールなどにも適
用できる。
をその背景となったマルチチップモジエールについて適
用した場合について説明したが、それに限定されるもの
ではなく、例えばシングルチップモジュールなどにも適
用できる。
第1図は本発明の実施例の要部説明図、第2図は本発明
の実施例を示すマルチチップモジュールの断面図である
。 1・・・ベース、2・・・封止用ガラス、3・・・リー
ドフレーム、4・・・枠体、5・・・半導体チップ、6
・・・配線基板、7・・・封止用接着剤、8・・・キャ
ップ、9・・・放熱フィン、10・・・接着剤、11・
・・インナーリード部、12・・・ボンディング用ワイ
ヤ、13・・・ダミーノインナーリード部、14・・・
フレーム。
の実施例を示すマルチチップモジュールの断面図である
。 1・・・ベース、2・・・封止用ガラス、3・・・リー
ドフレーム、4・・・枠体、5・・・半導体チップ、6
・・・配線基板、7・・・封止用接着剤、8・・・キャ
ップ、9・・・放熱フィン、10・・・接着剤、11・
・・インナーリード部、12・・・ボンディング用ワイ
ヤ、13・・・ダミーノインナーリード部、14・・・
フレーム。
Claims (1)
- 【特許請求の範囲】 1、二方向にリード部を有するリードフレームをベース
と枠体との間に介装し、封止用ガラスにて封止を行って
成る半導体装置において、前記リードフレームのリード
部を有しない部分にもダミーのリード部を設けて成るこ
とを特徴とする半導体装置。 2、半導体装置が、マルチチップモジュールである、特
許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4267987A JPS63211657A (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4267987A JPS63211657A (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63211657A true JPS63211657A (ja) | 1988-09-02 |
Family
ID=12642715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4267987A Pending JPS63211657A (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63211657A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501003A (en) * | 1993-12-15 | 1996-03-26 | Bel Fuse Inc. | Method of assembling electronic packages for surface mount applications |
KR100632256B1 (ko) * | 1999-11-12 | 2006-10-11 | 삼성전자주식회사 | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 |
-
1987
- 1987-02-27 JP JP4267987A patent/JPS63211657A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501003A (en) * | 1993-12-15 | 1996-03-26 | Bel Fuse Inc. | Method of assembling electronic packages for surface mount applications |
KR100632256B1 (ko) * | 1999-11-12 | 2006-10-11 | 삼성전자주식회사 | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3333409B2 (ja) | 半導体モジュール | |
JP2002353398A (ja) | 半導体装置 | |
JPH05226487A (ja) | 半導体装置 | |
JPS6221249A (ja) | 半導体装置 | |
JPS63211657A (ja) | 半導体装置 | |
JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
JPS59117250A (ja) | 半導体装置 | |
JP2615972B2 (ja) | 半導体装置 | |
JPS5965458A (ja) | 半導体装置の製造方法 | |
JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
JPH04219966A (ja) | 半導体素子 | |
JPH0797616B2 (ja) | 半導体装置の製造方法 | |
JPS6184043A (ja) | プラグインパツケ−ジ | |
JPH10214934A (ja) | 半導体装置及びその製造方法 | |
JP2611672B2 (ja) | 混成集積回路装置 | |
JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
JP2845846B2 (ja) | 樹脂封止型半導体装置 | |
JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
JP2513781B2 (ja) | 半導体装置 | |
JPH01308057A (ja) | マルチチップ・パッケージ | |
JPH0831986A (ja) | 放熱板付半導体装置 |