JPS613497A - 異種複合プリント板の電気接続構造 - Google Patents
異種複合プリント板の電気接続構造Info
- Publication number
- JPS613497A JPS613497A JP12316384A JP12316384A JPS613497A JP S613497 A JPS613497 A JP S613497A JP 12316384 A JP12316384 A JP 12316384A JP 12316384 A JP12316384 A JP 12316384A JP S613497 A JPS613497 A JP S613497A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- electrical connection
- connection structure
- melting point
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の実装方法に係り、マルチチップセ
ラミック基板とマザーボードとの接続方式の改良に関す
る。
ラミック基板とマザーボードとの接続方式の改良に関す
る。
コンピュータやデータ通信用の情報処理装置のコストバ
ーフォーマント向上をねらいとして、これらに用いられ
る半導体素子はますます高集積化の傾向にある。
ーフォーマント向上をねらいとして、これらに用いられ
る半導体素子はますます高集積化の傾向にある。
従来、ＬＳＩチップはＤＩＰ （ｄｕａ ｌ−１ｎ−１
ｉｎｅ ｐａｃｋａｇｅ）に収容されていたが、端子
を高密度に取り出す方法、ならびに多端子素子の搭載法
が発展しはじめている。チップの搭載法としては、■ワ
イヤボンディング、■フィルムキャリヤ、■フリップチ
ップ、■セラミックキャリヤの４方法が用いられている
。高実装密度の点からは■と■が優れているが、今後し
ばらくの高密度多端子チップケースは気密封止で信頼性
の高い■がＤＩＰにとってかわるとみられている。
ｉｎｅ ｐａｃｋａｇｅ）に収容されていたが、端子
を高密度に取り出す方法、ならびに多端子素子の搭載法
が発展しはじめている。チップの搭載法としては、■ワ
イヤボンディング、■フィルムキャリヤ、■フリップチ
ップ、■セラミックキャリヤの４方法が用いられている
。高実装密度の点からは■と■が優れているが、今後し
ばらくの高密度多端子チップケースは気密封止で信頼性
の高い■がＤＩＰにとってかわるとみられている。
この両者が基板上に実装される場合の占有面積はセラミ
ックキャリヤはＤＩＰの１／３ですむので、デツプ搭載
密度のみならず配線用面積マージンの上からも有利であ
る。
ックキャリヤはＤＩＰの１／３ですむので、デツプ搭載
密度のみならず配線用面積マージンの上からも有利であ
る。
半導体素子の高集積化はスケールメリットとよばれる素
子の高性能化につながる一方で、従来のプリント配線技
術は配線密度、および熱的特性上のギャップを拡げつつ
ある。
子の高性能化につながる一方で、従来のプリント配線技
術は配線密度、および熱的特性上のギャップを拡げつつ
ある。
実装方式としては、
（イ）１チツプ／バケ一ジ方式をとり、これを多層プリ
ント板に搭載（モノリシック実装）し、さらにこれをマ
ザーボードに挿し込むという３段階構成する方式。
ント板に搭載（モノリシック実装）し、さらにこれをマ
ザーボードに挿し込むという３段階構成する方式。
（ロ）複数個のチップを多層セラミンクパッケージ（モ
ジュール）に搭載（マルチチップ実装）し、それをプリ
ント板ボードに２次元、または３次元に牧畜する方式。
ジュール）に搭載（マルチチップ実装）し、それをプリ
ント板ボードに２次元、または３次元に牧畜する方式。
等がある。
（イ）の方式の１例は第３図（ａ）の如きであり、ＬＳ
Ｉチップがグイボンドされ、パッケージ端子がワイヤボ
ンドされ、冷却用フィンが付けられたＬＳＩパンケージ
３１が多層プリント板３２に複数個搭載される。この方
式では入出力端子３３がプリント板に半田付けされる。
Ｉチップがグイボンドされ、パッケージ端子がワイヤボ
ンドされ、冷却用フィンが付けられたＬＳＩパンケージ
３１が多層プリント板３２に複数個搭載される。この方
式では入出力端子３３がプリント板に半田付けされる。
（ロ）の方式には第３図（ｂ）の如く、セラミック基板
３４と多層プリント板３５との間をコネクタ３６を介し
接続する方式； 第３図（Ｃ）の如く、多ピン構造セラミックモジエール
３７のピン３８を多層プリント板３９にハンダ付けする
方式； 第３図（ａｌ、 （ｂｌの方式は１９８２年５月３１日
日経マグロウヒル社より刊行された「汎用大型コンビエ
ータ」１２５頁もしくは２４５頁に記載される。
３４と多層プリント板３５との間をコネクタ３６を介し
接続する方式； 第３図（Ｃ）の如く、多ピン構造セラミックモジエール
３７のピン３８を多層プリント板３９にハンダ付けする
方式； 第３図（ａｌ、 （ｂｌの方式は１９８２年５月３１日
日経マグロウヒル社より刊行された「汎用大型コンビエ
ータ」１２５頁もしくは２４５頁に記載される。
又第３図（Ｃ１の方式はＵＳＰ４０８２３９４に、記載
される。
される。
上記の如く、セラミック基板と多層プリント基板との間
の熱膨張係数の相違を緩和する如き構造をとるために、
側基板間の接続間距離が長くなるものであった。
の熱膨張係数の相違を緩和する如き構造をとるために、
側基板間の接続間距離が長くなるものであった。
本発明は、伝送スピードの向上を計りうるセラミック基
板とマザーボードとの接続方式を提供するもので、その
手段は、熱膨張係数の異なる複数のプリント板間の電気
接続方式に於て、該複数のプリント板間に、接続対応位
置に貫通孔が形成され、該貫通孔内に低融点金属が充填
された、シートを介在せしめて積層したことを特徴とす
る異種複合プリント板の電気接続構造により達成される
。
板とマザーボードとの接続方式を提供するもので、その
手段は、熱膨張係数の異なる複数のプリント板間の電気
接続方式に於て、該複数のプリント板間に、接続対応位
置に貫通孔が形成され、該貫通孔内に低融点金属が充填
された、シートを介在せしめて積層したことを特徴とす
る異種複合プリント板の電気接続構造により達成される
。
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明の異種複合プリント板の電気接続構造を
示し、１は有機多層プタント板配線モジュール、２はセ
ラミック多層基板である。有機プリント板１と複数のＩ
Ｃチップ３が搭載されたセラミック基板２との電気的接
続は、接合対応位置に貫通孔４が形成され、その貫通孔
４内に低融点金属７が充填された接合フレーム５を介在
させ、有機プリント板配線モジュール１表面に形成され
るパッド６と、セラミック基板２表面に形成されるパッ
ド６′との間を接合フレーム５の貫通孔４内に充填され
た低融点金属により行うものである。
示し、１は有機多層プタント板配線モジュール、２はセ
ラミック多層基板である。有機プリント板１と複数のＩ
Ｃチップ３が搭載されたセラミック基板２との電気的接
続は、接合対応位置に貫通孔４が形成され、その貫通孔
４内に低融点金属７が充填された接合フレーム５を介在
させ、有機プリント板配線モジュール１表面に形成され
るパッド６と、セラミック基板２表面に形成されるパッ
ド６′との間を接合フレーム５の貫通孔４内に充填され
た低融点金属により行うものである。
ボンディングワイヤである。なおパッド６の表面は５ｎ
−Ｐｂ系のハンダ層９でコートされている。
−Ｐｂ系のハンダ層９でコートされている。
以上の如く形成された接合フレーム５を第１図（Ｃ１の
ようにセラミ基板２と有機プリント板１との間に介在せ
しめ、位置合せ後積層加圧加熱して、低融点金属を溶融
せしめた後冷却して、固化せしめセラミ基板のパッド６
′及び有機プリント板のパッド６間が低融点金属で接合
された異種複合プリント板の電気接続構造を得る。
ようにセラミ基板２と有機プリント板１との間に介在せ
しめ、位置合せ後積層加圧加熱して、低融点金属を溶融
せしめた後冷却して、固化せしめセラミ基板のパッド６
′及び有機プリント板のパッド６間が低融点金属で接合
された異種複合プリント板の電気接続構造を得る。
〔作用〕
低融点金属は変形が容易であり、セラミ基板と有機プリ
ント板の熱膨張係数の相異に基く応力を吸収緩和するこ
とができる。
ント板の熱膨張係数の相異に基く応力を吸収緩和するこ
とができる。
上記実施例においてはセラミ７り基板と有機プリント板
を接合する場合について説明したが、金属コアプリント
板と有機プリント板との接合もしくは金属コアプリント
板とセラミック基板との接合にも同様に適応し得る。接
合フレーム５の厚さは電気接続を行う、熱膨張係数の異
なるプリント板の熱膨張係数の違いを考慮して決めれば
よく、使用温度条件範囲内での応力歪を吸収緩和し得る
厚さとすればよい。
を接合する場合について説明したが、金属コアプリント
板と有機プリント板との接合もしくは金属コアプリント
板とセラミック基板との接合にも同様に適応し得る。接
合フレーム５の厚さは電気接続を行う、熱膨張係数の異
なるプリント板の熱膨張係数の違いを考慮して決めれば
よく、使用温度条件範囲内での応力歪を吸収緩和し得る
厚さとすればよい。
次に第１図に示される接合フレーム５の製造法について
述べる。第９１図（ａｌの如く、基台２１上に所定位置
に１００〜２００μｍφ程度の貫通孔４が設けられたポ
リウレタン、ポリブタジェン等の１４０℃の融点以上の
温度に加熱された熔融Ｉｎ−ｐｂ等の低融点金属２２を
スクィジ２３で矢印属が充填固化された第言図（Ｃ１の
如き接合フレーム５を得る。なお接合フレームの形成法
としては、７通孔が設けられた樹脂シートに低融点金属
ボールを位置決めマスクで整列せしめた後押型で貫通孔
内に圧入させボール充填してもよい。
述べる。第９１図（ａｌの如く、基台２１上に所定位置
に１００〜２００μｍφ程度の貫通孔４が設けられたポ
リウレタン、ポリブタジェン等の１４０℃の融点以上の
温度に加熱された熔融Ｉｎ−ｐｂ等の低融点金属２２を
スクィジ２３で矢印属が充填固化された第言図（Ｃ１の
如き接合フレーム５を得る。なお接合フレームの形成法
としては、７通孔が設けられた樹脂シートに低融点金属
ボールを位置決めマスクで整列せしめた後押型で貫通孔
内に圧入させボール充填してもよい。
ボール充填法については特願昭５５−６９８１８号公報
に記載されている。具体的にはセラミ基板−エポキシプ
リント板の場合１００〜２００μｍの厚さで良い。
に記載されている。具体的にはセラミ基板−エポキシプ
リント板の場合１００〜２００μｍの厚さで良い。
以上の説明の如く、異種複合プリント板の電気接続間距
離を短くすることが出来、又製法も実装方法も容易であ
る効果がある。
離を短くすることが出来、又製法も実装方法も容易であ
る効果がある。
第１図は本発明の電気接続構造を説明する図。
第２図は本発明の接合フレームを説明する図、第３図は
従来の電気接続構造を説明する図である。 １；有機プリント板、２：セラミック基板。 ３：■Ｃチップ、４：貫通孔。 ５：接合フレーム、６．６’：パソド。 ７：低融点金属、８：ワイヤ ′ｆ−）ｊ 児 第 ｊ月 Ｚ、３１Ｅ１
従来の電気接続構造を説明する図である。 １；有機プリント板、２：セラミック基板。 ３：■Ｃチップ、４：貫通孔。 ５：接合フレーム、６．６’：パソド。 ７：低融点金属、８：ワイヤ ′ｆ−）ｊ 児 第 ｊ月 Ｚ、３１Ｅ１
Claims (4)
- （１）熱膨張係数の異なる複数のプリント板間の電気接
続方式に於て、該複数のプリント板間に、接続対応位置
に貫通孔が形成され、該貫通孔内に低融点金属が充填さ
れた、シートを介在せしめて積層したことを特徴とする
異種複合プリント板の電気接続構造。 - （２）上記プリント板は有機プリント板、セラミックプ
リント板、もしくはメタルコアプリント板の組合せであ
ることを特徴とする特許請求の範囲第１項記載の電気接
続構造。 - （３）上記低融点金属がＩｎ−Ｓｎ、Ｉｎ−Ｐｂである
ことを特徴とする特許請求の範囲第１項記載の電気接続
構造。 - （４）上記シートはポリブタジエン、ウレタンであるこ
とを特徴とする特許請求の範囲第１項記載の電気接続構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12316384A JPS613497A (ja) | 1984-06-15 | 1984-06-15 | 異種複合プリント板の電気接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12316384A JPS613497A (ja) | 1984-06-15 | 1984-06-15 | 異種複合プリント板の電気接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613497A true JPS613497A (ja) | 1986-01-09 |
Family
ID=14853739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12316384A Pending JPS613497A (ja) | 1984-06-15 | 1984-06-15 | 異種複合プリント板の電気接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613497A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147464A (ja) * | 1993-09-21 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
| JPH07193096A (ja) * | 1991-07-30 | 1995-07-28 | At & T Corp | 階段状多層相互接続装置 |
| JP2010161126A (ja) * | 2009-01-06 | 2010-07-22 | Fujitsu Ltd | 中継部材および電子部品装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59996A (ja) * | 1982-06-25 | 1984-01-06 | 株式会社日立製作所 | 基板の接続構造 |
| JPS60182189A (ja) * | 1984-02-29 | 1985-09-17 | キヤノン株式会社 | はんだ付け方法及び電気回路装置 |
-
1984
- 1984-06-15 JP JP12316384A patent/JPS613497A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59996A (ja) * | 1982-06-25 | 1984-01-06 | 株式会社日立製作所 | 基板の接続構造 |
| JPS60182189A (ja) * | 1984-02-29 | 1985-09-17 | キヤノン株式会社 | はんだ付け方法及び電気回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193096A (ja) * | 1991-07-30 | 1995-07-28 | At & T Corp | 階段状多層相互接続装置 |
| JPH07147464A (ja) * | 1993-09-21 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
| JP2010161126A (ja) * | 2009-01-06 | 2010-07-22 | Fujitsu Ltd | 中継部材および電子部品装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862322A (en) | Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween | |
| KR100480515B1 (ko) | 반도체 장치 | |
| US5592735A (en) | Method of making a multi-chip module having an improved heat dissipation efficiency | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| US20020038908A1 (en) | Thermal enhanced ball grid array package | |
| US20020089050A1 (en) | Semiconductor device | |
| US5479051A (en) | Semiconductor device having a plurality of semiconductor chips | |
| JP2010050489A (ja) | 半導体装置 | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| JP3834424B2 (ja) | 半導体装置 | |
| JP2001250907A (ja) | 半導体装置及びその製造方法 | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH07176684A (ja) | 半導体装置 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPS6211014Y2 (ja) | ||
| JP2841825B2 (ja) | 混成集積回路 |