JPS59996A - 基板の接続構造 - Google Patents
基板の接続構造Info
- Publication number
- JPS59996A JPS59996A JP57108478A JP10847882A JPS59996A JP S59996 A JPS59996 A JP S59996A JP 57108478 A JP57108478 A JP 57108478A JP 10847882 A JP10847882 A JP 10847882A JP S59996 A JPS59996 A JP S59996A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- chip
- solder
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Die Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板の接続構造に係シ、特に高密度で高信頼性
に好適な基板の接続構造に関する。
に好適な基板の接続構造に関する。
従来の高密度マルチチップ実装として、例えば特公昭４
３−２８７３５号に示される様なｉ９１チップに多数個
形成された電極とそれを支持する一方の回路基板ｑ端子
部とをはんだで直接接合するＣＣＤ法が知られている。
３−２８７３５号に示される様なｉ９１チップに多数個
形成された電極とそれを支持する一方の回路基板ｑ端子
部とをはんだで直接接合するＣＣＤ法が知られている。
この実装法の問題点はＳ１チツプと支持体との間に熱膨
張係数の差に起因する熱歪が生じ、との熱歪を接続部の
はんだが緩和するため、はんだは次第に疲労して破断に
至ることである。このため、Ｓｌチップと熱膨張係数が
大きく異なる回路基板ははんだが容易に熱疲労するため
使用できない。
張係数の差に起因する熱歪が生じ、との熱歪を接続部の
はんだが緩和するため、はんだは次第に疲労して破断に
至ることである。このため、Ｓｌチップと熱膨張係数が
大きく異なる回路基板ははんだが容易に熱疲労するため
使用できない。
第１図（ａ）、 （ｂ）は従来例を示し、１はｆ３ｉチ
ップ、２ははんだバンプ、３はＡｔ、０．多層板、４は
Ａ／、、０．多層板の内層のＷペースト導体、５はＷペ
ース導体にＮ１めつきを２〜３μｍ施した表面配線導体
、１３はスルーホール導体、１８は多層プリント基板、
６はＣｕ箔リードを示す。第１図（ａ）はＳ１チツプ１
とＡｔ、０．多層基板３とをＣＣＢ接合した一般的なＣ
ＣＢ実装構造である。Ｓｔ とＡｔ、０３３との熱膨
張係数の差から、１０年以上の寿命を保証するには最外
周のはんだバンプ間距離ｄは約５闘までしか、許されて
いない。またＡｔ、０．多層配線基板３の内部配線導体
４はＡＬ、０゜グリーンシートと同時に高温で焼成しな
ければならない関係上、ＷもしくはＭＯペースト導体し
か使用できないため誘電率が８〜１０と高く、高速Ａｔ
算に支障をきたしている。他方、第１図（ｂ）に示すご
とく、第１図（ａ）のＡ／、、０．多層基板の代わりに
誘電率の低い多層プリント１８板を用いると、Ｃｕ６導
体と有機絶縁層でできているため、誘電率は３．５〜４
．５と低く、高速計算は可能になり上記（ａ）の欠点は
改善される。しかし、多層プリント板（ガラスエポキシ
）の熱膨張係数は１０〜１２ＸＩＯ−＠／ｌ：’と高い
ため、Ｂ ｉ （２，，５ｘｘｏ−’／Ｃ）との熱膨張
係数の差が大きくなシ、はんだバンプは容易に熱疲労し
破壊する欠点がある。
ップ、２ははんだバンプ、３はＡｔ、０．多層板、４は
Ａ／、、０．多層板の内層のＷペースト導体、５はＷペ
ース導体にＮ１めつきを２〜３μｍ施した表面配線導体
、１３はスルーホール導体、１８は多層プリント基板、
６はＣｕ箔リードを示す。第１図（ａ）はＳ１チツプ１
とＡｔ、０．多層基板３とをＣＣＢ接合した一般的なＣ
ＣＢ実装構造である。Ｓｔ とＡｔ、０３３との熱膨
張係数の差から、１０年以上の寿命を保証するには最外
周のはんだバンプ間距離ｄは約５闘までしか、許されて
いない。またＡｔ、０．多層配線基板３の内部配線導体
４はＡＬ、０゜グリーンシートと同時に高温で焼成しな
ければならない関係上、ＷもしくはＭＯペースト導体し
か使用できないため誘電率が８〜１０と高く、高速Ａｔ
算に支障をきたしている。他方、第１図（ｂ）に示すご
とく、第１図（ａ）のＡ／、、０．多層基板の代わりに
誘電率の低い多層プリント１８板を用いると、Ｃｕ６導
体と有機絶縁層でできているため、誘電率は３．５〜４
．５と低く、高速計算は可能になり上記（ａ）の欠点は
改善される。しかし、多層プリント板（ガラスエポキシ
）の熱膨張係数は１０〜１２ＸＩＯ−＠／ｌ：’と高い
ため、Ｂ ｉ （２，，５ｘｘｏ−’／Ｃ）との熱膨張
係数の差が大きくなシ、はんだバンプは容易に熱疲労し
破壊する欠点がある。
本発明の目的は上記欠点を除去し、熱膨張係数が異なる
基板構造において、実装密度及び信頼性は従来並みに維
持し、熱歪を緩和する構造を提供することにある。
基板構造において、実装密度及び信頼性は従来並みに維
持し、熱歪を緩和する構造を提供することにある。
上記目的を達成する本発明の特徴とするところは、一対
の基板間に両者の中間の熱膨張係数を有する中継基板を
設け、中継基板のスルーホールを介して一対Ω基板の電
極端子間を接続することにある。
の基板間に両者の中間の熱膨張係数を有する中継基板を
設け、中継基板のスルーホールを介して一対Ω基板の電
極端子間を接続することにある。
以下本発明を図面を用いて詳細に説明する。
（実施例１）
第２図は中継基板となるＡ４０ｍ基板の製造工程を示す
図である。焼結された中継基板の厚さは０、５ ｍｍ
、スルーホール直径は１５０μｍ１ ピッチは２５０μ
ｍである。
図である。焼結された中継基板の厚さは０、５ ｍｍ
、スルーホール直径は１５０μｍ１ ピッチは２５０μ
ｍである。
第３図（ａ）、 （ｂ）はそれぞれグリーンシート１２
にパンチングで穴明けした断面図と平面図を示す。
にパンチングで穴明けした断面図と平面図を示す。
Ｓｉチップのほぼ全面には２５０μｍピッチではんだバ
ンプが形成されている。従って、中継基板のグリーンシ
ートの穴はスルーホールとするため、同様に焼成された
時点で２５０μＩｎピツチで形成される。
ンプが形成されている。従って、中継基板のグリーンシ
ートの穴はスルーホールとするため、同様に焼成された
時点で２５０μＩｎピツチで形成される。
スルーポール電極１４は第４図（ａ）に示す様にスルー
ポール１３の内壁にホトレジストと化学めっき法により
ＣＨ２Ｏ導体を形成し、はんだ電極４１を設けることに
より形成される。ここではんだ電極４１は３ｔチツプ１
のＣＯＢはんだバンプ組成と同じ＜Ｐｂ−５ｗｔ％５ｎ
である。尚、スルーホール導体１４は第４図（ｂ）に示
す様に既に焼結されたＡｔ、０．基板にＡｇ、Ｃｕペー
スト２０を印刷法によってスルーホール１３に充填した
後、低温で焼結して、浸漬はんだめつき４２を施したも
のであってもよい。スルーホール導体の抵抗値ハ小さい
ため、Ａｇ、Ｃｕペーストでも実装した場合に計算速度
に影譬を与えない。
ポール１３の内壁にホトレジストと化学めっき法により
ＣＨ２Ｏ導体を形成し、はんだ電極４１を設けることに
より形成される。ここではんだ電極４１は３ｔチツプ１
のＣＯＢはんだバンプ組成と同じ＜Ｐｂ−５ｗｔ％５ｎ
である。尚、スルーホール導体１４は第４図（ｂ）に示
す様に既に焼結されたＡｔ、０．基板にＡｇ、Ｃｕペー
スト２０を印刷法によってスルーホール１３に充填した
後、低温で焼結して、浸漬はんだめつき４２を施したも
のであってもよい。スルーホール導体の抵抗値ハ小さい
ため、Ａｇ、Ｃｕペーストでも実装した場合に計算速度
に影譬を与えない。
第５図（ａ）は各基板の接続前の状態、第５図（ｂ）は
接続後の状態を示し、１はＳｉチップ、２はｐｂ−５ｗ
ｔ％３ｎ組成のはんだ、１５は中継基板であるＡ、／、
！Ｏ，基板、１６はＰｂ−６０ｗｔ％Ｓｎ組成のはんだ
、１７ははんだレジスト膜、１８はガラスエポキシとＣ
ｕ箔よシ成る４層プリント基板でお暮。ここでＳｌチッ
プ１の熱膨張係数αＳ１は約２、５ Ｘ １０−’ ／
Ｃｓ Ａ４０ｍ基板１５の熱膨張係数αＡｔｔＯａは
約７．５ Ｘ １０−＠／Ｃ１多層プリント基板１８の
熱膨張係数は約ｔｚｘｔｏ−’／Ｃである。
接続後の状態を示し、１はＳｉチップ、２はｐｂ−５ｗ
ｔ％３ｎ組成のはんだ、１５は中継基板であるＡ、／、
！Ｏ，基板、１６はＰｂ−６０ｗｔ％Ｓｎ組成のはんだ
、１７ははんだレジスト膜、１８はガラスエポキシとＣ
ｕ箔よシ成る４層プリント基板でお暮。ここでＳｌチッ
プ１の熱膨張係数αＳ１は約２、５ Ｘ １０−’ ／
Ｃｓ Ａ４０ｍ基板１５の熱膨張係数αＡｔｔＯａは
約７．５ Ｘ １０−＠／Ｃ１多層プリント基板１８の
熱膨張係数は約ｔｚｘｔｏ−’／Ｃである。
まずＢｔチップ１上のＰｂ−５ｗｔ％Ｓｎはんだバンプ
とＡｔ、０．基板１５ｔ−ロジン系フラックスを用いて
、最高３３Ｃの温度で接続後、トリクレン。
とＡｔ、０．基板１５ｔ−ロジン系フラックスを用いて
、最高３３Ｃの温度で接続後、トリクレン。
アセトンで７ラツクスを洗浄する。一方、多層プリント
基板１８上の表面層には２５０μｍのピッチで形成され
たＣｕ箔電極上にＰｂ−６０ｗｔ％Ｓｎ組成のはんだめ
っき１６（もしくはペース））−１−施し、ボンディン
グし易くするため平坦に保った状態にしておく、もしく
は再溶融してはんだ中に含まれているガスを放出させる
と同時に基板の電極上に半球状のはんだ１６を形成する
。先に接合したＳｉチップ１とＡＬｔＯｓ基板１５は多
層プリント基板１８に位置決め後、２２００の雰囲気炉
で接続する。この時Ｓｉチップ１とｋｔｔｏｓ基板１５
とを接続したはんだ（ｐｂ ５ｗｔ％Ｓｎ）は融点力文
約３００Ｃのため、溶融しない。
基板１８上の表面層には２５０μｍのピッチで形成され
たＣｕ箔電極上にＰｂ−６０ｗｔ％Ｓｎ組成のはんだめ
っき１６（もしくはペース））−１−施し、ボンディン
グし易くするため平坦に保った状態にしておく、もしく
は再溶融してはんだ中に含まれているガスを放出させる
と同時に基板の電極上に半球状のはんだ１６を形成する
。先に接合したＳｉチップ１とＡＬｔＯｓ基板１５は多
層プリント基板１８に位置決め後、２２００の雰囲気炉
で接続する。この時Ｓｉチップ１とｋｔｔｏｓ基板１５
とを接続したはんだ（ｐｂ ５ｗｔ％Ｓｎ）は融点力文
約３００Ｃのため、溶融しない。
第６図は本実施例に於ける耐熱疲労性を示すために、動
作中の８１チツプ１の最大温度７５Ｃと室温との温度履
歴を１日１回のサイクルで受けたとき１０年間の寿命を
保証する最外周のノくンフ”間距離ｄを示したものでお
る。
作中の８１チツプ１の最大温度７５Ｃと室温との温度履
歴を１日１回のサイクルで受けたとき１０年間の寿命を
保証する最外周のノくンフ”間距離ｄを示したものでお
る。
はんだバンプの熱疲労寿命（Ｎｆ）は次式によって求め
られる。
られる。
はんだバンプの熱疲労寿命（Ｎｆ）は式（１）に示す様
に、せん断歪（ｒ）の２乗に反比例することが知られて
いる。せん断歪（ｒ）は式（２１，（３）に示す様に最
外周のバンプ間距離（ｄ）、はんだ高さくｈ）、接続さ
れる基板間の熱膨張係数の差（Δα）及び形状係数に等
で決まる。せん断歪（ｒ）はＳｉチップ１と中継基板１
５間においては式（２）、中継基板工５と多層プリント
板１８（ＦＢ）間においては式（３）で与えられる。
に、せん断歪（ｒ）の２乗に反比例することが知られて
いる。せん断歪（ｒ）は式（２１，（３）に示す様に最
外周のバンプ間距離（ｄ）、はんだ高さくｈ）、接続さ
れる基板間の熱膨張係数の差（Δα）及び形状係数に等
で決まる。せん断歪（ｒ）はＳｉチップ１と中継基板１
５間においては式（２）、中継基板工５と多層プリント
板１８（ＦＢ）間においては式（３）で与えられる。
表木は多層プリント基板（ＦＢ）にｈｔ、ｏｓ中継基板
を使用した場合のＣＣＢはんだバンプの耐熱疲労寿命１
０年を保証する最外周のバンプ間距離（ｄ）を示したも
のである。従来の８１チツプを多層プリント基板ＰＢに
直接ＣＣＢ接続した場合の１０年の寿命を保証する寸法
（ｄ）は２．５ｗで、大型チップには使えない構造であ
る。
を使用した場合のＣＣＢはんだバンプの耐熱疲労寿命１
０年を保証する最外周のバンプ間距離（ｄ）を示したも
のである。従来の８１チツプを多層プリント基板ＰＢに
直接ＣＣＢ接続した場合の１０年の寿命を保証する寸法
（ｄ）は２．５ｗで、大型チップには使えない構造であ
る。
一方、本実施例に於いては、８Ｍチップ１と多層プリン
ト基板１８の間に、熱膨張係数が両者の間であるＡ／１
．．０．基板１５（αｓｉ＜αに４０ｍ＜αＰＢ）を設
けているので、はんだの熱疲労が少なく、熱歪はＡ４０
．基板１５によって緩和される。従って、Ｓｉチップの
最外周バンプ間距離（ｄ）は表１に示すように５簡まで
可能となり、Ｓ１チツプの大型化が実現できる。
ト基板１８の間に、熱膨張係数が両者の間であるＡ／１
．．０．基板１５（αｓｉ＜αに４０ｍ＜αＰＢ）を設
けているので、はんだの熱疲労が少なく、熱歪はＡ４０
．基板１５によって緩和される。従って、Ｓｉチップの
最外周バンプ間距離（ｄ）は表１に示すように５簡まで
可能となり、Ｓ１チツプの大型化が実現できる。
さらに、Ｓｉチップ１と多層プリント基板１８とはＡｔ
、Ｏ，基板１５のスルーホールを介してＣＣＢ接続され
ているので、実装密度が低下することもない。
、Ｏ，基板１５のスルーホールを介してＣＣＢ接続され
ているので、実装密度が低下することもない。
また、多層プリント基板１８はＡｔｔＯａ基板と比較し
て、高密化が容易で、かつ低コストであシ、さらに誘電
率が低いため、計算スピードに優れている。
て、高密化が容易で、かつ低コストであシ、さらに誘電
率が低いため、計算スピードに優れている。
また、本実施例の場合め多層プリント基板１８はガラス
エポキシ材であったが、さらにシリカ等のフィラーを入
れて低膨張化する仁とが可能であることから、ＡｔｔＯ
ｓ基板１５と多層プリント基板１８間のはんだの熱疲労
寿命の安全率は高くなる。
エポキシ材であったが、さらにシリカ等のフィラーを入
れて低膨張化する仁とが可能であることから、ＡｔｔＯ
ｓ基板１５と多層プリント基板１８間のはんだの熱疲労
寿命の安全率は高くなる。
一般に中継基板と多層プリント基板間の熱膨張係数の差
は５ｉチツプと中継基板間の熱膨張係数の差よりも小さ
くとることによυ、後者の寿命が大になるように設計す
る。
は５ｉチツプと中継基板間の熱膨張係数の差よりも小さ
くとることによυ、後者の寿命が大になるように設計す
る。
第７図は本実施例により高密度実装した場合のヒートシ
ンク構造を組合せたモジュール断面図である。
ンク構造を組合せたモジュール断面図である。
第７図（ａ）に於いて、６は取付枠、７は水冷取付枠、
８は冷却水、９はＨｅガス、１０ははんだ封止部、１１
は多層プリント板基板１８の出力ビン、２２は液体金属
、２３はベローズ、２４はヒートシンク、２５は取付ボ
ルトであり、第５図と同一符号は同−物及び相当物を示
す。
８は冷却水、９はＨｅガス、１０ははんだ封止部、１１
は多層プリント板基板１８の出力ビン、２２は液体金属
、２３はベローズ、２４はヒートシンク、２５は取付ボ
ルトであり、第５図と同一符号は同−物及び相当物を示
す。
１９１チツプｌの発生した熱は大部分、液体金属２２を
つつんだベローズ２３を介して、水冷された面と接した
ヒートシンク２４に伝えられる。一部はＣＣＨのはんだ
バンズ２を介してＡ７ｔＯ，基板１５に伝えられ、熱放
散される。多層プリント基板１８はコネクターに差込む
ための出力ピン１１がはんだ付されている。尚、第７図
（ｂ）Ｋ示す様にこのピン構造はピン固定枠２６を設け
て多層プリント基板の端子にはんだ２７付した構造も可
能である。
つつんだベローズ２３を介して、水冷された面と接した
ヒートシンク２４に伝えられる。一部はＣＣＨのはんだ
バンズ２を介してＡ７ｔＯ，基板１５に伝えられ、熱放
散される。多層プリント基板１８はコネクターに差込む
ための出力ピン１１がはんだ付されている。尚、第７図
（ｂ）Ｋ示す様にこのピン構造はピン固定枠２６を設け
て多層プリント基板の端子にはんだ２７付した構造も可
能である。
内部は不活性で熱伝導性の優れた）（ｅガス９が封止さ
れてｈる。ベロ−ズ２３のばね強さははんだが圧縮力で
クリープしない力で変形できる程度に設計されている。
れてｈる。ベロ−ズ２３のばね強さははんだが圧縮力で
クリープしない力で変形できる程度に設計されている。
゛第８図はＡｔ、０３基板１５として、Ｓｌチップ１と
同一寸法（Ａ′）およびＳｌチップ１よ少大きな寸法（
Ａ）を用いた場合の熱抵抗を比較するために、中心部（
ｏ−ｏ’）の温度を測定したもので、中継基板としての
Ａｔ、Ｏｓ基板１５を大きくすることは中継基板の表面
積が大きくなり、熱放散性に優れた効果があることがわ
かる。
同一寸法（Ａ′）およびＳｌチップ１よ少大きな寸法（
Ａ）を用いた場合の熱抵抗を比較するために、中心部（
ｏ−ｏ’）の温度を測定したもので、中継基板としての
Ａｔ、Ｏｓ基板１５を大きくすることは中継基板の表面
積が大きくなり、熱放散性に優れた効果があることがわ
かる。
即ち、Ａｔ、０３基板の表面積を、Ｓｉチッグの表面積
よシ大きくとることにより、熱歪がよシ緩和される。
よシ大きくとることにより、熱歪がよシ緩和される。
（実施例２）
本実施例忙於いては、第９図に示す様に、Ｓ！チップ１
（ａ９ ｉ＝２．５Ｘ１０−”／Ｕ ） （Ｄ主表面
に配ｔ ’される複数の電極端子と、Ａ４０ｍ基板１
５０（αＡｔ、０．さ７．５ｘｔｏ’／ｌ：’ ）の主
表面に配置される複数の電極端子とをはんだによって接
続する場合に、Ｓｌチップ１とＡＬ！Ｏｓ基板１５０と
の間に、中継基板として熱膨張係数が両者の間にあるＳ
ｉＣ基板２００（αＳｔＣさ４Ｘ１０’／Ｃ）を設けて
いる。
（ａ９ ｉ＝２．５Ｘ１０−”／Ｕ ） （Ｄ主表面
に配ｔ ’される複数の電極端子と、Ａ４０ｍ基板１
５０（αＡｔ、０．さ７．５ｘｔｏ’／ｌ：’ ）の主
表面に配置される複数の電極端子とをはんだによって接
続する場合に、Ｓｌチップ１とＡＬ！Ｏｓ基板１５０と
の間に、中継基板として熱膨張係数が両者の間にあるＳ
ｉＣ基板２００（αＳｔＣさ４Ｘ１０’／Ｃ）を設けて
いる。
第１図に示す様な、Ｂｔチップ１とＡ ＩｔＯｓ多層基
板を直接ＣＣＢ接続する従来例に於いては、１０年間の
寿命を保証するためには、８１チツプの最外周はんだバ
ンプ間距離最大５ｗｘまでであったが、本実施例に於い
ては、ＳｔＣ基板２００によって、熱歪が緩和されるの
で、表２に示す様にｄは７■まで可能となり、８１チツ
プの大型化が更に図れる。
板を直接ＣＣＢ接続する従来例に於いては、１０年間の
寿命を保証するためには、８１チツプの最外周はんだバ
ンプ間距離最大５ｗｘまでであったが、本実施例に於い
ては、ＳｔＣ基板２００によって、熱歪が緩和されるの
で、表２に示す様にｄは７■まで可能となり、８１チツ
プの大型化が更に図れる。
表２゜
８ｉＣ基板とほぼ等しい熱膨張係数を有する中継基板と
して、ムライト（３Ａｔ、０．・２８１０．）にガラス
を混入した基板（熱膨張係数５．ＯＸ １０−シで）を
使用すればｄは１０ｍまで可能となる。
して、ムライト（３Ａｔ、０．・２８１０．）にガラス
を混入した基板（熱膨張係数５．ＯＸ １０−シで）を
使用すればｄは１０ｍまで可能となる。
（実施例３）
多層プリント基板の材質としてガラスエポキシ材が一般
的であるが、この他に、さらに低膨張率を有するケプラ
ークロス、ケプラー・ガラスクロスのエポキシ樹脂、ポ
リイミド樹脂等の各種の組合せが可能である。ケブラー
・ガラスクロスのエポキシ樹脂系多層プリント基板の熱
膨張係数は８Ｘ ｌ Ｏ−’ ／ｃと低く、中継基板と
して、８ＩＣ（α５ｉＡ−４Ｘ １０−” ／Ｃ）、も
しくはムライト・ガラス基板（αムライト＝５Ｘ１０−
”／Ｃ）を使用することＫよシ、計算速度も大で、かり
、大型ＣＣＢ実装が可能となる。
的であるが、この他に、さらに低膨張率を有するケプラ
ークロス、ケプラー・ガラスクロスのエポキシ樹脂、ポ
リイミド樹脂等の各種の組合せが可能である。ケブラー
・ガラスクロスのエポキシ樹脂系多層プリント基板の熱
膨張係数は８Ｘ ｌ Ｏ−’ ／ｃと低く、中継基板と
して、８ＩＣ（α５ｉＡ−４Ｘ １０−” ／Ｃ）、も
しくはムライト・ガラス基板（αムライト＝５Ｘ１０−
”／Ｃ）を使用することＫよシ、計算速度も大で、かり
、大型ＣＣＢ実装が可能となる。
以上述べた様に、本発明によれば、基板間の熱歪が緩和
できる基板の接続構造を得ることができる。
できる基板の接続構造を得ることができる。
第１図は従来の基板の接続構造を示す断面図、第２図は
本発明の第１の実施例に用いるＡｔ、０゜基板の製造工
程を示す図、第３図は本発明の第１の実施例に用いるＡ
ｔ、Ｏ，基板のグリーンシートの断面図及び平面図、第
４図は本発明の第１の実施例に用いるＡｔ高基稜のスル
ーホールの拡大断面図、第５図は本発明の第１の実施例
を示す断面図、第６図は本郷明の第１の実施例の効果を
説明する図、第７図は本発明の第１の実施例を用いたモ
ジュール断面図、第８図は本発明の第１の実施例の効果
を説明する図、第９図は本発明の第２の実施例を示す図
である。 １・・・Ｓｔチップ、１５・・・Ａｔ ｔｏｓ基板、１
８・・・多層プリント基板。 ｙｓｔｒｔ 嗜（乙 Ｄり Ｙ７ 図 Ｕす
本発明の第１の実施例に用いるＡｔ、０゜基板の製造工
程を示す図、第３図は本発明の第１の実施例に用いるＡ
ｔ、Ｏ，基板のグリーンシートの断面図及び平面図、第
４図は本発明の第１の実施例に用いるＡｔ高基稜のスル
ーホールの拡大断面図、第５図は本発明の第１の実施例
を示す断面図、第６図は本郷明の第１の実施例の効果を
説明する図、第７図は本発明の第１の実施例を用いたモ
ジュール断面図、第８図は本発明の第１の実施例の効果
を説明する図、第９図は本発明の第２の実施例を示す図
である。 １・・・Ｓｔチップ、１５・・・Ａｔ ｔｏｓ基板、１
８・・・多層プリント基板。 ｙｓｔｒｔ 嗜（乙 Ｄり Ｙ７ 図 Ｕす
Claims (1)
- 【特許請求の範囲】 １、一方の基板の主表面に配置される多数個の一方の電
極端子と、上記一方の基板より大きい熱膨張係数を有す
る他方の基板の主表面に配置される多数個の他方の電極
端子とが、それぞれ対応するように金属材料によって接
続されるものに於いて、上記一方の基板と上記他方の基
板との間に、上記一方の基板の熱膨張係数より大きくか
つ上記他方の基板の熱膨張係数より小さい熱膨張係数を
有する中継基板を設け、該中継基板に形成される多数個
のスルーホールを介して、上記一方の電極端子と上記他
方の成極′端子とが接続されることを特徴とする基板の
接続構造。 ２、特許請求の範囲第１項に於いて、上記中継基板の表
面積は、上記一方の基板の表面積より大きいことを特徴
とする基板の接続構造。 ３、特許請求の範囲第１項または第２項に於いて、上記
一方の基板はＳｌチップであり、上記他方の基板は多層
ンリント基板でアシ、上記中継基板は４ｔ、ｏ、系基板
であることを特徴とする基板の接続構造。 ４、特許請求の範囲第１項または第２項に於いて、上記
一方の基板はＳＮチップであシ、上記他方の基板はＡ４
Ｏｓ系基板でアシ、上記中継基板はＳｉＣ基板であるこ
とを特徴とする基板の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108478A JPH0245357B2 (ja) | 1982-06-25 | 1982-06-25 | Kibannosetsuzokukozo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108478A JPH0245357B2 (ja) | 1982-06-25 | 1982-06-25 | Kibannosetsuzokukozo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59996A true JPS59996A (ja) | 1984-01-06 |
| JPH0245357B2 JPH0245357B2 (ja) | 1990-10-09 |
Family
ID=14485768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108478A Expired - Lifetime JPH0245357B2 (ja) | 1982-06-25 | 1982-06-25 | Kibannosetsuzokukozo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0245357B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239047A (ja) * | 1984-01-30 | 1985-11-27 | アンプ インコーポレーテッド | 組立体 |
| JPS613497A (ja) * | 1984-06-15 | 1986-01-09 | 富士通株式会社 | 異種複合プリント板の電気接続構造 |
| JPS61269396A (ja) * | 1985-05-24 | 1986-11-28 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| WO1987000686A1 (en) * | 1985-07-16 | 1987-01-29 | Nippon Telegraph And Telephone Corporation | Connection terminals between substrates and method of producing the same |
| JPS6324696A (ja) * | 1986-07-17 | 1988-02-02 | 日本電気株式会社 | 高多層配線基板 |
| US4825284A (en) * | 1985-12-11 | 1989-04-25 | Hitachi, Ltd. | Semiconductor resin package structure |
| US5135606A (en) * | 1989-12-08 | 1992-08-04 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
| US5145552A (en) * | 1989-12-21 | 1992-09-08 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5859407A (en) * | 1996-07-17 | 1999-01-12 | Ngk Spark Plug Co., Ltd. | Connecting board for connection between base plate and mounting board |
| US6080936A (en) * | 1996-04-26 | 2000-06-27 | Ngk Spark Plug Co., Ltd. | Connecting board with oval-shaped protrusions |
| WO2001076332A1 (fr) * | 2000-03-31 | 2001-10-11 | Fujitsu Limited | Carte de circuit |
| WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
| JP2005123548A (ja) * | 2003-09-24 | 2005-05-12 | Ibiden Co Ltd | インターポーザ、多層プリント配線板 |
| WO2007004657A1 (ja) | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
| US8017875B2 (en) | 2005-06-30 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458751B2 (ja) * | 2009-09-04 | 2014-04-02 | 富士通株式会社 | 電子装置及びその製造方法 |
| WO2013030931A1 (ja) | 2011-08-29 | 2013-03-07 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
-
1982
- 1982-06-25 JP JP57108478A patent/JPH0245357B2/ja not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550876B2 (ja) * | 1984-01-30 | 1993-07-30 | Amp Inc | |
| JPS60239047A (ja) * | 1984-01-30 | 1985-11-27 | アンプ インコーポレーテッド | 組立体 |
| JPS613497A (ja) * | 1984-06-15 | 1986-01-09 | 富士通株式会社 | 異種複合プリント板の電気接続構造 |
| JPS61269396A (ja) * | 1985-05-24 | 1986-11-28 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| EP0229850B1 (en) * | 1985-07-16 | 1992-06-10 | Nippon Telegraph and Telephone Corporation | Connection terminals between substrates and method of producing the same |
| US4897918A (en) * | 1985-07-16 | 1990-02-06 | Nippon Telegraph And Telephone | Method of manufacturing an interboard connection terminal |
| EP0229850A1 (en) * | 1985-07-16 | 1987-07-29 | Nippon Telegraph and Telephone Corporation | Connection terminals between substrates and method of producing the same |
| WO1987000686A1 (en) * | 1985-07-16 | 1987-01-29 | Nippon Telegraph And Telephone Corporation | Connection terminals between substrates and method of producing the same |
| US4825284A (en) * | 1985-12-11 | 1989-04-25 | Hitachi, Ltd. | Semiconductor resin package structure |
| JPS6324696A (ja) * | 1986-07-17 | 1988-02-02 | 日本電気株式会社 | 高多層配線基板 |
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5410805A (en) * | 1989-08-28 | 1995-05-02 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in "flip-chip" manufacturing |
| US5135606A (en) * | 1989-12-08 | 1992-08-04 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
| US5145552A (en) * | 1989-12-21 | 1992-09-08 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
| US6148900A (en) * | 1996-04-26 | 2000-11-21 | Ngk Spark Plug Co., Ltd. | Connecting board for connection between base plate and mounting board |
| US6080936A (en) * | 1996-04-26 | 2000-06-27 | Ngk Spark Plug Co., Ltd. | Connecting board with oval-shaped protrusions |
| US5859407A (en) * | 1996-07-17 | 1999-01-12 | Ngk Spark Plug Co., Ltd. | Connecting board for connection between base plate and mounting board |
| WO2001076332A1 (fr) * | 2000-03-31 | 2001-10-11 | Fujitsu Limited | Carte de circuit |
| WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
| JP2005123548A (ja) * | 2003-09-24 | 2005-05-12 | Ibiden Co Ltd | インターポーザ、多層プリント配線板 |
| JPWO2005029581A1 (ja) * | 2003-09-24 | 2007-11-15 | イビデン株式会社 | インターポーザ、多層プリント配線板 |
| JP4771808B2 (ja) * | 2003-09-24 | 2011-09-14 | イビデン株式会社 | 半導体装置 |
| WO2007004657A1 (ja) | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
| US7714233B2 (en) | 2005-06-30 | 2010-05-11 | Ibiden Co., Ltd. | Printed wiring board |
| US8003897B2 (en) | 2005-06-30 | 2011-08-23 | Ibiden Co., Ltd. | Printed wiring board |
| US8017875B2 (en) | 2005-06-30 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board |
| US8022314B2 (en) | 2005-06-30 | 2011-09-20 | Ibiden Co., Ltd. | Printed wiring board |
| US8624132B2 (en) | 2005-06-30 | 2014-01-07 | Ibiden Co., Ltd. | Printed wiring board |
| US8832935B2 (en) | 2005-06-30 | 2014-09-16 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0245357B2 (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59996A (ja) | 基板の接続構造 | |
| JP3053585B2 (ja) | 電子パッケージ | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
| US7488896B2 (en) | Wiring board with semiconductor component | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| JP2007035864A (ja) | 半導体パッケージ | |
| JPH0817972A (ja) | 部品の接続構造及びその製造方法 | |
| JP2008227310A (ja) | ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
| JP4168331B2 (ja) | 半導体装置及びその製造方法 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| JP3434228B2 (ja) | エリアアレイ電極型デバイスおよびそれを実装する配線基板構造 | |
| JP3178405B2 (ja) | 熱応力を緩和した積層半導体装置モジュール | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| TWI638434B (zh) | 電子組件封裝結構 | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JP3078516B2 (ja) | 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体 | |
| JPS6197932A (ja) | 圧着型半導体パツケ−ジ |