JP2008227310A - 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 - Google Patents

2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 Download PDF

Info

Publication number
JP2008227310A
JP2008227310A JP2007065843A JP2007065843A JP2008227310A JP 2008227310 A JP2008227310 A JP 2008227310A JP 2007065843 A JP2007065843 A JP 2007065843A JP 2007065843 A JP2007065843 A JP 2007065843A JP 2008227310 A JP2008227310 A JP 2008227310A
Authority
JP
Japan
Prior art keywords
terminal
wiring board
hybrid substrate
substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007065843A
Other languages
English (en)
Other versions
JP5061668B2 (ja
Inventor
Takashi Sugata
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007065843A priority Critical patent/JP5061668B2/ja
Priority to US12/046,961 priority patent/US8061022B2/en
Publication of JP2008227310A publication Critical patent/JP2008227310A/ja
Application granted granted Critical
Publication of JP5061668B2 publication Critical patent/JP5061668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】電気的特性、製造効率及び取り扱い性の少なくとも一つに優れたハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法を提供する。
【解決手段】パッド116を有するパッケージ基板110と、パッケージ基板110が嵌め込まれると共にフットプリント158を備えた凹部154が形成され、パッケージ基板110と同一平面を形成するプリント基板150と、パッド116の周りに配置された絶縁性接着剤130と、パッド116とフットプリント158を接合すると共に電気的に接続する導電性接着剤140とを有することを特徴とするハイブリッド基板100を提供する。
【選択図】 図2

Description

本発明は、異なる2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法に関する。
チップの回路面にアレイ状に配置された金属(バンプ)を介して基板に電気的に接続する実装はフリップチップ実装と呼ばれる。典型的なフリップチップはボールグリッドアレイ(Ball Grid Array:BGA)パッケージである。BGAパッケージは、CPUとして機能するLSIやコンデンサなどのその他の電子部品回路を搭載し、ハンダ付けによってプリント基板(「システム基板」や「マザーボード」と呼ばれる場合もある。)に接続するパッケージ基板の一種である。BGAパッケージはプリント基板との接合面に複数のハンダボール(このハンダボールは「BGAボール」とも呼ばれる。)を有する。現在のハンダボールは環境性から鉛フリーが要求されている。
実装時には、図10(a)に示すように、パッケージモジュール10は、パッケージ基板12上にLSI14及びその他の電子部品17を搭載した後に、ハンダボール19をアレイ状に配置されたパッド18上に取り付ける。LSI14はハンダボール15を介してパッケージ基板12に搭載され、結合力を強化するためにアンダーフィル16がその間に充填される。パッケージモジュール10は、フットプリント22が形成されたプリント基板20に位置決め及び載置される。その後、これらは図示しないベルトコンベアによって図示しないリフロー炉に導入されて加熱される。これによって、図10(b)に示すように、ハンダボール19が溶かされてフットプリント22にハンダ付けされる。このような取り付けは「リフロー」と呼ばれる。その後に、プリント基板20にその他の電子部品24が搭載されてハイブリッド基板1が完成する。ここで、図10(a)及び図10(b)は従来のハイブリッド基板1の製造を説明するための断面図である。
従来技術としては特許文献1乃至3がある。
特開2005−340687号公報 特開2004−288834号公報 特開2000−332057号公報
従来のハイブリッド基板1は電気的特性が悪い。即ち、ハンダボール19に鉛フリーハンダを使用するとリフロー温度が高温になる。この際、パッケージ基板12とプリント基板20の材料が異なり、熱膨張率差が大きければハンダボール19とフットプリント22との間の接合部に熱応力が加わり、接合の信頼性が低下する。また、リフロー時にハンダボール15も再溶融するため、アンダーフィル16にボイドがあるとボイドでハンダボール19が溶けて流れてハンダボール15間でショートが発生する。更に、熱応力によりアンダーフィル16の密着力が低下して剥離する場合もある。また、従来のハイブリッド基板1は製造効率も悪い。即ち、パッケージモジュール10をプリント基板20に搭載する前にLSI14と電子部品17をパッケージ基板12に搭載し、リフロー後に電子部品24をプリント基板20に搭載しなければならない。換言すれば、ハイブリッド基板1は全ての電子部品を一括して搭載できない。更に、プリント基板20に搭載されたパッケージモジュール10はプリント基板20から突出して外部部材に引っ掛けるなど取り扱い性も悪い。
本発明は、電気的特性、製造効率及び取り扱い性の少なくとも一つに優れたハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法を提供することを例示的な目的とする。
本発明の一側面としてのハイブリッド基板は、2種類の配線板を有するハイブリッド基板であって、第1の端子を有する第1の配線板と、前記第1の配線板が嵌め込まれると共に第2の端子を備えた凹部が形成され、前記第1の配線板と同一平面を形成する第2の配線板と、前記第1の端子の周りに配置された絶縁性接着剤と、前記第1の端子と前記第2の端子を接合すると共に前記第1の端子と前記第2の端子を電気的に接続する導電性接着剤とを有することを特徴とする。かかるハイブリッド基板は、第1の配線板と第2の配線板が同一平面を形成して第1の配線板が突出しないので第1の配線板を外部部材に引っ掛けることがなく取り扱い性が向上する。また、LSIなどのフリップチップをハイブリッド基板に完成後に搭載すれば、図10(a)及び図10(b)に示すように、フリップチップ搭載後にリフローの工程を経ないのでフリップチップのショートやアンダーフィルの密着性低下などがなく電気的特性を安定して維持することができる。また、同一平面により第1及び第2の配線板に同時に電子部品を搭載することができるので製造効率は向上する。なお、別の実施例では、第1の配線板と第2の配線板が同一平面を形成しない。
前記同一平面を構成する前記第1の配線板の第1の面には前記第1の端子に電気的に接続された第1の電子部品が搭載され、前記同一平面を構成する前記第2の配線板の第2の面には第2の電子部品が搭載されていることが好ましい。電子部品を搭載した上述のハイブリッド基板も同様の作用を奏する。上述のハイブリッド基板を有することを特徴とする電子装置も上述のハイブリッド基板も同様の作用を奏する。
本発明の別の側面としての、2種類の配線板を有するハイブリッド基板の製造方法は、第1の端子を有する第1の配線板と第2の端子を有する第2の配線板の一方の端子が露出するように絶縁性接着剤を前記一方の端子の周りに仮付けするステップと、導電性接着剤を前記一方の端子の上に塗布するステップと、前記第1の配線板を、前記第2の端子を備えた凹部を有する前記第2の配線板の前記凹部に前記第1の端子と前記第2の端子が前記導電性接着剤を介して接触するようにして嵌め込むステップと、前記第2の配線板と前記第1の配線板が同一平面を形成するように前記第1の配線板を前記第2の配線板に対して加圧及び加熱するステップとを有することを特徴とする。かかるハイブリッド基板は、第1の配線板と第2の配線板が同一平面を形成して第1の配線板が突出しないので第1の配線板を外部部材に引っ掛けることがなく取り扱い性が向上する。また、LSIなどのフリップチップをハイブリッド基板に完成後に搭載すれば、図10(a)及び図10(b)に示すように、フリップチップ搭載後にリフローの工程を経ないのでフリップチップのショートやアンダーフィルの密着性低下などがなく電気的特性を安定して維持することができる。また、同一平面により第1及び第2の配線板に同時に電子部品を搭載することができるので製造効率は向上する。なお、別の実施例では、第1の配線板と第2の配線板が同一平面を形成しない。
前記導電性接着剤は、第1の融点を有するフィラーとしての金属粒子の表面に、前記第1の融点と前記熱硬化接着剤の熱硬化温度よりも低い第2の融点を有する低温ハンダでメッキをしたものを含有した熱硬化接着剤であることが好ましい。第1の配線板を第2の配線板に接合する際の温度は、低温ハンダの第2の融点であるため低い。このため接合時の熱応力・熱歪を下げることができ、第1の配線板と第2の配線板との熱膨張率差が大きくても両者間の接合の信頼性は確保される。一方、一旦低温ハンダが溶融した後はフィラーとハンダは合金として作用し、高融点金属粒子が導電性接着剤の融点を第2の融点よりも高くする。これによって導電性接着剤の再溶融の温度を第2の融点よりも上げることができる。このため、LSIなどのフリップチップをハイブリッド基板に搭載しても再溶融せずに電気的特性を安定して維持することができる。また、金属粒子が導通性を確保する。環境性から金属粒子を鉛フリーにすることが好ましいが、BGAボールを使用しないので鉛フリーは実現し易い。
前記加圧加熱ステップ後に、第1の電子部品を前記第1の配線板に、第2の電子部品を前記第2の配線板に搭載することが好ましい。上述したように、同一平面により第1及び第2の配線板に同時に電子部品を搭載することができるので製造効率は向上する。前記第1の電子部品はフリップチップを含み、前記フリップチップを前記第1の配線板に搭載する際のリフロー温度は前記第1の融点よりも低いことが好ましい。これにより、第1の電子部品の搭載時に導電性接着剤が再溶融せずに電気的特性を安定して維持することができる。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、電気的特性、製造効率及び取り扱い性の少なくとも一つに優れたハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法を提供することができる。
以下、添付図面を参照して、本発明の一側面としてのハイブリッド基板100、ハイブリッド基板100を搭載したサーバー(電子装置)200について説明する。ここで、図1は、サーバー200の概略斜視図である。図2は、ハイブリッド基板100の部分拡大断面図である。
図1に示すように、本実施例の電子装置は、例示的に、ラックマウント型のUNIXサーバーとして具体化されているが、PC、PDA(パーソナル・デジタル・アシスタンツ)、携帯電話、デジタルカメラ、テスター、その他の電子装置であってもよい。サーバー200は、一対の取り付け部202によって図示しないラックにネジ止めされ、図2に示すハイブリッド基板100を筐体210内に搭載している。
ハイブリッド基板100は、パッケージ基板110とプリント基板150という2種類の配線板と、絶縁性接着剤130と、導電性接着剤140とを有する。
パッケージ基板(第1の配線板)100は、例えば、樹脂又はセラミックから構成される剛性の(フレキシブル基板ではない)基板であり、表面112と裏面114とを有する。
表面112にLSI120、コンデンサなどの電子部品126を搭載している。LSI120はフリップチップであり、複数のハンダバンプ122と、アンダーフィル124とを有する。LSI120はバンプ122を介してパッケージ基板110にハンダ付けされて電気的に接続される。LSI120の上に蓋又はヒートスプレッダと共に放熱用のヒートシンクを設けてもよい。
裏面114には、複数のパッド(第1の端子)116がアレイ状に設けられている。複数のパッド116は、LSI120及び電子部品126に電気的に接続されている。なお、LSI120や電子部品126の種類は特に限定されない。アンダーフィル124は、LSI120とパッケージ基板110との間に充填され、バンプ122の接続信頼性を保証する。
プリント基板(第2の配線板)150は、例えば、ガラスクロスエポキシ樹脂、ガラスクロスビスマレイミドトリアジン樹脂、ガラスクロスポリフェニレンエーテル樹脂、アラミドポリイミド液晶ポリマー等から構成される。プリント基板150もフレキシブル基板ではない剛性の基板であり、表面152と、凹部154とを有する。
表面152には、コネクタや表面実装技術(SMT)部品などの電子部品160が搭載されている。凹部154は、表面152に形成された窪みであり、凹部154の底部155には複数のフットプリント(第2の端子)158が設けられている。凹部154にはパッケージ基板110が嵌め込まれる。フットプリント158はアレイ状に形成され、それぞれ対応するパッド116に電気的に接続及び接合される。表面112と152は同一平面を形成する。
絶縁性接着剤130は、パッド116の周りに配置される。
導電性接着剤140は、パッド116とフットプリント158を接合すると共にパッド116とフットプリント158を電気的に接続する。導電性接着剤140は、図2の右及び右下に部分的に拡大するように、第1の融点を有するフィラーとしての金属粒子143の表面に、第1の融点と熱硬化接着剤148の熱硬化温度よりも低い第2の融点を有する低温ハンダ144でメッキをしたものを含有した熱硬化接着剤から構成される。
以下、図2乃至図9を参照して、ハイブリッド基板100の製造方法について説明する。ここで、図3は、ハイブリッド基板100の製造方法を説明するためのフローチャートである。
まず、パッケージ基板110を作成する(ステップ1100)。必要があれば、良品判定を行って良品のパッケージ基板110のみを使用してもよい。
また、図4に示すように、絶縁性接着シート131をパターン加工して絶縁性接着剤130を形成する(ステップ1200)。ここで、図4は、ステップ1200を説明する概略断面図である。ステップ1100と1200の時間的な先後は問わない。絶縁性接着シート131は、例えば、エポキシ樹脂から構成され、様々な種類の絶縁性接着シートが商業的に入手可能である。エポキシ樹脂は熱硬化型接着剤であり、150℃で硬化するが、80℃程度になれば柔らかくなってパッケージ基板110と密着して仮止め効果を有する。絶縁性接着シート131の高さは、導電性接着剤140の量を決定する。パッケージ基板110とプリント基板150とが電気的に接続される部位に対応する位置において貫通孔132を絶縁性接着シート131にドリル134により形成する。貫通孔132のパターンは、パッド116のパターンに対応してパッケージ基板110に接着された時にパッド116を開口又は露出するように形成される。絶縁性接着シート131は本実施形態では矩形形状を有し、矩形形状の四隅に位置決め用の孔を有する。
次に、図5に示すように、絶縁性接着シート131をパッケージ基板110の裏面114に位置決め及び仮止めする(ステップ1300)。ここで、図5は、ステップ1300を説明する概略断面図である。貫通孔132はパッケージ基板110とプリント基板150とが電気的に接続される部位、即ち、パッド116に位置決めされている。本実施形態においては、パッケージ基板110と絶縁性接着シート131との位置決めは、両者の位置決め用の孔を合わせてピンを挿すことによって行われる。このように本実施形態では機械的な位置合わせ手段を採用しているが、位置合わせ手段の方法は問わない。例えば、両者にアライメント用のマークを設けて光学的手段で位置合わせを行ってもよい。仮止めは、パッケージ基板110と絶縁性接着シート131とを、例えば、約80℃に予備加熱することによって行う。加熱後に位置合わせ用のピンを抜く。ステップ1300により、絶縁性接着剤130をパッド116が露出するようにパッド116の周りにパッケージ基板110上に仮付けすることができる。
次に、導電性接着剤140を調製する(ステップ1400)。導電性接着剤140は、上述したように、第1の融点を有するフィラーとしての金属粒子143の表面に、第1の融点と熱硬化接着剤148の熱硬化温度よりも低い第2の融点を有する低温ハンダ144でメッキをしたものを含有した熱硬化接着剤から構成される。本実施形態の熱硬化接着剤148はエポキシ樹脂であり、熱硬化温度は150℃である。金属粒子143は、本実施形態では高融点金属粒子であり、例えば、Cu、Niなどであり、その融点は熱硬化接着剤148の熱硬化温度よりも高い。低温ハンダ144は、例えば、Sn−Biから構成され、融点は138℃である。低温ハンダ144の融点は熱硬化接着剤148の熱硬化温度よりも低いことが好ましい。これは、低温ハンダ144が溶融する前に熱硬化接着剤148を熱硬化させないためである。
このように、導電性接着剤140は、高融点金属粒子143をコアとし、表面に低温ハンダメッキした導電性フィラー入りの接着剤である。いろいろな粒子径の金属粒子の粉末を、商業的に入手することができる。本実施形態では、無電解メッキによって金属粒子143の表面に低温ハンダメッキを施す。金属粒子143の表面のメッキ厚は、例えば、水溶液に浸漬する時間によって制御可能である。もちろん本発明はメッキ方法を限定するものではない。
本実施形態の導電性接着剤140には幾つかの満足すべき性能があり、かかる性能は、導通性、溶融温度、再溶融温度、接合力を含む。導通性が不足すればパッケージ基板110とプリント基板150との電気的接続が不安定になり、ハイブリッド基板100の電気的特性が劣化する。溶融温度が高ければ、パッケージ基板110とプリント基板150との間に働く(即ち、導電性接着剤140が受ける)熱応力・熱歪が大きくなり、両基板や導電性接着剤140の破壊もたらすため好ましくない。このため、溶融温度は低い方が好ましい。一方、再溶融温度が低いと後工程でハイブリッド基板100に電子部品を取り付ける際に温度が250℃程度まで上昇すれば導電性接着剤140が溶け出して接着力や導通性が失われるなど好ましくない。このため、再溶融温度は250℃以上であることが好ましい。また、接合力は、安定した導通性と積層構造を維持するために、従来の銀フィラーを使用する銀ペーストよりも高いことが好ましい。導電性接着剤140による導通性は金属粒子143とメッキの含有量に依存する。
導電性接着剤140の溶融温度はメッキの融点である。本実施形態では、Sn−Biからなる低温ハンダを利用しているので、溶融温度は138℃である。導電性接着剤140の再溶融温度は、メッキ厚とフィラーの粒径を制御することによって制御することができる。一旦ハンダが溶融した後はフィラーとハンダは合金として作用するため、フィラーにより再溶融温度を上げることができる。図9に、フィラー(Cu)の含有量を90%、粒径をφ20乃至40μmとした場合のSn−Biメッキ厚と再溶融温度との関係を示す。メッキ厚が2μmを超えるとハンダが拡散しきらずに残るため、再溶融温度もSn−Biの融点付近まで下がる。逆に、メッキ厚が2μm以下の場合はSn−Biが完全に拡散し、再溶融温度はほぼ一定になる。
一方、メッキ厚は導電性接着剤140の接合力を強化する。従って、ハンダ量は多ければ多いほど接合力は増加する。しかし、上述のようにハンダ量が多いと再溶融温度が低下するために好ましくない。このため、導電性接着剤140が所定の接合強度と再溶融温度(信頼性)を両立するようにメッキ厚を決定する必要がある。
図9に示すグラフは、粒径が40μmよりも大きくなれば右側に移動し、粒径が20μm以下であれば、左側に移動する。一般にフィラーとして使用される粒径100μm以下の金属粒子に対してはSn−Biについては、メッキ厚が1μm以上であれば一般に所定の接合強度を維持することができる。図9のグラフは使用されるフィラーやハンダの種類によっても変化する。このため、上述のハンダメッキの種類、厚さ、フィラーの種類、粒径、含有率は、かかる性能に合わせて適宜選択される。本実施例では、金属粒子143をCu(粒径20乃至40μm)で表面をSn−Biハンダメッキ(メッキ厚2μm)により、再溶融温度が350℃以上であることを確認した。
導電性接着剤140は、カルボキシル基、アミン、フェノールのいずれか1種類を含む硬化剤と、アジピン酸、コハク酸、セバシン酸のいずれか1種類のカルボン酸を含む有機酸とを有する。これにより、ハンダの活性化(又は濡れ性)を向上することができ、即ち、酸化を防止してパッケージ基板110に浸透する性能を向上することができる。
次に、図6に示すように、導電性接着剤140を貫通孔132内に充填し、パッド116上に塗布する(ステップ1500)。充填は、本実施形態においては、メタルマスクを使用したスクリーン印刷によって行うが、本発明は充填方法を限定するものではない。
なお、本実施例では、絶縁性接着剤130と導電性接着剤140をパッケージ基板110に配置するが、プリント基板150に配置されていてもよい。
次に、プリント基板150を作成する(ステップ1600)。ステップ1600とステップ1100乃至1500の先後は問わない。プリント基板150は、表面152に凹部154を成形によって形成する。凹部154の形状は、パッケージ基板110と同様の直方体形状でパッケージ基板110よりも若干大きめに形成される。凹部154の深さは、パッケージ基板110の深さと、パッド116とフットプリント158と導電性接着剤140の厚さの和である。表面112と152が同一平面を形成することから、凹部154の体積はパッケージ基板110、接着剤130及び140、パッド116、フットプリント158の体積に等しい。凹部154の底部155にフットプリント158を形成する。フットプリント158のパターン配置はパッド116のパターン配置と同じである。
次に、図7に示すように、パッケージ基板110を裏面114を下にしてプリント基板150の凹部154に位置決めして嵌合する(ステップ1700)。凹部154はパッケージ基板110の外形に合わせて作成されているが、必要があれば、パッケージ基板110の図7の紙面に垂直な方向と水平方向の姿勢を合わせる。また、パッケージ基板110とプリント基板150の凹部154の底部155に記載された図示しないアライメントマークを撮像手段と光学系によって撮影することによって位置合わせを行ってもよい。
次に、パッケージ基板110をプリント基板150に対して真空プレスにより加熱及び加圧をする(ステップ1800)。この結果、絶縁性接着剤130と導電性接着剤140が溶けてパッケージ基板110とプリント基板150が表面112及び152において同一平面を形成する。そして、図8に示すハイブリッド基板100を形成する。
パッケージ基板110をプリント基板150に接合する際の温度は、低温ハンダ144の融点であるため低い。このため接合時の熱応力・熱歪を下げることができ、パッケージ基板110とプリント基板150との熱膨張率差が大きくても両者間の接合の信頼性は確保される。また、金属粒子143と低温ハンダ144が導通性を確保する。環境性から金属粒子143を鉛フリーにすることが好ましいが、BGAボールを使用しないので鉛フリーは実現し易い。
また、かかるハイブリッド基板は、パッケージ基板110とプリント基板150が表面112及び152において同一平面を形成してパッケージ基板110がプリント基板150から突出しない。従って、パッケージ基板110を外部部材に引っ掛けることがなく取り扱い性が向上する。
最後に、図2に示すように、ハイブリッド基板100に電子部品を一括して搭載して完成する(ステップ1900)。電子部品は、LSI120、電子部品126、160である。LSI120の搭載にはリフロー炉に入れる。
このように、LSI120などのフリップチップをステップ1800の後に搭載すれば、図10(a)及び図10(b)に示すように、フリップチップ搭載後にリフローの工程を経ないのでフリップチップのショートやアンダーフィルの密着性低下などがなく電気的特性を安定して維持することができる。また、表面112及び152において同一平面を形成するので、パッケージ基板110とプリント基板150に同時に電子部品を搭載することができる。電子部品の搭載が一度で済むので製造効率は向上する。
更に、一旦低温ハンダ144が溶融した後はフィラーとハンダは合金として作用し、高融点金属粒子が導電性接着剤140の融点を低温ハンダ144の融点よりも高くする。これによって導電性接着剤140の再溶融の融点を低温ハンダ144の融点よりも上げることができる。このため、LSI120などのフリップチップをハイブリッド基板100に搭載しても導電性接着剤140が再溶融せずに電気的特性を安定して維持することができる。即ち、フリップチップをパッケージ基板110に搭載する際のリフロー温度は金属粒子143の融点よりも低いことが好ましい。
以上、本発明の実施の形態を説明したが、本発明はこれらの実施の形態に限定されず、その要旨の範囲内で様々な変形及び変更が可能である。例えば、本実施例ではプリント基板150には凹部154が形成されるが、凹部154は形成されずにパッケージ基板110がプリント基板150から突出して表面112と152が同一平面を構成しなくてもよい。あるいは、凹部154の代わりに凸部が形成されてもよい。
本発明は更に以下の事項を開示する。
(付記1) 2種類の配線板を有するハイブリッド基板であって、第1の端子を有する第1の配線板と、前記第1の配線板が嵌め込まれると共に第2の端子を備えた凹部が形成され、前記第1の配線板と同一平面を形成する第2の配線板と、前記第1の端子の周りに配置された絶縁性接着剤と、前記第1の端子と前記第2の端子を接合すると共に前記第1の端子と前記第2の端子を電気的に接続する導電性接着剤とを有することを特徴とするハイブリッド基板。(1)
(付記2) 前記導電性接着剤は、第1の融点を有するフィラーとしての金属粒子の表面に、前記第1の融点と前記熱硬化接着剤の熱硬化温度よりも低い第2の融点を有する低温ハンダでメッキをしたものを含有した熱硬化接着剤であることを特徴とする付記1記載のハイブリッド基板。(2)
(付記3) 前記同一平面を構成する前記第1の配線板の第1の面には前記第1の端子に電気的に接続された第1の電子部品が搭載され、前記同一平面を構成する前記第2の配線板の第2の面には第2の電子部品が搭載されていることを特徴とする付記1又は2記載のハイブリッド基板。(3)
(付記4) 2種類の配線板を有するハイブリッド基板であって、第1の端子を有する第1の配線板と、前記第1の配線板が嵌め込まれると共に第2の端子を備えた凹部が形成された第2の配線板と、前記第1の端子の周りに配置された絶縁性接着剤と、前記第1の端子と前記第2の端子を接合すると共に前記第1の端子と前記第2の端子を電気的に接続する導電性接着剤とを有することを特徴とするハイブリッド基板。
(付記5) 付記1乃至4のうちいずれか一項記載のハイブリッド基板を有することを特徴とする電子装置。(4)
(付記6) 2種類の配線板を有するハイブリッド基板の製造方法は、第1の端子を有する第1の配線板と第2の端子を有する第2の配線板の一方の端子が露出するように絶縁性接着剤を前記一方の端子の周りに仮付けするステップと、導電性接着剤を前記一方の端子の上に塗布するステップと、前記第1の配線板を、前記第2の端子を備えた凹部を有する前記第2の配線板の前記凹部に前記第1の端子と前記第2の端子が前記導電性接着剤を介して接触するようにして嵌め込むステップと、前記第2の配線板と前記第1の配線板が同一平面を形成するように前記第1の配線板を前記第2の配線板に対して加圧及び加熱するステップとを有することを特徴とする方法。(5)
(付記7) 前記導電性接着剤は、第1の融点を有するフィラーとしての金属粒子の表面に、前記第1の融点と前記熱硬化接着剤の熱硬化温度よりも低い第2の融点を有する低温ハンダでメッキをしたものを含有した熱硬化接着剤であることを特徴とする付記6記載の方法。
(付記8) 前記加圧加熱ステップ後に、第1の電子部品を前記第1の配線板に、第2の電子部品を前記第2の配線板に搭載するステップを更に有する付記6又は7記載の方法。
(付記9) 前記第1の電子部品はフリップチップを含み、前記フリップチップを前記第1の配線板に搭載する際のリフロー温度は前記第1の融点よりも低いことを特徴とする付記8記載の方法。
(付記10) 2種類の配線板を有するハイブリッド基板の製造方法は、第1の端子を有する第1の配線板と第2の端子を有する第2の配線板の一方の端子が露出するように絶縁性接着剤を前記一方の端子の周りに仮付けするステップと、導電性接着剤を前記一方の端子の上に塗布するステップと、前記第1の配線板を、前記第2の端子を備えた凹部を有する前記第2の配線板の前記凹部に前記第1の端子と前記第2の端子が前記導電性接着剤を介して接触するようにして嵌め込むステップと、前記第1の配線板を前記第2の配線板に対して加圧及び加熱するステップとを有することを特徴とする方法。
本発明の一側面としての電子装置の概略斜視図である。 図1に示す電子装置に搭載されるハイブリッド基板の部分拡大断面図である。 図3は、図2に示すハイブリッド基板を製造する方法を説明するためのフローチャートである。 図3に示すステップ1200を説明する概略断面図である。 図3に示すステップ1300を説明する概略断面図である。 図3に示すステップ1500を説明する概略断面図である。 図3に示すステップ1700を説明する概略断面図である。 図3に示すステップ1800を説明する概略断面図である。 図1に示すステップ1400における導電性接着剤に使用されるハンダメッキ厚と再溶融温度との関係を示すグラフである。 図10(a)及び図10(b)は従来のハイブリッド基板の製造を説明するための断面図である。
符号の説明
100 ハイブリッド基板
110 パッケージ基板
112 表面
114 裏面
116 パッド
120 LSI
122 ハンダバンプ
124 アンダーフィル
126 電子部品
130 絶縁性接着剤
140 導電性接着剤
143 金属粒子
144 低温ハンダ
150 プリント基板
154 凹部
158 フットプリント
160 電子部品
200 サーバー(電子装置)

Claims (5)

  1. 2種類の配線板を有するハイブリッド基板であって、
    第1の端子を有する第1の配線板と、
    前記第1の配線板が嵌め込まれると共に第2の端子を備えた凹部が形成され、前記第1の配線板と同一平面を形成する第2の配線板と、
    前記第1の端子の周りに配置された絶縁性接着剤と、
    前記第1の端子と前記第2の端子を接合すると共に前記第1の端子と前記第2の端子を電気的に接続する導電性接着剤とを有することを特徴とするハイブリッド基板。
  2. 前記導電性接着剤は、第1の融点を有するフィラーとしての金属粒子の表面に、前記第1の融点と前記熱硬化接着剤の熱硬化温度よりも低い第2の融点を有する低温ハンダでメッキをしたものを含有した熱硬化接着剤であることを特徴とする請求項1記載のハイブリッド基板。
  3. 前記同一平面を構成する前記第1の配線板の第1の面には前記第1の端子に電気的に接続された第1の電子部品が搭載され、前記同一平面を構成する前記第2の配線板の第2の面には第2の電子部品が搭載されていることを特徴とする請求項1又は2記載のハイブリッド基板。
  4. 請求項1乃至3のうちいずれか一項記載のハイブリッド基板を有することを特徴とする電子装置。
  5. 2種類の配線板を有するハイブリッド基板の製造方法であって、
    第1の端子を有する第1の配線板と第2の端子を有する第2の配線板の一方の端子が露出するように絶縁性接着剤を前記一方の端子の周りに仮付けするステップと、
    導電性接着剤を前記一方の端子の上に塗布するステップと、
    前記第1の配線板を、前記第2の端子を備えた凹部を有する前記第2の配線板の前記凹部に前記第1の端子と前記第2の端子が前記導電性接着剤を介して接触するようにして嵌め込むステップと、
    前記第2の配線板と前記第1の配線板が同一平面を形成するように前記第1の配線板を前記第2の配線板に対して加圧及び加熱するステップとを有することを特徴とする方法。
JP2007065843A 2007-03-14 2007-03-14 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 Expired - Fee Related JP5061668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007065843A JP5061668B2 (ja) 2007-03-14 2007-03-14 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
US12/046,961 US8061022B2 (en) 2007-03-14 2008-03-12 Method for manufacturing hybrid printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007065843A JP5061668B2 (ja) 2007-03-14 2007-03-14 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008227310A true JP2008227310A (ja) 2008-09-25
JP5061668B2 JP5061668B2 (ja) 2012-10-31

Family

ID=39761200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007065843A Expired - Fee Related JP5061668B2 (ja) 2007-03-14 2007-03-14 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法

Country Status (2)

Country Link
US (1) US8061022B2 (ja)
JP (1) JP5061668B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716839B2 (en) 2012-06-21 2014-05-06 Fujitsu Limited Semiconductor device mounting structure, method of manufacturing the same, and electronic apparatus
CN109951953A (zh) * 2019-04-22 2019-06-28 广州钰芯智能科技研究院有限公司 一种陶瓷基板与高分子复合基板的制备方法与应用
CN110062521A (zh) * 2019-04-22 2019-07-26 广州钰芯智能科技研究院有限公司 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008031836A1 (de) * 2008-07-05 2010-01-21 Deutsche Cell Gmbh Lotkontakt
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184268U (ja) * 1984-05-17 1985-12-06 カシオ計算機株式会社 加熱圧着コネクタ
JPH09147928A (ja) * 1995-11-21 1997-06-06 Hitachi Chem Co Ltd 接続部材
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000165007A (ja) * 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP2006199833A (ja) * 2005-01-20 2006-08-03 Sekisui Chem Co Ltd 異方性導電接着剤

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP4064570B2 (ja) 1999-05-18 2008-03-19 日本特殊陶業株式会社 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法
JP2004288834A (ja) 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP2005340687A (ja) 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184268U (ja) * 1984-05-17 1985-12-06 カシオ計算機株式会社 加熱圧着コネクタ
JPH09147928A (ja) * 1995-11-21 1997-06-06 Hitachi Chem Co Ltd 接続部材
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000165007A (ja) * 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP2006199833A (ja) * 2005-01-20 2006-08-03 Sekisui Chem Co Ltd 異方性導電接着剤

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716839B2 (en) 2012-06-21 2014-05-06 Fujitsu Limited Semiconductor device mounting structure, method of manufacturing the same, and electronic apparatus
US8866270B2 (en) 2012-06-21 2014-10-21 Fujitsu Limited Method of manufacturing semiconductor device mounting structure
CN109951953A (zh) * 2019-04-22 2019-06-28 广州钰芯智能科技研究院有限公司 一种陶瓷基板与高分子复合基板的制备方法与应用
CN110062521A (zh) * 2019-04-22 2019-07-26 广州钰芯智能科技研究院有限公司 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用

Also Published As

Publication number Publication date
JP5061668B2 (ja) 2012-10-31
US20080222885A1 (en) 2008-09-18
US8061022B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US7943001B2 (en) Process for producing multilayer board
JP6057224B2 (ja) 部品実装構造体
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
EP1571706A1 (en) Electronic device
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
JP2004128056A (ja) 半導体装置及びその製造方法
JP4129837B2 (ja) 実装構造体の製造方法
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2006332246A (ja) 回路基板、回路基板の接続構造および電子機器
JP4680703B2 (ja) 半導体装置
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2010141029A (ja) プリント配線板及びその製造方法
JP2005244163A (ja) 中継基板付き基板及びその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2007035870A (ja) 半導体装置
JPH118452A (ja) 回路基板の外部電極およびその製造方法
JP2021114495A (ja) モジュール及びその製造方法
JP2014049646A (ja) 部品実装方法および部品実装システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees