CN110062521A - 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用 - Google Patents

一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用 Download PDF

Info

Publication number
CN110062521A
CN110062521A CN201910323540.6A CN201910323540A CN110062521A CN 110062521 A CN110062521 A CN 110062521A CN 201910323540 A CN201910323540 A CN 201910323540A CN 110062521 A CN110062521 A CN 110062521A
Authority
CN
China
Prior art keywords
copper
ceramic substrate
substrate
base plate
polymer composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910323540.6A
Other languages
English (en)
Inventor
陈锦标
奚亚男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuxin Intelligent Science And Technology Research Institute Co Ltd
Original Assignee
Guangzhou Yuxin Intelligent Science And Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuxin Intelligent Science And Technology Research Institute Co Ltd filed Critical Guangzhou Yuxin Intelligent Science And Technology Research Institute Co Ltd
Priority to CN201910323540.6A priority Critical patent/CN110062521A/zh
Publication of CN110062521A publication Critical patent/CN110062521A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用，包括陶瓷基板、高分子复合基板及与IC芯片的BGA/CSP整体封装技术。陶瓷基板上层修饰电路，下层修饰铜层，并加工HDI微孔铜柱与上下表面电路相连传热，并与线路板互连进行讯号传输。高分子复合基板上下两面覆铜，通孔填铜并与埋入的陶瓷基板下层相连导热。本发明将陶瓷基板埋入高分子复合基板，露在外面的陶瓷基板电路层上用CSP技术焊接IC芯片并用通孔与盲孔引线连接到PCB各层，作为整体模块提高导热性能与可靠性能，可用于5G通讯模组，减小信号失真度，提高信号传输速率。

Description

一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与 应用
技术领域
本发明属于PCB印刷线路板及电子通讯元件领域，涉及一种陶瓷基板与高分子复合基板用于SiP封装的制备方法，尤其是该复合基板及封装模块在电子通讯领域中的应用。
背景技术
PCB(Printed Circuit Board)印刷电路板，又称印刷线路板，是电子元器件的支撑体，亦是电子元器件电器连接的载体。PCB被广泛应用于各种电子设备，其设计与质量将直接影响整体质量与成本，在不同应用领域中，对于PCB的材料与性能要求也有不同。
随着社会经济发展以及人们对无线通讯技术的要求，蜂窝无线电通信技术已经由第四代蜂窝通信(4G)迈入第五代蜂窝通信(5G)时代。
要在现有4G技术的基础上进入5G时代，不仅需要5G网络，更需要5G配套设备以及终端技术的支持。因此在电子通讯领域，作为各种元器件的载体与电路信号传输枢纽的PCB也需要实现技术方面的跃进，以满足5G时代数据通讯的高速化、高频化要求，其质量与可靠性将直接影响通讯设备的质量与可靠性。
PCB用基板材料的高速高频特性，是由其基材、铜箔、工艺条件等因素决定的，在通讯行业应用中，PCB基板应满足以下特性：
(1)介电常数(Dk)必须小且稳定，基材介电常数越小，信号传输速率及传输量越大，功率值越大，信号也越不容易失真。高介电常数容易造成数据传输延迟。
(2)基材与铜箔的热膨胀系数需要尽量一致，如果双方膨胀系数不匹配，则会在冷热变化中造成铜箔分离，影响可靠性，造成失效。
(3)基材需有足够耐热性、抗化学性，冲击强度及化学强度需良好，且能在高温高湿环境下正常使用。
现阶段，较多采用的高频线路板基材有FR-4，PTFE，PPE，BT等，其中FR-4因为价格便宜被大量应用，但在介电常数与导热性能方面，FR-4均不如PTFE等材料。与此同时，PTFE与BT等材料价格昂贵，且刚性较差，热膨胀系数较大。如采用PTFE基材，需采用二氧化硅或玻璃布作为增强填充材料，并需将其与铜箔的结合面做特殊表面处理，工艺难度较大，步骤繁琐且成本较高，不利于5G用高频线路板的普及应用。
另外，现阶段使用的高频线路板在应用中出现了大量失效问题，主要是在高温高湿环境下出现失效问题，考虑到5G通讯要求的高信号传输量导致的高功率，PCB的导热性能也要符合要求，才能保证器件可靠性。
为了进一步提高PCB可靠性，一般采用模块和标准部件，同时提高集成度，减少元器件的数量，从而减少器件隐患，提高整体可靠性。因此针对复杂芯片，需要采用封装技术保证设备整体可靠性。
微电子领域IC封装常用的技术主要有球栅阵列封装(Ball Grid Array，BGA)，芯片级封装(Chip Scale Package，CSP)等，主要是为了解决封装引脚共面度、脚距过细和面积过大等问题，应用于电子通讯领域时，需要满足高频化、高集成化、快速化、低耗能化等要求，对应的IC封装基板需要满足高密度布线、高速化、高频化、高导通性、高绝缘可靠性、低成本性等特性。
针对PCB简单器件封装，可以采用导电胶贴合芯片，但面对复杂芯片，或是对整体模块有更高的性能要求，就必须使用IC封装技术。目前针对通讯模块的封装，一般采用在基板顶面安装芯片，并在该顶面布设若干接地焊垫，基板底面与载板结合且电性连接方式，工艺繁琐，步骤较多，且不利于后续封装，易导致设备防水失效，因此需要一种既可满足高频模块电热性能要求，又可满足通讯模块封装可靠性要求的封装技术。
综上所述，本领域需要一种满足高速高频特性，且可在高温高湿环境下稳定运行，同时可以较低成本进行大规模生产应用的PCB通讯模块封装技术。
发明内容
本发明的目的是提供一种满足高速高频特性，且可在高温高湿环境下稳定运行，同时可以较低成本进行大规模生产应用的PCB封装模组。
要保证PCB基板的高速高频特性，就需要保证基板材料具有低相对介电常数性(εr，简称″介电常数″)、低介质损失角正切性(tanδ)。高速高频PCB的低传输损失、少传输延迟特性与基板材料特性关系如下：
传输损失(α)＝导体损失(αc)+介质损失(αd)+辐射损失(αr)
其中：导体损失(αc)与导体种类(电阻)、绝缘层及导体物理尺寸有关。
辐射损失(αr)与基材介电特性有关，与εr和tanδ成正比。
传输延迟时间(Tpd)＝L×(εeff)1/2×C
其中：C为光速，εeff为实际相对介电常数，L为信号传递长度。
由此可见，在信号高速传输过程中，随着信号衰减，其信号延迟也在增加，当基板材料的介电常数较大时，信号完整性变差，信号传送速率变慢。
下表列出本专利涉及基板材料的介电常数统计表：
同样的，在信号高速传输过程中，随着信号传输量变大，器件功率值也随之变大，由此产生更高的热量，如PCB材料导热性能不高，会造成热量无法及时导出，导致器件过热失效。
下表列出本专利涉及基板材料的导热系数统计表：
陶瓷材料导热性能优秀，具有适中的介电常数和介电损耗，较好的绝缘性能，拥有与硅相近的热膨胀系数，室温和高温力学性能良好。考虑到现阶段使用的IC芯片一般是硅基芯片，本专利通过将IC芯片安装在陶瓷基板上，再将陶瓷基板埋入高分子基板的方式，可以有效避免硅基芯片和高分子基板材料热膨胀率不匹配导致的失效问题。
同时，本专利使用植球机在IC硅基芯片的PAD点上植放锡球，将IC芯片有源区面对陶瓷基板，通过芯片上呈阵列排列的锡球与陶瓷芯片上层的铜基底对位互连，同时与HDI微孔铜柱互通，使其不单可用作散热结构和整体结构巩固，进而与高分子基板互连，完成信号传输，保证模块传输信号完整性，适用于复杂芯片的封装。
BGA封装技术采用锡球，摒弃了传统的引线，引出路径短，可减少信号延迟；且封装密度更高，且焊球是在整个芯片平面进行排列，在面积同等的情况下，引脚数量更多，模块整体性能更佳；采用锡球互连，节距设置较短，增加了芯片安装在陶瓷基板上的可靠性。
本专利在陶瓷基板下层也安装有铜基底，通过与引脚互连，可实现与PCB模块多层互连或与PCB模块铜层不同区域互连，极大节省了PCB模块的封装空间，减小了PCB多层互连封装的难度，并提高其可靠性。
本专利设计的陶瓷基板和高分子复合基板都用激光打孔加工导通孔，同时填充铜柱用于导热，铜柱与嵌入铜层相互连通导热，比现有的PCB覆铜板导热效果更好。
本专利设计的陶瓷基板上加工有HDI微孔铜柱，不单可与上下表面电路相连用作散热结构和整体结构巩固，还可与线路板互连进行讯号传输，保证模块信号传输完整性。
本专利设计的陶瓷基板和高分子复合基板采用BGA/CSP整体封装技术，可得到整体通讯用模组，简化加工步骤，缩小整体模块大小，保证信号传输完整性与稳定性，极大提高整体器件的可靠性，大规模应用于5G基站或通讯设备。
本发明的另一目的在于提供一种陶瓷基板和高分子复合基板用于SiP封装的制备方法，包括如下步骤：
(1)在陶瓷基板上加工微导孔；
(2)在陶瓷基板上加工HDI填孔铜柱；
(3)在陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对陶瓷基板，通过芯片上呈阵列排列的锡球与陶瓷基板上层铜基底对位互连，并与HDI微孔铜柱连通，制成陶瓷封装基板；
(6)在高分子基板表面电镀铜层，制得高分子覆铜板；
(7)在高分子覆铜板内挖洞；
(8)将制备好的陶瓷封装基板埋入高分子覆铜板的孔洞；
(9)将埋入陶瓷基板的高分子覆铜板进行通孔镀铜，并用引线连通陶瓷封装基板下层铜基底，传导到高分子基板各层，封装加工后得到整体PCB封装模块。
本发明中的陶瓷基板可使用氮化铝，氧化铝，氧化铍，碳化硅作为基材。
本发明步骤(2)中的HDI填孔镀铜，使用电镀、化学镀方式。
本发明步骤(5)中采用BGA/CSP封装技术将IC芯片安装在陶瓷基板表面，可大幅提升整体结构电学、热学性能，缩小封装尺寸，避免接触不良，确保设备可靠性。
本发明中的高分子复合基板可使用FR-4，BT，PTFE，MG或导电金属作为基材。
本发明步骤(7)中，在高分子覆铜板内挖洞，分为陶瓷基板埋入孔洞和导热铜柱孔洞，两者互相贯通，分别用于埋入陶瓷基板和通孔镀铜。
本发明步骤(8)中，陶瓷基板模块安装IC芯片的一面对外，覆铜的一面埋入高分子覆铜板。
本发明步骤(9)中，使用IC封装技术，将陶瓷基板与高分子复合基板、IC芯片封装为通讯模组。
本发明的有益效果是：
(1)将芯片采用BGA/CSP封装技术安装在陶瓷基板上，陶瓷与芯片膨胀率匹配，同时可在高温高湿环境下使用，同时大幅提升整体结构电学、热学性能，缩小封装尺寸，避免接触不良，整体可靠性提高。
(2)将PCB基板与IC芯片封装成整体模块，内嵌高导热陶瓷基板，并电镀高导热铜柱，提高整体导热性能与可靠性。
(3)提高了5G通讯基站的信号接收、转换率，有效避免了信号失真。
(4)将高导热陶瓷基板与高分子覆铜板复合封装，降低了对于高分子基板的材质与工艺要求，大幅降低了加工成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图做简单介绍，应当理解，以下附图仅示出了本专利的部分实施例方案，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关附图。
图1是常规通讯电子行业使用的PCB封装模块；
图2是在高分子基板表面覆盖铜层，得到高分子覆铜板；
图3是在高分子覆铜板中挖洞，为后续加工做好准备；
图4是在陶瓷基板上加工微导孔；
图5是在陶瓷基板上加工HDI填孔铜柱，并在上、下层安装铜基底；
图6是IC芯片表面连接有锡球阵列的完全分布或部分分布两种形式；
图7是将IC芯片有源区面对陶瓷基板，通过芯片上呈阵列排列的锡球与陶瓷基板上HDI微孔对应的铜基底对位互连；
图8是将安装有IC芯片的陶瓷基板整体埋入高分子覆铜板，并对高分子覆铜板进行通孔镀铜，并将埋入高分子覆铜板的陶瓷基板下层铜基底连接至PCB同层不同区域或不同层，得到整体PCB封装模组；
图9是本专利实施例的整体示意图。
具体实施方式
为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。本发明可具有各种实施例，并且可在其中做出调整和改变。然而，应理解：不存在将本专利的各种实施例限于在此公开的特定实施例的意图，而是应将本专利理解为涵盖落入本专利的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。
一种陶瓷基板和高分子复合基板用于SiP封装的制备方法，包括如下步骤：
(1)在陶瓷基板上加工微导孔；
(2)在陶瓷基板上加工HDI填孔铜柱；
(3)在陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对陶瓷基板，通过芯片上呈阵列排列的锡球与陶瓷基板上层铜基底对位互连，并与HDI微孔铜柱连通，制成陶瓷封装基板；
(6)在高分子基板表面电镀铜层，制得高分子覆铜板；
(7)在高分子覆铜板内挖洞；
(8)将制备好的陶瓷封装基板埋入高分子覆铜板的孔洞；
(9)将埋入陶瓷基板的高分子覆铜板进行通孔镀铜，并用引线连通陶瓷封装基板下层铜基底，传导到高分子基板各层，封装加工后得到整体PCB封装模块。
进一步，步骤(1)是在陶瓷基板表面用激光加工贯穿型的孔洞。
优选的，步骤(1)中，所述打孔所用的陶瓷基板材质选用：氮化铝，氧化铝，碳化硅，氧化铍等。
进一步，步骤(2)中，所述填孔镀铜主要采用电镀方法。
优选的，步骤(2)中，所述电镀金属材质选用包括：铜、银、金、铂等导电性、导热率较高的金属。
进一步，步骤(4)中，所述植球主要采用真空吸引法和丝网印刷法。
进一步，步骤(5)中，所述在陶瓷基板表面安装IC芯片主要采用BGA/CSP封装技术。
进一步，步骤(6)中，所述高分子基板材质选用：FR-4，BT，PTFE，MG等或导电金属。
进一步，步骤(7)中，所述在高分子覆铜板内挖洞，分为陶瓷基板埋入孔洞和导热铜柱孔洞，两者互相贯通，分别用于埋入陶瓷基板和通孔镀铜。
进一步，步骤(8)中，所述陶瓷基板模块安装IC芯片的一面对外，覆铜的一面埋入高分子覆铜板。
优选的，步骤(6)和(9)中，所述电镀金属材质选用包括：铜、银、金、铂等导电性、导热率较好的金属。
以下通过具体的实施例对本发明的内容作进一步详细的说明。
实施例1
5G通讯模块的制备与应用：
如图2～图8所示，5G通讯封装模块的制备步骤：
(1)在氮化铝陶瓷基板上加工微导孔；
(2)在氮化铝陶瓷基板上加工HDI填孔铜柱；
(3)在氮化铝陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对氮化铝陶瓷基板，通过芯片上呈阵列排列的锡球与氮化铝陶瓷基板上层铜基底对位互连，并与HDI微孔铜柱连通，制成氮化铝陶瓷封装基板；
(6)在FR-4高分子基板表面电镀铜层，制得FR-4高分子覆铜板；
(7)在FR-4高分子覆铜板内挖洞；
(8)将制备好的氮化铝陶瓷封装基板埋入FR-4高分子覆铜板的孔洞；
(9)将埋入氮化铝陶瓷基板的FR-4高分子覆铜板进行通孔镀铜，并用引线连通氮化铝陶瓷封装基板下层铜基底，传导到FR-4高分子基板各层，封装加工后得到5G通讯封装模块。
测试5G通讯模块热导率，依据ASTME1461-11标准方法，测得导热系数在130W/m·K以上。
实施例2
人工智能CPU芯片的制备与应用：
如图2～图8所示，人工智能CPU芯片封装模块的制备步骤：
(1)在氧化铝陶瓷基板上加工微导孔；
(2)在氧化铝陶瓷基板上加工HDI填孔铜柱；
(3)在氧化铝陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对氧化铝陶瓷基板，通过芯片上呈阵列排列的锡球与氧化铝陶瓷基板上层铜基底对位互连，并与HDI微孔铜柱连通，制成氧化铝陶瓷封装基板；
(6)在BT高分子基板表面电镀铜层，制得BT高分子覆铜板；
(7)在BT高分子覆铜板内挖洞；
(8)将制备好的氧化铝陶瓷封装基板埋入BT高分子覆铜板的孔洞；
(9)将埋入氧化铝陶瓷基板的BT高分子覆铜板进行通孔镀铜，并用引线连通氧化铝陶瓷封装基板下层铜基底，传导到BT高分子基板各层，封装加工后得到人工智能CPU芯片封装模块。
测试人工智能CPU芯片热导率，依据ASTME1461-11标准方法，测得导热系数在105W/m·K以上。
实施例3
激光雷达传感器光通讯模块的制备与应用：
如图2～图8所示，激光雷达传感器光通讯封装模块的制备步骤：
(1)在氮化铝陶瓷基板上加工微导孔；
(2)在氮化铝陶瓷基板上加工HDI填孔铜柱；
(3)在氮化铝陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对氮化铝陶瓷基板，通过芯片上呈阵列排列的锡球与氮化铝陶瓷基板上层铜基底对位互连，并与HDI微孔铜柱连通，制成氮化铝陶瓷封装基板；
(6)在银基板表面电镀铜层，制得银覆铜板；
(7)在银覆铜板内挖洞；
(8)将制备好的氮化铝陶瓷封装基板埋入银覆铜板的孔洞；
(9)将埋入氮化铝陶瓷基板的银覆铜板进行通孔镀铜，并用引线连通氮化铝陶瓷封装基板下层铜基底，传导到银基板各层，封装加工后得到激光雷达传感器光通讯模块。
测试激光雷达传感器光通讯模块热导率，依据ASTME1461-11标准方法，测得导热系数在155W/m·K以上。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经过适当组合，形成本领域技术人员可以理解的其他实施方式。本发明中所未详细描述的技术细节，均可通过本领域中的任一现有技术实现。特别的，本发明中所有未详细描述的技术特点均可通过任一现有技术实现。

Claims (10)

1.一种陶瓷基板与高分子复合基板，其特征在于，所述陶瓷基板埋入所述高分子复合基板，露在外面的陶瓷基板电路层上安装IC芯片。
2.根据权利要求1所述的一种陶瓷基板，其特征在于，所述陶瓷为氮化铝、氧化铝、氧化铍或碳化硅。
3.根据权利要求1所述的一种陶瓷基板，其特征在于，所述陶瓷基板打有贯通孔，在孔中电镀填铜，可传导热量，传输信号。
4.根据权利要求1所述的一种陶瓷基板，其特征在于，所述陶瓷基板上、下层安装铜基底，并与所述陶瓷基板的微孔铜柱对位互连。
5.根据权利要求1所述的IC芯片，其特征在于，所述IC芯片在PAD点上植放锡球，并与所述陶瓷基板上层铜基底对位互连。
6.根据权利要求1所述的一种高分子复合基板，其特征在于，所述高分子复合基板上下层均电镀铜层，为高分子覆铜板。
7.根据权利要求1所述的一种高分子复合基板，其特征在于，所述高分子基板为FR-4、MG、BT、PTFE或金属类基板。
8.根据权利要求1所述的一种高分子复合基板，其特征在于，所述高分子复合基板打孔后电镀填充导热铜柱，与嵌入的陶瓷基板下层铜焊盘相连，可传导热量。
9.根据权利要求1～8所述的一种陶瓷基板与高分子复合基板用于SiP封装的制备方法，其特征在于，包括如下步骤：
(1)在陶瓷基板上加工微导孔；
(2)在陶瓷基板上加工HDI填孔铜柱；
(3)在陶瓷上、下层安装铜基底，并与HDI微孔铜柱对位互连；
(4)将锡球植放到IC芯片PAD点上；
(5)将IC芯片有源区面对陶瓷基板，通过芯片上呈阵列排列的锡球与陶瓷基板上层铜基底对位互连，并与HDI微孔连通，制成陶瓷封装基板；
(6)在高分子基板表面电镀铜层，制得高分子覆铜板；
(7)在高分子覆铜板内挖洞；
(8)将制备好的陶瓷封装基板埋入高分子覆铜板的孔洞；
(9)将埋入陶瓷基板的高分子覆铜板进行通孔镀铜，并用引线连通陶瓷封装基板下层铜焊盘，传导到高分子基板各层，封装加工后得到整体PCB封装模块。
10.根据权利要求1～9所述的陶瓷基板与高分子复合基板的SiP封装模块，其特征在于，所述SiP封装模块用于电子通讯领域元件封装加工，所述电子通讯领域优选5G通讯领域。
CN201910323540.6A 2019-04-22 2019-04-22 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用 Pending CN110062521A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910323540.6A CN110062521A (zh) 2019-04-22 2019-04-22 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910323540.6A CN110062521A (zh) 2019-04-22 2019-04-22 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用

Publications (1)

Publication Number Publication Date
CN110062521A true CN110062521A (zh) 2019-07-26

Family

ID=67320068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910323540.6A Pending CN110062521A (zh) 2019-04-22 2019-04-22 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用

Country Status (1)

Country Link
CN (1) CN110062521A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614231A (zh) * 2020-12-09 2022-06-10 深南电路股份有限公司 耦合器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215048A (ja) * 1997-01-30 1998-08-11 Toshiba Corp プリント配線板及びプリント配線板の実装構造
US20050281008A1 (en) * 2004-03-25 2005-12-22 Intel Corporation Extended thin film capacitor (TFC)
JP2008227310A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
CN106061111A (zh) * 2016-07-05 2016-10-26 惠州市金百泽电路科技有限公司 一种降低板面溢胶量的印制电路板局部混压工艺
JP2017098388A (ja) * 2015-11-24 2017-06-01 京セラ株式会社 複合配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215048A (ja) * 1997-01-30 1998-08-11 Toshiba Corp プリント配線板及びプリント配線板の実装構造
US20050281008A1 (en) * 2004-03-25 2005-12-22 Intel Corporation Extended thin film capacitor (TFC)
JP2008227310A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2017098388A (ja) * 2015-11-24 2017-06-01 京セラ株式会社 複合配線基板
CN106061111A (zh) * 2016-07-05 2016-10-26 惠州市金百泽电路科技有限公司 一种降低板面溢胶量的印制电路板局部混压工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614231A (zh) * 2020-12-09 2022-06-10 深南电路股份有限公司 耦合器及电子设备
CN114614231B (zh) * 2020-12-09 2024-03-22 深南电路股份有限公司 耦合器及电子设备

Similar Documents

Publication Publication Date Title
CN104170076B (zh) 用于毫米波半导体裸片的电子封装
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
US6268660B1 (en) Silicon packaging with through wafer interconnects
US6221769B1 (en) Method for integrated circuit power and electrical connections via through-wafer interconnects
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US6332782B1 (en) Spatial transformation interposer for electronic packaging
US8404977B2 (en) Flexible circuit assembly without solder
CN107896423B (zh) 一种快速散热的pcb
US20010001505A1 (en) Tape ball grid array with interconnected ground plane
KR19990029348A (ko) 반도체 장치
CN101228625A (zh) 具有镀金属连接部的半导体封装
US6596620B2 (en) BGA substrate via structure
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
US20100019374A1 (en) Ball grid array package
US20170290215A1 (en) Electronic Assemblies without Solder and Methods for their manufacture
CN110062521A (zh) 一种陶瓷基板与高分子复合基板用于SiP封装的制备方法与应用
EP2883430B1 (en) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
CN203086852U (zh) 内埋式印刷电路板结构
CN100485894C (zh) 倒装片封装方法和倒装片封装结构
CN110024110A (zh) 集成电路封装方法以及集成封装电路
CN109951953A (zh) 一种陶瓷基板与高分子复合基板的制备方法与应用
CN101017805A (zh) 半导体封装基板
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
US6404611B1 (en) Single-chip integrated circuit module
US20090041977A1 (en) System for the Manufacture of Electronic Assemblies Without Solder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190726