JP3178405B2 - 熱応力を緩和した積層半導体装置モジュール - Google Patents

熱応力を緩和した積層半導体装置モジュール

Info

Publication number
JP3178405B2
JP3178405B2 JP05362198A JP5362198A JP3178405B2 JP 3178405 B2 JP3178405 B2 JP 3178405B2 JP 05362198 A JP05362198 A JP 05362198A JP 5362198 A JP5362198 A JP 5362198A JP 3178405 B2 JP3178405 B2 JP 3178405B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
module
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05362198A
Other languages
English (en)
Other versions
JPH11251515A (ja
Inventor
利重 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP05362198A priority Critical patent/JP3178405B2/ja
Publication of JPH11251515A publication Critical patent/JPH11251515A/ja
Application granted granted Critical
Publication of JP3178405B2 publication Critical patent/JP3178405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、それぞれ半導体素
子を搭載した複数の回路基板を積層して接続させた積層
半導体装置モジュールに関し、より詳しくは回路基板間
の接続手段として球状金属を用い、かつ熱膨張係数の異
なる回路基板を使用した半導体装置同士でも積層するこ
とができるＢＧＡ(Ball Grid Array) タイプの積層半導
体装置モジュールに関する。
【０００２】
【従来の技術】回路基板に半導体素子を搭載した半導体
装置 (以下、半導体パッケージともいう) は、例えば多
数の素子を必要とするＣＰＵモジュール等に使用する場
合、多数個の半導体素子を１つの基板に搭載したマルチ
チップタイプとするのが一般的である。その場合、これ
らの半導体装置を上下に積層して搭載することができれ
ば、より高密度で小型の実装基板（マザー基板）を実現
することができる。
【０００３】一方、近年の半導体装置の多端子化要求と
小型化要求により、実装基板との接続を球状金属からな
る外部端子により行うＢＧＡタイプの半導体装置 (ＢＧ
Ａパッケージ) が、回路基板上に外部端子を格子 (アレ
イ）状に配置できる上、同じく格子状配置が可能なピン
端子を用いたＰＧＡ(Pin Grid Array)パッケージより端
子間隔を狭くすることができるため、盛用されるように
なってきた。一般に、回路基板の外部端子となる球状金
属にはハンダボール (高温ハンダあるいは共晶ハンダ)
が使用され、この外部端子と実装基板との接続には共晶
ハンダが使用される。
【０００４】両者の利点を活かした、積層ＢＧＡパッケ
ージモジュール (複数のＢＧＡパッケージを積層したモ
ジュール) のアイデアも従来からあった。例えば、特開
平４−280695号公報および特開平６−13541 号公報に開
示されている。積層ＢＧＡパッケージモジュールでは、
上にくる回路基板の下面に設けられた球状金属からなる
外部端子を用いて、隣接する回路基板間の電気的接続を
とると同時に、これらの基板を物理的にも連結する。
【０００５】ＢＧＡパッケージは、回路基板の絶縁性材
料が樹脂質材料（樹脂単味または紙やガラス繊維等の繊
維基材に樹脂を含浸した材料）であるＰ(Plastic) ＢＧ
Ａ型と、セラミックス材料であるＣ(Ceramic) ＢＧＡ型
とに大別され、両者にはそれぞれ得失がある。ＰＢＧＡ
に用いる回路基板の代表例はプリント基板であるので、
以下の説明ではプリント基板に半導体素子を搭載したＰ
ＢＧＡについて説明する。
【０００６】半導体素子を搭載する回路基板がプリント
基板であるＰＢＧＡパッケージは、代表的な実装基板で
あるプリント配線板と熱膨張係数がほぼ同一になるた
め、パッケージ寸法を大きくしても、実装接続部のハン
ダが破壊する危険性が小さく、多端子対応が可能であ
る。一方で、プリント基板は、熱抵抗が大きい (熱伝導
率が小さい) ため、発熱する半導体素子から十分に抜熱
することができず、発熱量の大きい半導体素子（例、集
積度の高い素子、パワー半導体素子) を搭載できないと
いう欠点がある。半導体素子は、素子温度が上昇しすぎ
ると誤動作が起こり易くなるためである。
【０００７】一方、セラミックス基板に半導体素子を搭
載したＣＢＧＡパッケージは、ＰＢＧＡパッケージに比
べて基板の熱抵抗が小さい (熱伝導率が大きい) ので、
発熱量の大きい半導体素子の搭載が可能である。しか
し、セラミックス製の回路基板の熱膨張係数は、代表的
な実装基板であるプリント配線板の熱膨張係数と大きく
異なるため、ＣＢＧＡパッケージは大型化 (多端子化)
に対応しにくいという欠点があった。大型パッケージで
は、熱膨張係数の差により実装接続部に加わる熱応力が
大きくなるため、接続部のハンダが破壊する危険性が大
きくなり、接続信頼性が低下するためである。
【０００８】そこで、この欠点を補うために、ＣＢＧＡ
パッケージをプリント配線板に実装した後、接続部材の
球状金属の隙間に応力緩和用の樹脂を充填し、実装接続
部のハンダ破壊を防止するというアイデアもある。しか
し、この方法は、パッケージを実装した後に樹脂充填／
硬化工程を必要とするので、パッケージの実装を行うパ
ッケージユーザー (例えば、セットメーカーや基板実装
メーカー) に負担を掛けることになる点で望ましくない
ため、盛用されていない。
【０００９】
【発明が解決しようとする課題】このようにＰＢＧＡと
ＣＢＧＡという２種類のＢＧＡパッケージには一長一短
があるので、その用途またはそれに搭載される半導体素
子の性質（例、発熱量）に応じて使い分けられている。
例えば、ＣＰＵモジュールには多数のＢＧＡパッケージ
が組み込まれているが、それらのパッケージに搭載され
ている半導体素子には発熱量の多いものと少ないものが
あるので、ＰＢＧＡとＣＢＧＡという２種類のパッケー
ジが１つのモジュールの中に混在することになる。
【００１０】このように回路基板の絶縁性材料が異質の
複数のＢＧＡパッケージを積層してモジュール化する
と、上述のように優れた高密度基板を実現することがで
きる。しかし、やはり上述したように、ＰＢＧＡとＣＢ
ＧＡという２種類のパッケージは、回路基板の熱膨張係
数が互いに大きく異なるため、一緒に積層すると基板間
の接続部に亀裂や破壊が生じる危険性が高まるので、実
際には一緒に積層モジュール化することができないとい
う問題があった。
【００１１】また、同じ種類のＢＧＡパッケージ同士を
積層する場合でも、高発熱性の半導体素子を搭載できる
ＣＢＧＡパッケージだけを積層した半導体装置モジュー
ルでは、実装基板であるプリント配線板との熱膨張係数
の差による熱応力が大きくなるため、実装接続部の亀裂
や破壊が起こる危険性が高く、実装が困難になるので、
やはり実際には積層モジュール化することができないで
いた。
【００１２】このように、従来のＢＧＡタイプの積層半
導体装置モジュールでは、ＰＢＧＡとＣＢＧＡという異
質な絶縁性材料からなる回路基板を含む場合や、ＣＢＧ
Ａ同士の積層には困難があったため、実際にはプリント
基板を回路基板とするＰＢＧＡパッケージ同士を積層す
る場合だけに利用されており、その適用範囲は非常に狭
いものになっていた。
【００１３】本発明の目的は、このように従来では無理
であった、異質な絶縁性材料の回路基板を含む半導体装
置の積層モジュール化や、ＣＢＧＡ半導体装置同士を積
層したモジュール化においても、基板間の接続部や実装
基板との接続部の破壊および亀裂発生の危険性を著しく
低減でき、かつ余分な作業を必要とせずに従来と全く同
様にして実装基板に実装することができる、ＢＧＡタイ
プの積層半導体装置モジュールを提供することである。
【００１４】
【課題を解決するための手段】本発明者らは、ＣＢＧＡ
とＰＢＧＡの両パッケージを一緒に積層してモジュール
化する際の障害であった、熱応力による接続部の破壊や
亀裂発生という問題が、この基板間の接続部に応力緩和
用の樹脂を充填することにより、他に大きな問題を派生
することなく、都合よく解決できることに気づいた。
【００１５】この樹脂の充填による応力緩和という着想
自体は、前述したように、単独のＣＢＧＡパッケージを
実装基板であるプリント配線板に接続する際に適用する
ことが知られている。しかし、この場合には、パッケー
ジの実装を行う業者がパッケージを実装した後に樹脂の
充填と硬化という余分な工程を自分で行う必要があるた
め、ほとんど利用されていない。
【００１６】ところが、この樹脂の充填による応力緩和
を、複数のＢＧＡパッケージを積層した積層モジュール
の内部の複数の回路基板間で行うと、モジュールの出荷
前にパッケージのメーカー側で樹脂の充填／硬化を実施
することができるため、出荷されたモジュールは従来の
ＢＧＡパッケージと全く同様に実装基板に実装すること
ができ、実装を行うメーカーはその後に何も手を加える
必要がない。
【００１７】即ち、パッケージの内部に応力緩和用の樹
脂を充填すると、前述した異質の絶縁性材料からなる回
路基板の間での接続部の破壊や亀裂発生が効果的に防止
できる上、この手法の問題点であった、実装基板への実
装後の樹脂の充填／硬化という余分な作業が不必要にな
り、通常の作業だけで実装することができるようになる
ので、この手法を何の問題もなく適用することが可能に
なるのである。
【００１８】さらに、例えば、複数のＣＢＧＡパッケー
ジを積層した積層モジュールを、ＣＢＧＡ基板とは熱膨
張係数が大きく異なるプリント配線板に実装する場合、
前述したように、プリント配線板との接続部に樹脂を充
填して熱応力を緩和すると、実装後の樹脂の充填／硬化
作業が必要になる。しかし、この場合でも、積層モジュ
ールの下に、ダミー回路基板を予め積層しておけば、応
力緩和用の樹脂の充填をダミー回路基板とその上の回路
基板との間で行うことができる。従って、ダミー回路基
板付きで出荷することにより、上と同様に、実装基板へ
の実装後の樹脂の充填／硬化という追加な作業を行わず
に、通常の作業だけで実装することが可能になる。ま
た、ダミー回路基板それ自体も応力緩和の作用を果たす
ことができる。
【００１９】ここに、本発明により、それぞれ半導体素
子を搭載し、下面に外部端子として球状金属を備えた回
路基板からなる複数の半導体装置を、該球状金属を基板
間の接続部材として積層してなる積層半導体装置モジュ
ールであって、 モジュール内の１の半導体装置の回路基板が隣接する
半導体装置の回路基板と異質の絶縁性材料から構成され
ており、この２つの回路基板の間の空間に樹脂が少なく
とも部分的に充填されていることを特徴とする、積層半
導体装置モジュール、および モジュールの最下段の半導体装置の回路基板が、この
モジュールを実装する実装基板と異質の絶縁性材料から
構成されており、前記最下段の半導体装置の下に、この
半導体装置の球状金属を接続部材として、前記実装基板
と同質の絶縁性材料から構成され、下面に外部端子とし
て球状金属を備えたダミー回路基板が積層され、このダ
ミー回路基板と前記最下段の半導体装置の回路基板との
間の空間に樹脂が少なくとも部分的に充填されているこ
とを特徴とする積層半導体装置モジュール、が提供され
る。
【００２０】好適態様において、ダミー回路基板と実装
基板の絶縁性材料は樹脂質材料である。また、前記に
おける２つの回路基板の絶縁性材料はそれぞれ樹脂質材
料とセラミックスであり、前記における最下段の回路
基板の絶縁性材料はセラミックスである。
【００２１】本発明において、２つの回路基板の絶縁性
材料が「同質」とは、例えば、どちらもセラミックスま
たは樹脂質材料からなることを意味し、「異質」とは、
例えば、一方がセラミックス、他方が樹脂質材料からな
ることを意味する。
【００２２】
【発明の実施の形態】本発明は、一般に、ＢＧＡタイプ
の積層半導体装置モジュール、即ち、複数のＢＧＡタイ
プ半導体装置 (ＢＧＡパッケージ) を上下に積層したモ
ジュールの改良に関する。各ＢＧＡパッケージの構造
は、従来と同様でよく、特に制限されるものではない。
【００２３】一般に、ＢＧＡパッケージは、半導体素子
を搭載した回路基板の下面に球状金属 (金属ボール) か
らなる外部端子を備えた構造を持つ。球状金属は、銅等
のハンダ以外の金属もしくは合金、またはハンダ合金か
ら形成することができる。ハンダ合金の場合には、共晶
ハンダと高温ハンダのいずれも可能であるが、球状の形
状を保持したい場合には高温ハンダとすることが好まし
い。
【００２４】回路基板は、その表面に電極と金属配線が
形成されている。多層基板では基板内部にも金属配線が
形成される。半導体素子は、その表面に設けられた電極
から、回路基板の上面の電極とその金属配線を経て、回
路基板の下面の外部端子へと電気的に接続される。必要
に応じて、基板の表裏の導通のためにスルーホールが設
けられる。
【００２５】ＢＧＡパッケージは、球状金属からなる外
部端子を格子状に配置することができ、多端子化に対応
可能である。さらに、ピン状の外部端子を格子状に配置
したＰＧＡパッケージに比べて、端子間隔を狭くできる
ので、単位面積当たりの端子数をさらに増加させること
ができる。
【００２６】ＢＧＡパッケージは、回路基板の絶縁性材
料が樹脂質材料であるＰＢＧＡパッケージと、セラミッ
クス材料であるＣＢＧＡパッケージに大別されること
は、前述した通りである。ＰＢＧＡの回路基板は、典型
的にはプリント基板であるが、樹脂製コア基板の両面に
樹脂の絶縁層と金属配線パターンを順に形成していくビ
ルドアップ型の回路基板も使用できる。プリント基板
は、リジッド型 (ガラス繊維等の繊維基材を含むもの)
とフレキシブル型 (樹脂単体) のいずれでもよい。ま
た、ＰＢＧＡとＣＢＧＡのいずれも、回路基板は単層基
板と多層基板の両方が可能である。回路基板の種類は、
搭載する半導体素子の集積度や機能に応じて選択され
る。また、１つの回路基板に複数の半導体素子を搭載し
たマルチチップ型のＢＧＡパッケージも、本発明による
積層モジュール化に利用できる。
【００２７】ＢＧＡパッケージの積層モジュール化は、
その下面に位置する外部端子の球状金属を接続部材とし
て行われる。即ち、上になるＢＧＡパッケージの回路基
板の下面にある球状金属を、下になるＢＧＡパッケージ
の回路基板の上面にある電極と接続させて、電気的接続
と機械的な連結を行う。この接続は、球状金属がハンダ
から作製された場合には、その部分的な溶融により達成
してもよいが、外部端子の球形という形状を維持するた
め、共晶ハンダなどの低融点ハンダを利用して行う方が
好ましい。
【００２８】この積層モジュール化では多様な半導体素
子を１つのモジュールに組み込むことが多く、熱膨張係
数が大きく異なるＰＢＧＡとＣＢＧＡが一緒にモジュー
ル化されることがある。例えば、プリント基板の代表的
な絶縁性材料であるガラスエポキシは、代表的なセラミ
ックス基板材料であるアルミナに比べて、熱膨張係数が
ほぼ２倍も大きくなる。
【００２９】積層モジュール化の際には、上記のよう
に、各パッケージはハンダの溶融温度以上に加熱され
る。また、半導体素子は動作中に発熱し、特に抜熱性に
優れたＣＢＧＡには一般に発熱量の大きい半導体素子が
搭載されるため、ＣＢＧＡを含む積層半導体装置モジュ
ールの発熱量はかなりの大きさになる。従って、このモ
ジュールは、使用時には加熱と冷却を繰り返し受ける。
モジュール内の隣接する回路基板の熱膨張係数が大きく
異なると、上記のような加熱と冷却ごとにそれらの間の
接続部に大きな熱応力が加わる。接続部がこの応力に耐
えきれないと、接続部の亀裂発生から最終的には破壊に
至る。亀裂発生だけでも誤動作の原因となり、許容でき
ない。
【００３０】ＢＧＡパッケージの積層モジュール化で
は、基板間の接続が球状金属により行われるため、ピン
による接続に比べて、接続部の高さ（基板間の距離）が
小さくなる。この接続部の高さが小さいことは、一方で
積層モジュールの全体の高さが小さくなり、モジュール
の小型化に有利である。しかし、他方では、接続部にお
ける熱応力の吸収が少なくなるので、異質の回路基板を
接続した場合の熱応力の問題は、ＢＧＡタイプの積層モ
ジュールではＰＧＡタイプの積層モジュールより深刻で
ある。また、球状金属による接続は、ピンと異なり、接
続部材が基板に埋め込まれないので、応力が加わると接
続部の破壊がより起こり易いということもある。従っ
て、特にＢＧＡパッケージの積層モジュール化では、熱
応力に対する対策が重要であり、これが解決されない
と、異質の回路基板を組合わせて積層モジュール化する
ことはできない。この点がネックになって、ＢＧＡパッ
ケージの積層モジュール化はこれまで難しいとされてき
た。
【００３１】本発明の第１の態様によれば、この熱応力
の問題が、互いに異質な絶縁性材料からなる隣接する２
つの回路基板の間の空間に、応力緩和の目的で樹脂を少
なくとも部分的に充填することにより解決される。２つ
の回路基板の間のスペースは、この充填を行わなけれ
ば、球状金属からなる外部端子または接続部材と搭載さ
れた半導体素子を除く部分は、何もない空間になってい
るが、本発明では、この空間の少なくとも一部、好まし
くは全部に樹脂を充填する。
【００３２】樹脂は一般に弾性が高いため、応力をよく
吸収することができる。そのため、材質が異なり、従っ
て熱膨張係数が異なる隣接する２つの基板の間に樹脂を
充填すると、熱膨張係数の差により基板間の接続部に加
わる熱応力を樹脂が吸収することで、応力を緩和するこ
とができ、接続部の亀裂発生や破壊を防ぐことができ
る。
【００３３】充填する樹脂は、積層モジュールの実装時
のハンダ付けの熱や動作時の発熱に耐えることができる
ように、耐熱性に優れた熱硬化性樹脂とすることが好ま
しい。好ましい樹脂種は、基板に用いられる樹脂と同
様、エポキシ樹脂などである。樹脂の充填は、２つの回
路基板の間の空間に液状樹脂（樹脂溶液でもよい）を注
入し、次いで加熱して樹脂を熱硬化させることにより行
うことができる。
【００３４】樹脂の充填は、隣接する２つの半導体装置
の回路基板の絶縁材料が互いに異質（例えば、一方がＰ
ＢＧＡ基板で他方がＣＢＧＡ基板) である基板の間だけ
に行えばよい。このような接続個所が二段以上ある場合
には、それぞれについて樹脂の充填を行う。
【００３５】例えば、発熱量の大きい半導体素子を搭載
した半導体装置には、ヒートシンク等の外付けの抜熱部
材を配置することがある。その場合には、この半導体装
置は最上段に配置することになろう。従って、このよう
な半導体素子の搭載に適したＣＢＧＡ基板を最上段に配
置し、その下は全てＰＢＧＡ基板とした構成の積層モジ
ュールの場合には、最上段のＣＢＧＡ基板とその下のＰ
ＢＧＡ基板の間だけに樹脂を充填することになる。
【００３６】積層半導体装置モジュールの最下段の半導
体装置の回路基板がＣＢＧＡ基板である場合、この積層
モジュールをプリント配線板（即ち、樹脂質の実装基
板）に実装すると、最下段の球状金属を利用した実装接
続部の両側に、モジュール最下段のセラミックス基板と
樹脂質の実装基板という異質な材料の基板が隣接するこ
とになる。この場合にも、上記と同様に、熱応力が実装
接続部に加わり、この接続部の亀裂発生や破壊が起こる
可能性が出てくる。
【００３７】この実装基板と積層モジュール最下段との
間の接続部の応力も、上記のように樹脂を充填すること
で緩和することができる。しかし、こうすると、この樹
脂の充填は、積層モジュールを実装基板に実装した後
で、モジュールのユーザー側で行うことになるため、実
施が困難となる。
【００３８】本発明の第２の態様によれば、このような
場合、実装基板と積層モジュール最下段の半導体装置と
の間の接続部の応力を緩和するため、実装基板と同質の
絶縁性材料からなり、下面に球状金属からなる外部端子
を備えたダミー回路基板 (半導体素子を搭載しないが、
電気的接続の可能な基板) を、最下段の半導体装置の下
に積層する。実装基板がプリント配線板の場合には、ダ
ミー回路基板としてプリント基板を使用すればよい。ダ
ミー回路基板と実装基板の基板の材質は完全に一致させ
る必要はなく、熱膨張係数が大きく違っていなければ、
樹脂種が互いに異なっていてもよく、また一方が繊維基
材を含有し、他方が含有していなくてもよい。ダミー回
路基板は、最下段の回路基板および実装基板の電極と同
じ位置に電極とスルーホールを有するものでよい。な
お、ダミー回路基板にも、必要があれば半導体素子や受
動部品を搭載してもよい。
【００３９】ダミー回路基板の積層は、積層モジュール
の積層と同様に、最下段の回路基板の下面の球状金属を
接続部材として、この球状金属の融解またはハンダによ
り行うことができる。ダミー回路基板の絶縁性材料は、
実装基板と同質であるので、最下段の回路基板とは異質
になる。従って、この最下段の回路基板とダミー回路基
板という隣接する２つの回路基板は互いに異質の絶縁性
材料からなり、これらの基板間の接続部に熱応力が加わ
るので、この２つの基板間の空間に上記と同様に樹脂を
充填して、接続部にかかる応力を緩和する。
【００４０】こうしておけば、積層モジュールの最下段
は、実装基板と同質の絶縁性材料からなるダミー基板と
して働くので、実装基板と積層モジュールとの接続部に
加わる熱応力を心配せずに、通常の方法で (樹脂を充填
せずに) 実装することができる。また、このダミー回路
基板とそのすぐ上の本来は最下段であった異質材料の回
路基板との間は、樹脂の充填により応力が緩和され、積
層モジュール内の熱応力による接続部の損傷の危険性も
著しく低減する。
【００４１】この第２の態様における積層モジュール
は、最下段の半導体装置の回路基板が、実装基板とは異
質な絶縁性材料から構成されていればよく、その上のモ
ジュール内の回路基板の材質は問わない。例えば、実装
基板がプリント配線板で、モジュール最下段の回路基板
がＣＢＧＡである場合、その上のモジュール内の回路基
板は全てＣＢＧＡであってもよく、また部分的にＰＢＧ
Ａが混在していてもよい。但し、ＰＢＧＡが混在してい
る積層モジュールでは、ＣＢＧＡ基板とＰＢＧＡ基板の
間には、上記のように樹脂を充填しておくことが好まし
い。
【００４２】この第２の態様では、ダミー回路基板が余
分に必要になるが、積層モジュール毎に１枚だけを用意
すればよく、また、実装基板がプリント配線板の場合に
は、ダミー回路基板はプリント基板になるが、その価格
はセラミックス基板に比べて安価であるので、ダミー回
路基板による価格上昇は積層モジュールの製造コストに
比べれば僅かであり、許容できる。また、このダミー回
路基板にも何らかの半導体素子または受動素子を搭載す
れば、コストの問題はほとんどない。
【００４３】なお、このダミー回路基板を利用した本発
明の第２の態様は、例えば、積層しないＣＢＧＡパッケ
ージ単体をプリント配線板に実装した場合の熱応力の緩
和にも利用することができるが、この場合には１つのＣ
ＢＧＡパッケージごとに１枚のダミー回路基板が必要に
なるため、コスト面で採用できない。即ち、ダミー回路
基板は、多層積層された積層モジュールであるが故に適
用できる技術である。
【００４４】
【実施例】まず、本発明の第１の態様について、図１
(a) を参照して具体的に説明する。図１(a) に断面構造
を略図で示す積層半導体装置モジュールは、４段の半導
体装置１〜４を積層したモジュールであり、この積層モ
ジュールが実装基板であるプリント配線板５に実装され
ている。
【００４５】最上段の半導体装置１は、半導体素子をワ
イヤ接続により搭載しているセラミックス基板１、基板
の下面に固定された外部端子の球状金属７、基板の上部
に設けたヒートシンク等の抜熱部材６からなるＣＢＧＡ
パッケージである。搭載されている半導体素子が発熱量
の大きい素子であるため、セラミックス基板１に搭載
し、かつ抜熱部材６を付設しているので、最上段に位置
させている。なお、このＣＢＧＡ型半導体装置１では、
半導体素子は基板のキャビティ内に収容され、ハーメチ
ックシールされている。
【００４６】２段目の半導体装置２は、プリント基板２
に半導体素子をワイヤ接続により搭載し、基板下面に球
状金属からなる外部端子８を備えた、ＰＢＧＡパッケー
ジである。同様に、３段目の半導体装置３も、プリント
基板３に半導体素子をワイヤ接続により搭載し、基板下
面に球状金属からなる外部端子９を備えた、ＰＢＧＡパ
ッケージである。最下段の半導体装置４は、プリント基
板４にフリップチップ接続により半導体素子を搭載し、
基板下面に球状金属からなる外部端子10を備えた、ＰＢ
ＧＡパッケージである。
【００４７】実装基板であるプリント配線板５も含めた
全ての回路基板の中で、最上段のセラミックス基板１だ
けが他と樹脂質のプリント基板とは異質な材料からな
り、熱膨張係数が大きく異なる。従って、加熱および冷
却時には、最上段のセラミックス基板１とこれに隣接す
る２段目のプリント基板２との間の接続部材となる球状
金属７に熱応力が集中してかかることになる。
【００４８】本発明により、この互いに異質な絶縁性材
料からなるセラミックス基板１とプリント基板２との間
の空間、即ち、接続部材となる球状金属７と基板２に搭
載された半導体素子が占める部分を除いた基板間の隙間
に、応力緩和用の樹脂11が充填されている。樹脂の充填
は、図示のように空間を完全に充填することが好ましい
が、不完全であってもある程度の効果はある。この樹脂
の充填により、両側のセラミックス基板１とプリント基
板２の熱膨張係数の差に起因する熱応力を樹脂が吸収す
るため、球状金属７にかかる応力は著しく低減し、この
部分とその近傍での亀裂発生や破壊が防止される。
【００４９】もし、この樹脂11の充填がないと、セラミ
ックス基板１に比べてプリント基板２は熱膨張係数が大
きいので、例えば、積層モジュールをプリント配線板５
にハンダにより実装する時の熱やモジュールの動作時の
熱による加熱と冷却中に両基板間の間の接続部材である
球状金属７には大きな熱応力が集中してかかり、この部
分またはその近傍に亀裂や破壊が起こる危険性が高くな
る。
【００５０】次に、本発明の第２の態様について、図１
(b) を参照して具体的に説明する。図１(b) に断面構造
を略図で示す積層半導体装置モジュールは、３段の半導
体装置21〜23を積層したモジュールであり、この積層モ
ジュールが実装基板であるプリント配線板25に実装され
ている。
【００５１】３段の半導体装置21、22、23はいずれもＣ
ＢＧＡパッケージである。即ち、これらは、それぞれ半
導体素子を搭載し、下面に外部端子として球状金属27、
28、29を備えたセラミックス基板21、22、23からなり、
この球状金属を接続部材として基板間が接続されてい
る。従って、積層モジュール内の回路基板の絶縁性材料
は、いずれもセラミックスであって同質であり、基板の
熱膨張係数に著しい差はないので、モジュール内では熱
応力の問題は起こらない。なおこの場合も、最上段のＣ
ＢＧＡパッケージにはヒートシンク等の抜熱部材26が付
設されている。
【００５２】しかし、モジュールを実装するプリント配
線板25の絶縁性材料は樹脂質であるので、モジュールの
最下段のセラミックス基板との熱膨張係数の差が大きく
なる。従って、常法に従って、最下段の基板の下面に設
けた球状金属29を接続部材として、この積層モジュール
をプリント配線板25にそのまま実装すると、実装接続部
(即ち、球状金属29) には熱膨張係数の差により大きな
熱応力がかかり、この接続部やその近傍での亀裂や破壊
の危険性が大きくなる。
【００５３】そこで、本発明の第２の態様に従って、プ
リント配線板と同質の絶縁性材料からなるプリント基板
を、ダミー回路基板24として、最下段のＣＢＧＡパッケ
ージ23の下に積層する。このダミー回路基板24もＢＧＡ
タイプであり、下面に外部端子として球状金属30を備え
ている。ダミー回路基板24は、半導体素子を搭載したＰ
ＢＧＡパッケージであってもかまわない。または、これ
に受動部品を搭載することもできる。さらに、このダミ
ー回路基板24とその上のモジュール最下段のセラミック
ス基板23は、前者が樹脂質、後者がセラミックスと互い
に異質の絶縁性材料からなるので、その間の球状金属29
にかかる熱応力を緩和するために、樹脂31をこの間の空
間に、少なくとも部分的に充填する。
【００５４】
【発明の効果】従来の複数のＢＧＡパッケージを積層し
た積層モジュールでは、ＰＢＧＡだけを積層したもの以
外では、熱応力による接続部の亀裂発生や破壊の危険性
があるため、適用に制限があった。即ち、積層モジュー
ル内にＣＢＧＡとＰＢＧＡが混在していると、ＣＢＧＡ
とＰＢＧＡという熱膨張係数の異なる回路基板が隣接す
る部分の接続部に大きな熱応力が加わる。また、積層モ
ジュールがＣＢＧＡだけから構成されていても、このモ
ジュールを実装する実装基板が通常は異質で熱膨張係数
が異なるプリント配線板であるので、実装基板とモジュ
ール最下段との間の接続部で同様の問題が起こる。その
ため、積層モジュールを発熱量が大きくなる大型化 (多
端子化) には対応するには、積層するパッケージを全て
ＰＢＧＡとする必要があり、搭載できる半導体素子の種
類も制約を受ける。
【００５５】本発明によれば、著しいコスト増大を伴わ
ずに、上記の接続部の熱応力を緩和することができるの
で、積層半導体装置モジュールの様々な回路基板の組み
合わせや、パッケージの大型化 (多端子化) が可能とな
り、積層半導体装置モジュールの適用範囲が大きく広が
る。同時に、信頼性の問題から解放されるため、半導体
素子の性能を最大限に発揮できるパッケージ材料を自由
に選択でき、モジュールを容易に高性能化することがで
きる。
【図面の簡単な説明】
【図１】図１(a) は本発明の第１の態様に係る積層半導
体装置モジュールの断面を示す説明図、図１(b) は本発
明の第２の態様に係る積層半導体装置モジュールの断面
を示す説明図である。
【符号の説明】１ 、21〜23：ＣＢＧＡパッケージ（半導体装置）２〜４ ：ＰＢＧＡパッケージ（半導体装置） １、21〜23：セラミックス基板 ２〜４：プリント基板 ５、25：実装基板 (プリント配線板) ６、26：ヒートシンク ７〜10、27〜30：球状金属（接続部材） 11、31：樹脂 24：プリント基板 (ダミー回路基板）

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 それぞれ半導体素子を搭載し、下面に外
    部端子として球状金属を備えた回路基板からなる複数の
    半導体装置を、該球状金属を基板間の接続部材として積
    層してなる積層半導体装置モジュールであって、 モジュール内の１の半導体装置の回路基板が隣接する半
    導体装置の回路基板と異質の絶縁性材料から構成されて
    おり、この２つの回路基板の間の空間に樹脂が少なくと
    も部分的に充填されていることを特徴とする、積層半導
    体装置モジュール。
  2. 【請求項２】 前記２つの回路基板の異質の絶縁性材料
    がそれぞれ樹脂質材料とセラミックスである、請求項１
    記載の積層半導体装置モジュール。
  3. 【請求項３】 それぞれ半導体素子を搭載し、下面に外
    部端子として球状金属を備えた回路基板からなる複数の
    半導体装置を、該球状金属を基板間の接続部材として積
    層してなる積層半導体装置モジュールであって、 モジュールの最下段の半導体装置の回路基板が、このモ
    ジュールを実装する実装基板と異質の絶縁性材料から構
    成されており、前記最下段の半導体装置の下に、この半
    導体装置の球状金属を接続部材として、前記実装基板と
    同質の絶縁性材料から構成され、下面に外部端子として
    球状金属を備えたダミー回路基板が積層され、このダミ
    ー回路基板と前記最下段の半導体装置の回路基板との間
    の空間に樹脂が少なくとも部分的に充填されていること
    を特徴とする、積層半導体装置モジュール。
  4. 【請求項４】 前記実装基板およびダミー回路基板の絶
    縁性材料が樹脂質材料であり、前記最下段の半導体装置
    の回路基板の絶縁性材料がセラミックスである請求項３
    記載の半導体装置モジュール。
JP05362198A 1998-03-05 1998-03-05 熱応力を緩和した積層半導体装置モジュール Expired - Fee Related JP3178405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05362198A JP3178405B2 (ja) 1998-03-05 1998-03-05 熱応力を緩和した積層半導体装置モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05362198A JP3178405B2 (ja) 1998-03-05 1998-03-05 熱応力を緩和した積層半導体装置モジュール

Publications (2)

Publication Number Publication Date
JPH11251515A JPH11251515A (ja) 1999-09-17
JP3178405B2 true JP3178405B2 (ja) 2001-06-18

Family

ID=12947990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05362198A Expired - Fee Related JP3178405B2 (ja) 1998-03-05 1998-03-05 熱応力を緩和した積層半導体装置モジュール

Country Status (1)

Country Link
JP (1) JP3178405B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399182B1 (en) * 2000-04-12 2002-06-04 Cmc Wireless Components, Inc. Die attachment utilizing grooved surfaces
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JPWO2006035528A1 (ja) 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
KR102062108B1 (ko) * 2013-06-10 2020-01-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
JPH11251515A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
JP2716336B2 (ja) 集積回路装置
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6229216B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6562662B2 (en) Electronic package with bonded structure and method of making
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
US6972479B2 (en) Package with stacked substrates
EP0553463B1 (en) Electronic package with enhanced heat sinking and method of making same
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
JP2004064043A (ja) 半導体パッケージング装置
US11488911B2 (en) Flip-chip package substrate
JP2007109790A (ja) フリップチップ型半導体装置
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US5263245A (en) Method of making an electronic package with enhanced heat sinking
US7342317B2 (en) Low coefficient of thermal expansion build-up layer packaging and method thereof
JP2845227B2 (ja) マルチチップモジュールの実装構造
JP3178405B2 (ja) 熱応力を緩和した積層半導体装置モジュール
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
US6492715B1 (en) Integrated semiconductor package
JP2006278771A (ja) 半導体装置及びその製造方法
JPH10256428A (ja) 半導体パッケージ
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP2001203298A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010313

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees