JPH10308465A - 半導体基板用の鋳造金属シール - Google Patents
半導体基板用の鋳造金属シールInfo
- Publication number
- JPH10308465A JPH10308465A JP10109193A JP10919398A JPH10308465A JP H10308465 A JPH10308465 A JP H10308465A JP 10109193 A JP10109193 A JP 10109193A JP 10919398 A JP10919398 A JP 10919398A JP H10308465 A JPH10308465 A JP H10308465A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- seal
- tin
- melting point
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体基板およびチップ・キャリアにシール
を施す新しい方式を提供する。 【解決手段】 より具体的には、本発明は、チップ・キ
ャリア上のチップに保護を提供するために多層金属シー
ルを使用する構造および方法を包含する。この多層金属
シールは、密封性および寿命の強化と環境保護の両方を
可能にする。好ましい実施例の場合、多層金属シール
は、モジュール用の低コストで高信頼性の密封シールを
作成するために使用する２層のはんだ構造である。この
はんだ構造は、キャップに取り付けられた厚い鋳造高融
点温度領域と、基板をキャップにシールするための低融
点温度領域からなる薄い相互接続領域とを有する。
を施す新しい方式を提供する。 【解決手段】 より具体的には、本発明は、チップ・キ
ャリア上のチップに保護を提供するために多層金属シー
ルを使用する構造および方法を包含する。この多層金属
シールは、密封性および寿命の強化と環境保護の両方を
可能にする。好ましい実施例の場合、多層金属シール
は、モジュール用の低コストで高信頼性の密封シールを
作成するために使用する２層のはんだ構造である。この
はんだ構造は、キャップに取り付けられた厚い鋳造高融
点温度領域と、基板をキャップにシールするための低融
点温度領域からなる薄い相互接続領域とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、半導体基
板およびチップ・キャリアにシールを施す新しい方式に
関する。より具体的には、本発明は、チップ・キャリア
上のチップに保護を提供するために多層金属シールを使
用する構造および方法を包含する。この多層金属シール
は、チップの疲れ寿命の強化と環境保護の両方を可能に
する。
板およびチップ・キャリアにシールを施す新しい方式に
関する。より具体的には、本発明は、チップ・キャリア
上のチップに保護を提供するために多層金属シールを使
用する構造および方法を包含する。この多層金属シール
は、チップの疲れ寿命の強化と環境保護の両方を可能に
する。
【０００２】好ましい実施例の場合、多層金属シール
は、モジュール用の低コストで高信頼性の密封シールを
作成するために使用する２層のはんだ構造である。この
はんだ構造は、キャップに取り付けられた厚い鋳造高融
点温度領域と、基板をキャップにシールするための低融
点温度領域からなる薄い相互接続領域とを有する。
は、モジュール用の低コストで高信頼性の密封シールを
作成するために使用する２層のはんだ構造である。この
はんだ構造は、キャップに取り付けられた厚い鋳造高融
点温度領域と、基板をキャップにシールするための低融
点温度領域からなる薄い相互接続領域とを有する。
【０００３】
【従来の技術】半導体デバイスは、新しい技術の発展に
より、より小さくより高密度になっている。しかし、チ
ップの回路密度が増すと、競争力を維持するために全体
的なチップ実装戦略が対応して重視される。したがっ
て、チップおよびチップ・キャリア・メーカは、問題を
特定して解消し、パッケージのサイズと重さを低減し、
パッケージ・コストを低減し、熱効率を改善し、より良
質で進歩したチップを提供することにより、その製品の
品質を改善するよう絶えず要求されている。プロセスの
変化性を低減することによって系統的な問題を解消する
ために重要な改良が行われているが、パフォーマンスと
信頼性の両方に影響するようなすべての問題を解消する
にはプロセスの改良だけでは不十分である。
より、より小さくより高密度になっている。しかし、チ
ップの回路密度が増すと、競争力を維持するために全体
的なチップ実装戦略が対応して重視される。したがっ
て、チップおよびチップ・キャリア・メーカは、問題を
特定して解消し、パッケージのサイズと重さを低減し、
パッケージ・コストを低減し、熱効率を改善し、より良
質で進歩したチップを提供することにより、その製品の
品質を改善するよう絶えず要求されている。プロセスの
変化性を低減することによって系統的な問題を解消する
ために重要な改良が行われているが、パフォーマンスと
信頼性の両方に影響するようなすべての問題を解消する
にはプロセスの改良だけでは不十分である。
【０００４】パッケージに対する高レベルの環境保護を
提供する１つの方法は、密封シールを設けることであ
る。当然のことながら、モジュールの再加工性を保つこ
とは、特にマルチチップ・モジュール（ＭＣＭ）の場合
にコスト上の利点になる。
提供する１つの方法は、密封シールを設けることであ
る。当然のことながら、モジュールの再加工性を保つこ
とは、特にマルチチップ・モジュール（ＭＣＭ）の場合
にコスト上の利点になる。
【０００５】密封シールを得るための方法の１つは、は
んだシールを使用することである。従来のはんだシール
・パッケージを信頼できるものにするには、モジュール
に膨張一致構成要素を使用すること、すなわち、モジュ
ールに電源を投入したときにシール時のキャップの膨張
がシール時の基板の膨張と厳密に一致することが必要で
ある。初期のはんだシール・パッケージでは、チップ電
力が低く、モジュールがかなり等温性だったので、キャ
ップの熱膨張係数（ＴＣＥ）を基板のＴＣＥと一致させ
ることによって膨張が一致していた。これは、基板とキ
ャップまたはカバーの両方に同じ材料を使用して行われ
ることが多かった。このようにして、セラミック基板が
セラミック・キャップにシールされることが多かった。
このシールは非常に信頼性が高いが、キャップは非常に
高価であった。
んだシールを使用することである。従来のはんだシール
・パッケージを信頼できるものにするには、モジュール
に膨張一致構成要素を使用すること、すなわち、モジュ
ールに電源を投入したときにシール時のキャップの膨張
がシール時の基板の膨張と厳密に一致することが必要で
ある。初期のはんだシール・パッケージでは、チップ電
力が低く、モジュールがかなり等温性だったので、キャ
ップの熱膨張係数（ＴＣＥ）を基板のＴＣＥと一致させ
ることによって膨張が一致していた。これは、基板とキ
ャップまたはカバーの両方に同じ材料を使用して行われ
ることが多かった。このようにして、セラミック基板が
セラミック・キャップにシールされることが多かった。
このシールは非常に信頼性が高いが、キャップは非常に
高価であった。
【０００６】応用例によっては、セラミック・キャップ
の熱伝導率が不十分であるが、十分高い熱伝導率を有す
る材料の多くは、シールの信頼性要件にとっては高すぎ
るＴＣＥも備えている。
の熱伝導率が不十分であるが、十分高い熱伝導率を有す
る材料の多くは、シールの信頼性要件にとっては高すぎ
るＴＣＥも備えている。
【０００７】モジュールの電力が上昇したので、モジュ
ールはもはや等温性ではなくなり、応用例によっては、
使用中の基板温度がキャップ温度よりかなり高くなる。
このようなモジュールがはんだシール時に膨張量が一致
するようにするには、構成要素が互いに異なるＴＣＥを
備えていなければならない。キャップの最適ＴＣＥは、
基板のＴＣＥと使用中のモジュールの熱勾配との関数で
ある。ＴＣＥの選択は応用例に固有のものであり、これ
がキャップの高コストの一因になっている。
ールはもはや等温性ではなくなり、応用例によっては、
使用中の基板温度がキャップ温度よりかなり高くなる。
このようなモジュールがはんだシール時に膨張量が一致
するようにするには、構成要素が互いに異なるＴＣＥを
備えていなければならない。キャップの最適ＴＣＥは、
基板のＴＣＥと使用中のモジュールの熱勾配との関数で
ある。ＴＣＥの選択は応用例に固有のものであり、これ
がキャップの高コストの一因になっている。
【０００８】米国特許第４０２０９８７号（Hascoe）
は、上部および下部の薄い合金コーティングを有し、コ
ンテナの密封シールに使用するためにパンチ済みはんだ
予備形成リングを形成するようにパンチされた合金コア
を開示するものである。リフロー中にすべてのはんだ層
が溶融し、ひとまとめに混合し、均質シール・バンドを
形成する。
は、上部および下部の薄い合金コーティングを有し、コ
ンテナの密封シールに使用するためにパンチ済みはんだ
予備形成リングを形成するようにパンチされた合金コア
を開示するものである。リフロー中にすべてのはんだ層
が溶融し、ひとまとめに混合し、均質シール・バンドを
形成する。
【０００９】米国特許第４２９１８１５号（Gordon他）
は、平坦パック内に半導体チップを密封シールするため
にセラミック・リッドの周辺部付近に設けられた密封シ
ール域を定義する一体型熱溶融層を含むセラミック・リ
ッド・アセンブリを開示するものである。
は、平坦パック内に半導体チップを密封シールするため
にセラミック・リッドの周辺部付近に設けられた密封シ
ール域を定義する一体型熱溶融層を含むセラミック・リ
ッド・アセンブリを開示するものである。
【００１０】米国特許第４７４６５８３号（Falanga）
は、事前カットした金−錫はんだフレーム形式のはんだ
層が金の層に仮付け溶接されているセラミック結合カバ
ーを開示するものである。金の層は、はんだ層によって
容易に湿潤可能であり、耐食性も極めて高い。
は、事前カットした金−錫はんだフレーム形式のはんだ
層が金の層に仮付け溶接されているセラミック結合カバ
ーを開示するものである。金の層は、はんだ層によって
容易に湿潤可能であり、耐食性も極めて高い。
【００１１】米国特許第５１５３７０９号（Fukuoka）
は、接続導体パターンと、環状無機絶縁体と、環状金属
化層と、共晶はんだとを使用する、キャップとセラミッ
ク基板との接合を教示するものである。
は、接続導体パターンと、環状無機絶縁体と、環状金属
化層と、共晶はんだとを使用する、キャップとセラミッ
ク基板との接合を教示するものである。
【００１２】米国特許第５２４４１４３号（Ference
他）は、電子デバイス上にはんだマウンドを射出成形す
るための装置および方法を記載するものである。
他）は、電子デバイス上にはんだマウンドを射出成形す
るための装置および方法を記載するものである。
【００１３】米国特許第５３２９１６０号（Miura）
は、ギャップ生成スペーサによって分離され、シール金
属化部分を有するセラミック基板にカバーを接合する際
に使用する、低溶融金属ろうを開示するものである。
は、ギャップ生成スペーサによって分離され、シール金
属化部分を有するセラミック基板にカバーを接合する際
に使用する、低溶融金属ろうを開示するものである。
【００１４】米国特許第５４７１０２７号（Call他）
は、単一保護カプセル材料によってチップ・キャリアを
形成するための方法を開示するものである。具体的に
は、キャップ・シーラントを使用してキャップまたはカ
バーまたはヒート・シンクを基板にシールするために、
基板のエッジから離れて上面のみにある額縁形領域を使
用する方法を教示している。
は、単一保護カプセル材料によってチップ・キャリアを
形成するための方法を開示するものである。具体的に
は、キャップ・シーラントを使用してキャップまたはカ
バーまたはヒート・シンクを基板にシールするために、
基板のエッジから離れて上面のみにある額縁形領域を使
用する方法を教示している。
【００１５】米国特許出願第０８／５６１５７１号（Br
aun他）は、１９９５年１１月２１日に出願され、本特
許出願の譲受人に譲渡され、その開示内容が参照により
本出願に組み込まれるが、金属材料用の金型を形成する
ための装置および方法を記載するものであり、金型内の
金属相互接続部は、たとえば、はんだ接続部、フィン付
きヒート・シンクなどの構造を形成するために使用する
ことができる。
aun他）は、１９９５年１１月２１日に出願され、本特
許出願の譲受人に譲渡され、その開示内容が参照により
本出願に組み込まれるが、金属材料用の金型を形成する
ための装置および方法を記載するものであり、金型内の
金属相互接続部は、たとえば、はんだ接続部、フィン付
きヒート・シンクなどの構造を形成するために使用する
ことができる。
【００１６】米国特許出願第０８／５６２０７９号（Co
vell他）は、１９９５年１１月２１日に出願され、本特
許出願の譲受人に譲渡され、その開示内容が参照により
本出願に組み込まれるが、金型移転（mold transfer）
装置および方法を記載するものであり、金型内に作成さ
れた金属接続部は、たとえば、フィン付きヒート・シン
クなどの構造を形成するために使用することもできる。
vell他）は、１９９５年１１月２１日に出願され、本特
許出願の譲受人に譲渡され、その開示内容が参照により
本出願に組み込まれるが、金型移転（mold transfer）
装置および方法を記載するものであり、金型内に作成さ
れた金属接続部は、たとえば、フィン付きヒート・シン
クなどの構造を形成するために使用することもできる。
【００１７】したがって、密封シールの信頼性を維持
し、コストを低減し、パッケージの熱性能を改良するた
めの１つの方法は、キャップと基板との使用中の膨張の
不一致の拡大に対応可能な新しいはんだシールを開発す
ることになるだろう。
し、コストを低減し、パッケージの熱性能を改良するた
めの１つの方法は、キャップと基板との使用中の膨張の
不一致の拡大に対応可能な新しいはんだシールを開発す
ることになるだろう。
【００１８】
【発明が解決しようとする課題】本発明は、半導体基板
に多層金属シールを提供するための新規の方式とその方
法である。
に多層金属シールを提供するための新規の方式とその方
法である。
【００１９】したがって、本発明の一目的は、シール時
に異なる量の熱膨張を有するキャップに半導体基板を密
封シールするために多層金属シールを提供することにあ
る。
に異なる量の熱膨張を有するキャップに半導体基板を密
封シールするために多層金属シールを提供することにあ
る。
【００２０】本発明の他の目的は、半導体構造に多層は
んだシールを提供することにある。
んだシールを提供することにある。
【００２１】本発明の他の目的は、半導体基板用の多層
はんだシールを有することにあり、はんだシールの少な
くとも１つの層は厚く、高い融点温度を有し、はんだシ
ールの少なくとも１つの層は薄く、より低い融点温度を
有する。
はんだシールを有することにあり、はんだシールの少な
くとも１つの層は厚く、高い融点温度を有し、はんだシ
ールの少なくとも１つの層は薄く、より低い融点温度を
有する。
【００２２】本発明の他の目的は、流体密封シールに備
えることにある。
えることにある。
【００２３】本発明の他の目的は、密封シールを有する
ことにある。
ことにある。
【００２４】
【課題を解決するための手段】したがって、一態様で
は、本発明はカバーと半導体基板との間に密封シールを
設けるためのシール・バンドを含み、前記シール・バン
ドは、前記カバーに固定された少なくとも１つの高融点
の厚いはんだ壁面と、前記基板を前記高融点の厚いはん
だ壁面に固定する少なくとも１つの第１の薄いはんだ相
互接続層とを含み、前記第１の薄いはんだ相互接続層は
前記高融点の厚いはんだ壁面より低い融点のはんだ材料
から作られ、リフロー時に前記第１の薄いはんだ相互接
続層は、前記はんだシール・バンドがその層化構造を保
持するように前記高融点の厚いはんだ壁面にリフローし
ない。
は、本発明はカバーと半導体基板との間に密封シールを
設けるためのシール・バンドを含み、前記シール・バン
ドは、前記カバーに固定された少なくとも１つの高融点
の厚いはんだ壁面と、前記基板を前記高融点の厚いはん
だ壁面に固定する少なくとも１つの第１の薄いはんだ相
互接続層とを含み、前記第１の薄いはんだ相互接続層は
前記高融点の厚いはんだ壁面より低い融点のはんだ材料
から作られ、リフロー時に前記第１の薄いはんだ相互接
続層は、前記はんだシール・バンドがその層化構造を保
持するように前記高融点の厚いはんだ壁面にリフローし
ない。
【００２５】他の態様では、本発明はカバーと半導体基
板との間に密封シール・バンドを形成するためのプロセ
スを含み、（ａ）高温はんだ材料を金型で鋳造するステ
ップと、（ｂ）前記カバーの周辺エッジにフラックス材
料でフラックス塗布するステップと、（ｃ）前記鋳造高
温はんだ材料が前記カバーの前記フラックス塗布済み周
辺エッジに接触し、それと整列するように、前記金型を
前記カバーに位置合わせし、前記高温はんだ材料を前記
カバー上にリフローし、前記カバー上に高温の厚いはん
だ壁面を形成するステップと、（ｄ）前記半導体基板上
に少なくとも１つの薄いはんだ相互接続層を形成するス
テップと、（ｅ）前記高温の厚いはんだ壁面を前記薄い
はんだ相互接続層に接触するように配置するステップ
と、（ｆ）前記アセンブリを熱環境に入れ、前記半導体
基板と前記カバーとの間に密封シール・バンドが形成さ
れるように前記第１の薄いはんだ相互接続層をリフロー
するステップとを含む。
板との間に密封シール・バンドを形成するためのプロセ
スを含み、（ａ）高温はんだ材料を金型で鋳造するステ
ップと、（ｂ）前記カバーの周辺エッジにフラックス材
料でフラックス塗布するステップと、（ｃ）前記鋳造高
温はんだ材料が前記カバーの前記フラックス塗布済み周
辺エッジに接触し、それと整列するように、前記金型を
前記カバーに位置合わせし、前記高温はんだ材料を前記
カバー上にリフローし、前記カバー上に高温の厚いはん
だ壁面を形成するステップと、（ｄ）前記半導体基板上
に少なくとも１つの薄いはんだ相互接続層を形成するス
テップと、（ｅ）前記高温の厚いはんだ壁面を前記薄い
はんだ相互接続層に接触するように配置するステップ
と、（ｆ）前記アセンブリを熱環境に入れ、前記半導体
基板と前記カバーとの間に密封シール・バンドが形成さ
れるように前記第１の薄いはんだ相互接続層をリフロー
するステップとを含む。
【００２６】さらに他の態様では、本発明はカバーと半
導体基板との間に密封シール・バンドを形成するための
プロセスを含み、（ａ）高温はんだ材料を金型で鋳造す
るステップと、（ｂ）前記カバーの周辺エッジにフラッ
クス材料でフラックス塗布するステップと、（ｃ）前記
鋳造高温はんだ材料が前記カバーの前記フラックス塗布
済み周辺エッジに接触し、それと整列するように、前記
金型を前記カバーに位置合わせし、前記高温はんだ材料
を前記カバー上にリフローし、前記カバー上に高温の厚
いはんだ壁面を形成するステップと、（ｄ）前記高温の
厚いはんだ壁面上に少なくとも１つの薄いはんだ相互接
続層を形成するステップと、（ｅ）前記薄いはんだ相互
接続層を基板の上に配置するステップと、（ｆ）前記ア
センブリを熱環境に入れ、前記半導体基板と前記カバー
との間に密封シール・バンドが形成されるように前記第
１の薄いはんだ相互接続層をリフローするステップとを
含む。
導体基板との間に密封シール・バンドを形成するための
プロセスを含み、（ａ）高温はんだ材料を金型で鋳造す
るステップと、（ｂ）前記カバーの周辺エッジにフラッ
クス材料でフラックス塗布するステップと、（ｃ）前記
鋳造高温はんだ材料が前記カバーの前記フラックス塗布
済み周辺エッジに接触し、それと整列するように、前記
金型を前記カバーに位置合わせし、前記高温はんだ材料
を前記カバー上にリフローし、前記カバー上に高温の厚
いはんだ壁面を形成するステップと、（ｄ）前記高温の
厚いはんだ壁面上に少なくとも１つの薄いはんだ相互接
続層を形成するステップと、（ｅ）前記薄いはんだ相互
接続層を基板の上に配置するステップと、（ｆ）前記ア
センブリを熱環境に入れ、前記半導体基板と前記カバー
との間に密封シール・バンドが形成されるように前記第
１の薄いはんだ相互接続層をリフローするステップとを
含む。
【００２７】新規であると思われる本発明の特徴と本発
明に特有の要素については、特許請求に範囲に詳細に記
載する。図面は、例示のみを目的とするものであり、一
定の縮尺で描いたものではない。さらに、図面では同様
の番号は同様の機構を表している。しかし、本発明自体
は、構成と操作方法の両方について、添付図面に関連し
て以下に示す詳細な説明を参照することによって最も理
解することができるだろう。
明に特有の要素については、特許請求に範囲に詳細に記
載する。図面は、例示のみを目的とするものであり、一
定の縮尺で描いたものではない。さらに、図面では同様
の番号は同様の機構を表している。しかし、本発明自体
は、構成と操作方法の両方について、添付図面に関連し
て以下に示す詳細な説明を参照することによって最も理
解することができるだろう。
【００２８】
【発明の実施の形態】半導体モジュールに電源を投入す
ると、半導体素子が発生した熱によって基板とキャップ
が加熱される。各構成要素が加熱する量と、その構成要
素の熱膨張係数とを組み合わせると、その構成要素がど
の程度膨張するかが決定される。基板の膨張とキャップ
の膨張との差によって、シール（キャップを基板に取り
付けるもの）にひずみが発生する。シールのひずみは、
膨張の差に比例し、そのシールの厚さに反比例する。本
発明は、安定して信頼性があり、従来のはんだシールよ
りかなり厚い新規のシール構造であり、したがって、キ
ャップと基板との不一致が従来のはんだシールの何倍で
あっても対応することができる。
ると、半導体素子が発生した熱によって基板とキャップ
が加熱される。各構成要素が加熱する量と、その構成要
素の熱膨張係数とを組み合わせると、その構成要素がど
の程度膨張するかが決定される。基板の膨張とキャップ
の膨張との差によって、シール（キャップを基板に取り
付けるもの）にひずみが発生する。シールのひずみは、
膨張の差に比例し、そのシールの厚さに反比例する。本
発明は、安定して信頼性があり、従来のはんだシールよ
りかなり厚い新規のシール構造であり、したがって、キ
ャップと基板との不一致が従来のはんだシールの何倍で
あっても対応することができる。
【００２９】ＩＢＭの多層セラミック（ＭＬＣ）電子パ
ッケージは、業界で最も技術的に進歩した電子パッケー
ジに含まれるが、高機能モジュールの中には高価な構成
要素を必要とするものもある。本発明には、そのパフォ
ーマンスの損失または劣化を発生せずにこのようなパッ
ケージのコストを低減するための方法の１つが記載され
ている。コストを低減する実装方法は、有利なことにこ
のような電子パッケージの市場での入手の可能性を増
す。当業者であれば分かるように、実装密度の増加は、
通常、基板またはモジュールの表面領域または不動産の
利用度を拡大することによって達成される。
ッケージは、業界で最も技術的に進歩した電子パッケー
ジに含まれるが、高機能モジュールの中には高価な構成
要素を必要とするものもある。本発明には、そのパフォ
ーマンスの損失または劣化を発生せずにこのようなパッ
ケージのコストを低減するための方法の１つが記載され
ている。コストを低減する実装方法は、有利なことにこ
のような電子パッケージの市場での入手の可能性を増
す。当業者であれば分かるように、実装密度の増加は、
通常、基板またはモジュールの表面領域または不動産の
利用度を拡大することによって達成される。
【００３０】図１および図２は、本発明の組立て済みモ
ジュール２５の好ましい実施例を示している。通常、少
なくとも１つのチップ１６はまず、はんだボール１４な
どの複数のはんだ接続部１４によって基板またはモジュ
ール１０に固定される。基板１０は、たとえば、はんだ
ボール１４などの複数のはんだ接続部１４によって同じ
く基板１０に電気接続される減結合キャパシタ１８など
の１つまたは複数の電子デバイス（複数も可）１８も有
することができるだろう。いくつか列挙すると、チップ
１６、減結合キャパシタ１８、はんだ接続部１４などの
電子素子を覆って保護するためにカバー２０を上に乗せ
たときにチップ１６とキャップまたはカバー２０との間
で直接熱接触が行われるように、チップ１６の露出表面
上に任意の熱伝導材料２８を付着させることができる。
次に、基板またはモジュール１０にキャップまたはカバ
ー２０を固定するために、キャップ・シーラントまたは
はんだシール２３が設けられる。
ジュール２５の好ましい実施例を示している。通常、少
なくとも１つのチップ１６はまず、はんだボール１４な
どの複数のはんだ接続部１４によって基板またはモジュ
ール１０に固定される。基板１０は、たとえば、はんだ
ボール１４などの複数のはんだ接続部１４によって同じ
く基板１０に電気接続される減結合キャパシタ１８など
の１つまたは複数の電子デバイス（複数も可）１８も有
することができるだろう。いくつか列挙すると、チップ
１６、減結合キャパシタ１８、はんだ接続部１４などの
電子素子を覆って保護するためにカバー２０を上に乗せ
たときにチップ１６とキャップまたはカバー２０との間
で直接熱接触が行われるように、チップ１６の露出表面
上に任意の熱伝導材料２８を付着させることができる。
次に、基板またはモジュール１０にキャップまたはカバ
ー２０を固定するために、キャップ・シーラントまたは
はんだシール２３が設けられる。
【００３１】通常、基板１０の材料は、いくつか列挙す
ると、アルミナ、ガラス・フリットを含むアルミナ、窒
化アルミニウム、ホウケイ酸塩、セラミック、ガラス・
セラミックからなるグループから選択される。
ると、アルミナ、ガラス・フリットを含むアルミナ、窒
化アルミニウム、ホウケイ酸塩、セラミック、ガラス・
セラミックからなるグループから選択される。
【００３２】通常、キャップまたはカバー２０の材料
は、いくつか列挙すると、アルミナ、アルミニウム、窒
化アルミニウム、アルミニウムと炭化ケイ素の合成物、
銅、銅−タングステン、キューバール（cuvar）（銅を
注入したインバール（invar））、シルバール（silva
r）（銀を注入したインバール）、その合金からなるグ
ループから選択される。
は、いくつか列挙すると、アルミナ、アルミニウム、窒
化アルミニウム、アルミニウムと炭化ケイ素の合成物、
銅、銅−タングステン、キューバール（cuvar）（銅を
注入したインバール（invar））、シルバール（silva
r）（銀を注入したインバール）、その合金からなるグ
ループから選択される。
【００３３】いくつか列挙すると、チップ１６、減結合
キャパシタ１８などの半導体素子は、通常、基板１０に
電気接続されるが、通常、この電気接続部は、いくつか
列挙すると、はんだボール、はんだ列、低融点はんだ、
高融点はんだ、ピン、ワイヤからなるグループから選択
される。
キャパシタ１８などの半導体素子は、通常、基板１０に
電気接続されるが、通常、この電気接続部は、いくつか
列挙すると、はんだボール、はんだ列、低融点はんだ、
高融点はんだ、ピン、ワイヤからなるグループから選択
される。
【００３４】通常、基板１０は、たとえば、ピン３２な
どの電気入出力手段３２によってボードまたはカード
（図示せず）に固定される。
どの電気入出力手段３２によってボードまたはカード
（図示せず）に固定される。
【００３５】ヒート・シンクまたはヒート・スプレッダ
３６などの少なくとも１つの任意の熱受入れデバイス３
６は、接着剤２４の使用などにより、キャップまたはカ
バー２０に固定することができる。しかし、他の機械的
手段、たとえば、クリップ（図示せず）を使用して、ヒ
ート・シンク３６をキャップ２０に取り付けることがで
きるだろう。ヒート・シンク３６はヒート・フィン３８
を有することができるだろう。
３６などの少なくとも１つの任意の熱受入れデバイス３
６は、接着剤２４の使用などにより、キャップまたはカ
バー２０に固定することができる。しかし、他の機械的
手段、たとえば、クリップ（図示せず）を使用して、ヒ
ート・シンク３６をキャップ２０に取り付けることがで
きるだろう。ヒート・シンク３６はヒート・フィン３８
を有することができるだろう。
【００３６】前述のように、ヒート・シンクの接着剤２
４によって少なくとも１つの（任意の）熱受入れデバイ
ス３６に効率よく熱伝達を行うために、チップ１６とキ
ャップ２０との間に任意の熱化合物２８を配置すること
ができる。
４によって少なくとも１つの（任意の）熱受入れデバイ
ス３６に効率よく熱伝達を行うために、チップ１６とキ
ャップ２０との間に任意の熱化合物２８を配置すること
ができる。
【００３７】図３は、本発明の他の好ましい実施例の一
隅の拡大図を示している。図３に示すように、キャップ
またはカバー２０は、キャップはんだシール２３を収容
するために、表面領域２１を有する延長部２２を有す
る。
隅の拡大図を示している。図３に示すように、キャップ
またはカバー２０は、キャップはんだシール２３を収容
するために、表面領域２１を有する延長部２２を有す
る。
【００３８】次に図１、図２、図３に戻って参照する
と、基板１０の表面の周辺部または周辺エッジ上に額縁
形領域１１が設けられている。キャップまたはカバー２
０の表面の周辺エッジにも、同様の額縁形領域２１が設
けられている。次に、キャップ２０が基板１０への密封
シールになるように、本発明のはんだシール２３を使用
して、領域１１を領域２１に固定する。
と、基板１０の表面の周辺部または周辺エッジ上に額縁
形領域１１が設けられている。キャップまたはカバー２
０の表面の周辺エッジにも、同様の額縁形領域２１が設
けられている。次に、キャップ２０が基板１０への密封
シールになるように、本発明のはんだシール２３を使用
して、領域１１を領域２１に固定する。
【００３９】はんだへの湿潤性のために、キャップ２０
と基板１０のこの周辺領域２１および１１は、たとえ
ば、ニッケルの層の上の金の層など、はんだ湿潤可能領
域をそれぞれ有する。この額縁形はんだ湿潤可能領域１
１および２１は、一般に約１．５ｍｍ〜約２．５ｍｍの
間の幅を有する。
と基板１０のこの周辺領域２１および１１は、たとえ
ば、ニッケルの層の上の金の層など、はんだ湿潤可能領
域をそれぞれ有する。この額縁形はんだ湿潤可能領域１
１および２１は、一般に約１．５ｍｍ〜約２．５ｍｍの
間の幅を有する。
【００４０】したがって、たとえば、チップ１６、減結
合キャパシタ１８などのすべてのデバイスの配置は、一
般に基板１０の上部表面領域の８０パーセント未満であ
るこの額縁領域１１内になるように制限しなければなら
ない。
合キャパシタ１８などのすべてのデバイスの配置は、一
般に基板１０の上部表面領域の８０パーセント未満であ
るこの額縁領域１１内になるように制限しなければなら
ない。
【００４１】キャップまたはカバー２０は、通常、金属
またはセラミックまたは複合材料からなり、ほとんど場
合、基板１０の上部または上部表面に永続的に固定され
る。これは、主に、たとえば、チップ１６、はんだボー
ル１４、減結合キャパシタ１８、基板１０上の露出冶金
または回路など、基板１０上の電気機構に対する機械的
および化学的損傷を防止するために行われる。キャップ
２０またはキャップはんだシール２３の漏れあるいはキ
ャップ２０の位置合せ不良の結果、モジュールの歩留ま
り損失が発生する可能性のあることは周知のことであ
る。このような損失は、高価なモジュール１０にとって
は相当なものになるだろう。
またはセラミックまたは複合材料からなり、ほとんど場
合、基板１０の上部または上部表面に永続的に固定され
る。これは、主に、たとえば、チップ１６、はんだボー
ル１４、減結合キャパシタ１８、基板１０上の露出冶金
または回路など、基板１０上の電気機構に対する機械的
および化学的損傷を防止するために行われる。キャップ
２０またはキャップはんだシール２３の漏れあるいはキ
ャップ２０の位置合せ不良の結果、モジュールの歩留ま
り損失が発生する可能性のあることは周知のことであ
る。このような損失は、高価なモジュール１０にとって
は相当なものになるだろう。
【００４２】図１、図２、図３は、本発明の好ましい実
施例を明確に示している。従来のはんだシールでは、通
常、キャップ２０と基板１０との間に約０．１ｍｍの間
隙が発生していた。本発明では、新しいはんだシール２
３の結果、キャップ２０と基板１０との間の間隙が大き
くなり、その間隙は約０．３ｍｍ〜約２．０ｍｍの間で
あり、通常、約１．０ｍｍである。
施例を明確に示している。従来のはんだシールでは、通
常、キャップ２０と基板１０との間に約０．１ｍｍの間
隙が発生していた。本発明では、新しいはんだシール２
３の結果、キャップ２０と基板１０との間の間隙が大き
くなり、その間隙は約０．３ｍｍ〜約２．０ｍｍの間で
あり、通常、約１．０ｍｍである。
【００４３】新しいはんだシール２３では、好ましいこ
とに厚いはんだ壁面４３がキャップ２０上に鋳造され、
薄い相互接続層４１によって基板１０に接続される。は
んだ壁面４３の融点が薄い相互接続層４１の融点より高
くなるように、厚い鋳造はんだ壁面４３は相互接続層４
１とは異なる化学組成を有する。このようにして、相互
接続層４１は、厚い壁面４３を溶融したりゆがめたりせ
ずにキャップ２０を基板１０に取り付けるためにリフロ
ーすることができる。
とに厚いはんだ壁面４３がキャップ２０上に鋳造され、
薄い相互接続層４１によって基板１０に接続される。は
んだ壁面４３の融点が薄い相互接続層４１の融点より高
くなるように、厚い鋳造はんだ壁面４３は相互接続層４
１とは異なる化学組成を有する。このようにして、相互
接続層４１は、厚い壁面４３を溶融したりゆがめたりせ
ずにキャップ２０を基板１０に取り付けるためにリフロ
ーすることができる。
【００４４】本発明の好ましい実施例では、厚いはんだ
壁面４３は、図４により明確に示されているように、ま
ず金型６０に鋳造され、次にキャップ２０に取り付けら
れる。キャップ−はんだアセンブリ２０／４３の完全性
は、アセンブリ２０／４３を基板１０にシールする前に
検査することができる。このようにして、その寸法上の
完全性を維持するために、依然として金型６０内にある
間に、はんだ４３をリフローすることによって厚いシー
ル壁面４３をキャップ２０に取り付けることができる。
壁面４３は、図４により明確に示されているように、ま
ず金型６０に鋳造され、次にキャップ２０に取り付けら
れる。キャップ−はんだアセンブリ２０／４３の完全性
は、アセンブリ２０／４３を基板１０にシールする前に
検査することができる。このようにして、その寸法上の
完全性を維持するために、依然として金型６０内にある
間に、はんだ４３をリフローすることによって厚いシー
ル壁面４３をキャップ２０に取り付けることができる。
【００４５】キャップ２０は、厚い壁面４３をリフロー
せずに、はんだ層４１をリフローすることによって基板
１０上のはんだ湿潤可能領域１１に取り付けることがで
きる層４３に固定された層４１も有する可能性がある。
せずに、はんだ層４１をリフローすることによって基板
１０上のはんだ湿潤可能領域１１に取り付けることがで
きる層４３に固定された層４１も有する可能性がある。
【００４６】基板１０への取付け前にはんだとキャップ
の接合を確立し検査することができるので、この手順は
製造歩留まりが高くなると予想される。また、これは、
モジュールの再加工も容易にする。というのは、キャッ
プの除去中にはんだ相互接続層４１だけをリフローする
場合、厚いはんだ壁面４３はキャップ２０に取り付けら
れたままになるからである。このため、再キャップ前に
基板１０上のシール・バンドを整えるために必要な労力
が低減される。
の接合を確立し検査することができるので、この手順は
製造歩留まりが高くなると予想される。また、これは、
モジュールの再加工も容易にする。というのは、キャッ
プの除去中にはんだ相互接続層４１だけをリフローする
場合、厚いはんだ壁面４３はキャップ２０に取り付けら
れたままになるからである。このため、再キャップ前に
基板１０上のシール・バンドを整えるために必要な労力
が低減される。
【００４７】本発明のはんだシール構造２３では、はん
だシール２３が、相互接続層４１の融点より高い融点を
有する厚い壁面層４３からなるような温度階層を必要と
する。この構造が塊として構築できるようにするために
は、基板１０への相互接続中にはんだ壁面４３が溶融し
たり、かなり柔らかくならないように、このような融点
間にも十分な余裕がなければならない。一般に使用する
接合機器の場合、厚いはんだ壁面４３とはんだ層４１と
の間では、５０℃またはそれ以上の融点の余裕が妥当で
あることが判明している。考えられるところでは、加熱
炉またはオーブン技術の進歩によって、この余裕が低減
できるだろう。したがって、好ましい実施例では、融点
がはんだ相互接続層４１の融点より少なくとも５０℃高
くなるように、厚い壁面はんだ層４３は所定の範囲の材
料から選択される。
だシール２３が、相互接続層４１の融点より高い融点を
有する厚い壁面層４３からなるような温度階層を必要と
する。この構造が塊として構築できるようにするために
は、基板１０への相互接続中にはんだ壁面４３が溶融し
たり、かなり柔らかくならないように、このような融点
間にも十分な余裕がなければならない。一般に使用する
接合機器の場合、厚いはんだ壁面４３とはんだ層４１と
の間では、５０℃またはそれ以上の融点の余裕が妥当で
あることが判明している。考えられるところでは、加熱
炉またはオーブン技術の進歩によって、この余裕が低減
できるだろう。したがって、好ましい実施例では、融点
がはんだ相互接続層４１の融点より少なくとも５０℃高
くなるように、厚い壁面はんだ層４３は所定の範囲の材
料から選択される。
【００４８】たとえば、厚い壁面はんだ層４３は、鉛／
錫、鉛／インジウム、高錫／ビスマス、低錫／ビスマ
ス、同様の他のはんだ材料から選択することができる。
錫、鉛／インジウム、高錫／ビスマス、低錫／ビスマ
ス、同様の他のはんだ材料から選択することができる。
【００４９】鉛／錫はんだ材料４３の場合、鉛の重さが
約６０〜約１００パーセントの範囲内であり、錫と他の
不純物とのバランスがとれていることが好ましい。
約６０〜約１００パーセントの範囲内であり、錫と他の
不純物とのバランスがとれていることが好ましい。
【００５０】鉛／インジウムはんだ材料４３の場合、鉛
の重さが約７０〜約１００パーセントの範囲内であり、
インジウムと他の不純物とのバランスがとれていること
が好ましい。
の重さが約７０〜約１００パーセントの範囲内であり、
インジウムと他の不純物とのバランスがとれていること
が好ましい。
【００５１】高錫／ビスマスはんだ材料４３の場合、錫
の重さが約７７〜約１００パーセントの範囲内であり、
ビスマスと他の不純物とのバランスがとれていることが
好ましい。
の重さが約７７〜約１００パーセントの範囲内であり、
ビスマスと他の不純物とのバランスがとれていることが
好ましい。
【００５２】低錫／ビスマスはんだ材料４３の場合、錫
の重さが約０〜約２０パーセントの範囲内であり、ビス
マスと他の不純物とのバランスがとれていることが好ま
しい。
の重さが約０〜約２０パーセントの範囲内であり、ビス
マスと他の不純物とのバランスがとれていることが好ま
しい。
【００５３】薄い方の相互接続層４１は、鉛／錫、鉛／
インジウム、錫／ビスマス、同様の他のはんだ材料から
選択することができる。
インジウム、錫／ビスマス、同様の他のはんだ材料から
選択することができる。
【００５４】鉛／錫はんだ材料４１の場合、鉛の重さが
約０〜約４０パーセントの範囲内であり、錫と他の不純
物とのバランスがとれていることが好ましい。
約０〜約４０パーセントの範囲内であり、錫と他の不純
物とのバランスがとれていることが好ましい。
【００５５】鉛／インジウムはんだ材料４１の場合、鉛
の重さが約３０〜約６０パーセントの範囲内であり、イ
ンジウムと他の不純物とのバランスがとれていることが
好ましい。
の重さが約３０〜約６０パーセントの範囲内であり、イ
ンジウムと他の不純物とのバランスがとれていることが
好ましい。
【００５６】錫／ビスマスはんだ材料４１の場合、錫の
重さが約３７〜約４８パーセントの範囲内であり、ビス
マスと他の不純物とのバランスがとれていることが好ま
しい。
重さが約３７〜約４８パーセントの範囲内であり、ビス
マスと他の不純物とのバランスがとれていることが好ま
しい。
【００５７】上記のはんだ材料の重量比を使用すると、
モジュール設計者は、相互接続層４１と鋳造はんだ層ま
たは壁面４３が異なる比率の同じ元素（ＰｂＳｎなど）
から生成できるか、または相互接続層と壁面が、ＰｂＩ
ｎ相互接続層とＰｂＳｎ壁面やＳｎＢｉ相互接続層とＰ
ｂＳｎ壁面など、互いに異なるが融和性の材料を使用す
ることにより生成できることが分かるだろう。
モジュール設計者は、相互接続層４１と鋳造はんだ層ま
たは壁面４３が異なる比率の同じ元素（ＰｂＳｎなど）
から生成できるか、または相互接続層と壁面が、ＰｂＩ
ｎ相互接続層とＰｂＳｎ壁面やＳｎＢｉ相互接続層とＰ
ｂＳｎ壁面など、互いに異なるが融和性の材料を使用す
ることにより生成できることが分かるだろう。
【００５８】しかし、はんだ層４３またははんだ層４１
のいずれかが必要な温度階層と層間融和性をもたらすよ
うにするために他のシステムからのはんだも使用できる
ことは、当業者には明らかであるはずである。このよう
なはんだとしては、いくつか列挙すると、インジウム／
銀、錫／アンチモン、錫／銀、またはその合金を含むが
これらに限定されない。
のいずれかが必要な温度階層と層間融和性をもたらすよ
うにするために他のシステムからのはんだも使用できる
ことは、当業者には明らかであるはずである。このよう
なはんだとしては、いくつか列挙すると、インジウム／
銀、錫／アンチモン、錫／銀、またはその合金を含むが
これらに限定されない。
【００５９】上記のはんだ材料の一部は、２パーセント
程度の銅または極微量のその他の元素も有することがで
きるだろう。
程度の銅または極微量のその他の元素も有することがで
きるだろう。
【００６０】５０℃という融点温度の差を維持すると同
時に融和性材料を使用するためには、壁面４３として使
用するために何らかの材料を選択すると相互接続層４１
の潜在的なリストが削減されることは、熟練した冶金学
者には明白である。
時に融和性材料を使用するためには、壁面４３として使
用するために何らかの材料を選択すると相互接続層４１
の潜在的なリストが削減されることは、熟練した冶金学
者には明白である。
【００６１】はんだ壁面４３の厚さを使用して最終はん
だ接合の厚さを固定することができるか、またはより大
きい高さの隔離碍子を使用し、相互接続層の厚さによっ
てその差を構成することにより、接合の厚さをより大き
くすることができる。
だ接合の厚さを固定することができるか、またはより大
きい高さの隔離碍子を使用し、相互接続層の厚さによっ
てその差を構成することにより、接合の厚さをより大き
くすることができる。
【００６２】所望のはんだギャップを達成するためのも
う１つの方法は、 （ａ）壁面はんだ４３の厚さ （ｂ）はんだ相互接続層４１に含まれる隔離碍子の厚さ という上記の厚さの和に相当する設計ギャップ厚さを作
成することである。
う１つの方法は、 （ａ）壁面はんだ４３の厚さ （ｂ）はんだ相互接続層４１に含まれる隔離碍子の厚さ という上記の厚さの和に相当する設計ギャップ厚さを作
成することである。
【００６３】このようにして、約１．０という好ましい
はんだ接合厚さは、厚い壁面はんだ４３の場合は約０．
９ｍｍという厚さによって達成することができ、層４１
の場合は約０．１ｍｍの隔離碍子によって達成すること
ができる。
はんだ接合厚さは、厚い壁面はんだ４３の場合は約０．
９ｍｍという厚さによって達成することができ、層４１
の場合は約０．１ｍｍの隔離碍子によって達成すること
ができる。
【００６４】図１に示す好ましい実施例は、いくつかの
方法で作成することができる。図４、図５、図６は、高
温はんだ４３を鋳造する好ましい方法を示している。一
方、図７および図８は、本発明のプロセスの他の実施例
を示している。
方法で作成することができる。図４、図５、図６は、高
温はんだ４３を鋳造する好ましい方法を示している。一
方、図７および図８は、本発明のプロセスの他の実施例
を示している。
【００６５】図４は、高温はんだ４３を金型またはボー
ト６０に鋳造する方法の１つを示している。通常、金型
６０は、高温はんだ４３を受け入れるためのブラインド
・ホールまたはブラインド・キャビティ６５と、ブライ
ンド・ホール６５を高温はんだ４３で充填するための少
なくとも１つのフィラー・グルーブ６６とを有する。鋳
造後に高温はんだ４３を金型６０から容易に引き抜くこ
とができるように、ブラインド・ホール６５の壁面がテ
ーパ部６９を有することに留意しなければならない。鋳
造した高温はんだ４３がブラインド・ホール６５から確
実に滑り出るようにするには、少なくとも１度のテーパ
部が必要であることが分かっている。しかし、他のテー
パ角６９を備えたテーパ部６９も使用できるだろう。通
常、グラファイトを使用して金型６０を作成するが、当
技術分野で周知の他の材料を使用して金型６０を作成す
ることもできる。
ト６０に鋳造する方法の１つを示している。通常、金型
６０は、高温はんだ４３を受け入れるためのブラインド
・ホールまたはブラインド・キャビティ６５と、ブライ
ンド・ホール６５を高温はんだ４３で充填するための少
なくとも１つのフィラー・グルーブ６６とを有する。鋳
造後に高温はんだ４３を金型６０から容易に引き抜くこ
とができるように、ブラインド・ホール６５の壁面がテ
ーパ部６９を有することに留意しなければならない。鋳
造した高温はんだ４３がブラインド・ホール６５から確
実に滑り出るようにするには、少なくとも１度のテーパ
部が必要であることが分かっている。しかし、他のテー
パ角６９を備えたテーパ部６９も使用できるだろう。通
常、グラファイトを使用して金型６０を作成するが、当
技術分野で周知の他の材料を使用して金型６０を作成す
ることもできる。
【００６６】少なくとも１つの真空ポート７２と、少な
くとも１つのはんだポート７６とを有するカバー・プレ
ートまたは金型ヘッド７０は金型６０の上に直接配置さ
れる。高温はんだ８３を有するはんだリザーバ７６は、
はんだポート７６によって金型ヘッド７０に接続され
る。高温はんだ８３をリザーバ８０からブラインド・ホ
ール６５に注入して高温はんだ４３を形成できるよう
に、はんだポート７６の少なくとも一部分とフィラー・
グルーブ６６が直接接触していることに留意しなければ
ならない。金型６０と金型ヘッド７０は熱環境内に置か
れ、ポート７２から真空を引き出す。溶融はんだ８３
は、はんだ充填ポート７６を通ってリザーバ８０から注
入され、フィラー・グルーブ６６に沿って移動し、ブラ
インド・ホール６５を充填し、高温はんだ４３を形成す
る。次に、金型６０と金型ヘッド７０は室温まで冷却で
きるようになり、カバー・プレート７０が除去される
と、ブラインド・ホール６５内に鋳造高温はんだ４３が
残る。
くとも１つのはんだポート７６とを有するカバー・プレ
ートまたは金型ヘッド７０は金型６０の上に直接配置さ
れる。高温はんだ８３を有するはんだリザーバ７６は、
はんだポート７６によって金型ヘッド７０に接続され
る。高温はんだ８３をリザーバ８０からブラインド・ホ
ール６５に注入して高温はんだ４３を形成できるよう
に、はんだポート７６の少なくとも一部分とフィラー・
グルーブ６６が直接接触していることに留意しなければ
ならない。金型６０と金型ヘッド７０は熱環境内に置か
れ、ポート７２から真空を引き出す。溶融はんだ８３
は、はんだ充填ポート７６を通ってリザーバ８０から注
入され、フィラー・グルーブ６６に沿って移動し、ブラ
インド・ホール６５を充填し、高温はんだ４３を形成す
る。次に、金型６０と金型ヘッド７０は室温まで冷却で
きるようになり、カバー・プレート７０が除去される
と、ブラインド・ホール６５内に鋳造高温はんだ４３が
残る。
【００６７】はんだ４３が鋳造された後の次のステップ
は図５に示されているが、そこでは、金型６０内の鋳造
高温はんだ４３がカバー２０の領域２１に固定される。
これは、通常、適当なフラックスで領域２１にフラック
ス塗布することによって行われ、次に加熱すると、高温
はんだ４３がリフローし、カバー２０の領域２１に付着
する。
は図５に示されているが、そこでは、金型６０内の鋳造
高温はんだ４３がカバー２０の領域２１に固定される。
これは、通常、適当なフラックスで領域２１にフラック
ス塗布することによって行われ、次に加熱すると、高温
はんだ４３がリフローし、カバー２０の領域２１に付着
する。
【００６８】高温はんだ４３がカバー２０に固定された
後、カバー２０ははんだ４３とともに金型６０から引き
出され、図６により明確に示すように、サブアセンブリ
５０を形成する。カバー２０上に固定された鋳造高温は
んだ４３からなるサブアセンブリ５０は、次に基板１０
上の低温はんだ４１に固定される。このカバー２０の基
板１０への固定は、通常、カバー２０と基板１０を互い
に固定してモジュール２５を形成するように、軽い圧力
を加えた取付け具（図示せず）で高温はんだ４３または
低温はんだ４１の露出表面を突き合わせ、その領域を加
熱することにより、フラックスなしで行われる。
後、カバー２０ははんだ４３とともに金型６０から引き
出され、図６により明確に示すように、サブアセンブリ
５０を形成する。カバー２０上に固定された鋳造高温は
んだ４３からなるサブアセンブリ５０は、次に基板１０
上の低温はんだ４１に固定される。このカバー２０の基
板１０への固定は、通常、カバー２０と基板１０を互い
に固定してモジュール２５を形成するように、軽い圧力
を加えた取付け具（図示せず）で高温はんだ４３または
低温はんだ４１の露出表面を突き合わせ、その領域を加
熱することにより、フラックスなしで行われる。
【００６９】図７は本発明の他の実施例を示している
が、そこでは、基板１０ではなくカバー２０上の高温は
んだ４３に低温はんだ４１が固定される。これは、サブ
アセンブリ５０を取り、適当なフラックスで高温はんだ
４３の露出領域にフラックス塗布し、低温はんだ４１を
それに固定し、それにより、サブアセンブリ５５を形成
することによって行うことができる。次に、このサブア
センブリ５５は基板１０に接合され、モジュール２５を
形成する。
が、そこでは、基板１０ではなくカバー２０上の高温は
んだ４３に低温はんだ４１が固定される。これは、サブ
アセンブリ５０を取り、適当なフラックスで高温はんだ
４３の露出領域にフラックス塗布し、低温はんだ４１を
それに固定し、それにより、サブアセンブリ５５を形成
することによって行うことができる。次に、このサブア
センブリ５５は基板１０に接合され、モジュール２５を
形成する。
【００７０】米国特許第５２４４１４３号（Ference
他）は、本特許出願の譲受人に譲渡され、その開示内容
が参照により本出願に組み込まれるが、電子デバイス上
にはんだマウンドを射出成形するための装置および方法
を記載するものである。この特許では、金型６０などの
金型に使用できる材料と、付着が可能な温度と、はんだ
凝固後に金型の除去を可能にする所望のテーパ角なども
開示している。
他）は、本特許出願の譲受人に譲渡され、その開示内容
が参照により本出願に組み込まれるが、電子デバイス上
にはんだマウンドを射出成形するための装置および方法
を記載するものである。この特許では、金型６０などの
金型に使用できる材料と、付着が可能な温度と、はんだ
凝固後に金型の除去を可能にする所望のテーパ角なども
開示している。
【００７１】好ましい一実施例では、図４に示すよう
に、はんだシール壁面２３の一部分は、金型のキャビテ
ィまたはブラインド・ホール６５を完全に充填するため
に、一般にグラファイトでできた金型６０に鋳造された
高融点はんだ４３の厚い層からなる。図５により明確に
示されているように、周辺の湿潤可能領域２１がはんだ
４３に接触するように、高融点はんだ４３と金型６０が
冷却した後、キャップ２０の周辺エッジ２１を適当なフ
ラックス材料で最小限にフラックス塗布し、金型６０内
ではんだ４３に位置合わせして突き合わせる。次に、高
融点はんだ層４３をもう一度完全に溶融し、このリフロ
ー・プロセスによってはんだ層４３が湿潤可能周辺領域
２１でキャップ２０に付着するように、位置合わせした
部分を好ましくは酸素不足または不活性あるいは還元環
境内の熱環境に導入する。フラックスの使用は任意であ
るが、通常は有益である。リフロー中に発生するガスが
バルクはんだ４３または取付け境界面２１に欠陥をもた
らさないように、フラックスの選択と塗布は慎重に行わ
なければならない。冷却後、サブアセンブリ５０を形成
するキャップ２０／はんだ壁面４３を金型６０から抜き
取る。次に、このサブアセンブリ５０を洗浄してフラッ
クスまたはその他の残留物を除去し、機械的に完全かど
うかなどを検査する。次に、高融点はんだ４３の露出シ
ール表面５１に対して、はんだ４１などの低融点はんだ
の薄いコーティングで事前に錫めっきを施す。当技術分
野で周知の方法によって低融点はんだ４１の個別の薄い
予備形成品を形成し、（ａ）周辺のはんだ湿潤可能領域
１１にフラックスの薄い層を塗布し、（ｂ）はんだ湿潤
可能層１１上にはんだ予備形成品４１を乗せ、（ｃ）低
融点はんだ予備形成品４１をリフローし、（ｄ）洗浄し
てフラックスまたはその他の残留物を除き、（ｅ）湿潤
欠陥などの欠陥があるかどうかを検査することにより、
この予備形成品４１を基板１０に取り付ける。業界で周
知のいくつかの錫めっき方法のいずれかによって、層４
１も直接付着させることができる。次に、取付け具で両
方のサブアセンブリを位置合わせし、層４３をリフロー
したり柔らかくしたりせずに層４１をリフローすること
により、サブアセンブリを形成する低融点はんだ層４１
を備えた基板１０をフラックスなしでサブアセンブリ５
０の高融点はんだ層４３に接合する。この完成アセンブ
リ２５は、必要に応じて検査することができる。漏れテ
ストなどのテストに合格した後、キャップ２０の露出裏
面に任意のヒート・シンク３６を取り付けることができ
る。
に、はんだシール壁面２３の一部分は、金型のキャビテ
ィまたはブラインド・ホール６５を完全に充填するため
に、一般にグラファイトでできた金型６０に鋳造された
高融点はんだ４３の厚い層からなる。図５により明確に
示されているように、周辺の湿潤可能領域２１がはんだ
４３に接触するように、高融点はんだ４３と金型６０が
冷却した後、キャップ２０の周辺エッジ２１を適当なフ
ラックス材料で最小限にフラックス塗布し、金型６０内
ではんだ４３に位置合わせして突き合わせる。次に、高
融点はんだ層４３をもう一度完全に溶融し、このリフロ
ー・プロセスによってはんだ層４３が湿潤可能周辺領域
２１でキャップ２０に付着するように、位置合わせした
部分を好ましくは酸素不足または不活性あるいは還元環
境内の熱環境に導入する。フラックスの使用は任意であ
るが、通常は有益である。リフロー中に発生するガスが
バルクはんだ４３または取付け境界面２１に欠陥をもた
らさないように、フラックスの選択と塗布は慎重に行わ
なければならない。冷却後、サブアセンブリ５０を形成
するキャップ２０／はんだ壁面４３を金型６０から抜き
取る。次に、このサブアセンブリ５０を洗浄してフラッ
クスまたはその他の残留物を除去し、機械的に完全かど
うかなどを検査する。次に、高融点はんだ４３の露出シ
ール表面５１に対して、はんだ４１などの低融点はんだ
の薄いコーティングで事前に錫めっきを施す。当技術分
野で周知の方法によって低融点はんだ４１の個別の薄い
予備形成品を形成し、（ａ）周辺のはんだ湿潤可能領域
１１にフラックスの薄い層を塗布し、（ｂ）はんだ湿潤
可能層１１上にはんだ予備形成品４１を乗せ、（ｃ）低
融点はんだ予備形成品４１をリフローし、（ｄ）洗浄し
てフラックスまたはその他の残留物を除き、（ｅ）湿潤
欠陥などの欠陥があるかどうかを検査することにより、
この予備形成品４１を基板１０に取り付ける。業界で周
知のいくつかの錫めっき方法のいずれかによって、層４
１も直接付着させることができる。次に、取付け具で両
方のサブアセンブリを位置合わせし、層４３をリフロー
したり柔らかくしたりせずに層４１をリフローすること
により、サブアセンブリを形成する低融点はんだ層４１
を備えた基板１０をフラックスなしでサブアセンブリ５
０の高融点はんだ層４３に接合する。この完成アセンブ
リ２５は、必要に応じて検査することができる。漏れテ
ストなどのテストに合格した後、キャップ２０の露出裏
面に任意のヒート・シンク３６を取り付けることができ
る。
【００７２】他の実施例では、図４に示すように、はん
だシール壁面２３の一部分は、ブラインド・ホール６５
を完全に充填するために、一般にグラファイトでできた
金型６０に鋳造された高融点はんだ４３の厚い層からな
る。図５により明確に示されているように、周辺の湿潤
可能領域２１がはんだ４３に接触するように、高融点は
んだ４３と金型６０が冷却した後、キャップ２０の周辺
エッジ２１を適当なフラックス材料で最小限にフラック
ス塗布し、金型６０内ではんだ４３に位置合わせして突
き合わせる。次に、高融点はんだ層４３をもう一度完全
に溶融し、このリフロー・プロセスによってはんだ層４
３が湿潤可能周辺領域２１でキャップ２０に付着するよ
うに、位置合わせした部分を好ましくは酸素不足または
不活性あるいは還元環境内の熱環境に導入する。冷却
後、サブアセンブリ５０を形成するキャップ２０／はん
だ壁面４３を金型６０から抜き取る。次に、このサブア
センブリ５０を洗浄してフラックス残留物を除去し、機
械的に完全かどうかを検査する。次に、図７により明確
に示されているように、サブアセンブリ５５を形成する
ために、高融点はんだ４３の露出シール表面５１に対し
て、はんだ４１などの低融点はんだの薄いコーティング
で事前に錫めっきを施す。次に、低融点はんだ４１が基
板１０上のはんだ湿潤可能領域１１に接触するように、
取付け具で位置合わせし、層４３をリフローしたり柔ら
かくしたりせずに層４１をリフローすることにより、基
板１０をフラックスなしでキャップ２０に接合する。次
に、この完成アセンブリ２５を必要に応じて検査する。
漏れテストなどのテストに合格した後、キャップ２０の
露出裏面に任意のヒート・シンク３６を取り付けること
ができる。
だシール壁面２３の一部分は、ブラインド・ホール６５
を完全に充填するために、一般にグラファイトでできた
金型６０に鋳造された高融点はんだ４３の厚い層からな
る。図５により明確に示されているように、周辺の湿潤
可能領域２１がはんだ４３に接触するように、高融点は
んだ４３と金型６０が冷却した後、キャップ２０の周辺
エッジ２１を適当なフラックス材料で最小限にフラック
ス塗布し、金型６０内ではんだ４３に位置合わせして突
き合わせる。次に、高融点はんだ層４３をもう一度完全
に溶融し、このリフロー・プロセスによってはんだ層４
３が湿潤可能周辺領域２１でキャップ２０に付着するよ
うに、位置合わせした部分を好ましくは酸素不足または
不活性あるいは還元環境内の熱環境に導入する。冷却
後、サブアセンブリ５０を形成するキャップ２０／はん
だ壁面４３を金型６０から抜き取る。次に、このサブア
センブリ５０を洗浄してフラックス残留物を除去し、機
械的に完全かどうかを検査する。次に、図７により明確
に示されているように、サブアセンブリ５５を形成する
ために、高融点はんだ４３の露出シール表面５１に対し
て、はんだ４１などの低融点はんだの薄いコーティング
で事前に錫めっきを施す。次に、低融点はんだ４１が基
板１０上のはんだ湿潤可能領域１１に接触するように、
取付け具で位置合わせし、層４３をリフローしたり柔ら
かくしたりせずに層４１をリフローすることにより、基
板１０をフラックスなしでキャップ２０に接合する。次
に、この完成アセンブリ２５を必要に応じて検査する。
漏れテストなどのテストに合格した後、キャップ２０の
露出裏面に任意のヒート・シンク３６を取り付けること
ができる。
【００７３】さらに他の実施例では、図４に示すよう
に、はんだシール壁面２３の一部分は、ブラインド・ホ
ール６５を完全に充填するために、一般にグラファイト
でできた金型６０に鋳造された高融点はんだ４３の厚い
層からなる。図５により明確に示されているように、周
辺の湿潤可能領域２１がはんだ４３に接触するように、
高融点はんだ４３と金型６０が冷却した後、キャップ２
０の周辺エッジ２１を適当なフラックス材料で最小限に
フラックス塗布し、金型６０内ではんだ４３に位置合わ
せして突き合わせる。次に、高融点はんだ層４３をもう
一度完全に溶融し、このリフロー・プロセスによっては
んだ層４３が湿潤可能周辺領域２１でキャップ２０に付
着するように、位置合わせした部分を好ましくは酸素不
足または不活性あるいは還元環境内の熱環境に導入す
る。冷却後、サブアセンブリ５０を形成するキャップ２
０／はんだ壁面４３を金型６０から抜き取る。次に、こ
のサブアセンブリ５０を洗浄してフラックス残留物を除
去し、機械的に完全かどうかなどを検査することができ
る。当技術分野で周知の方法によって低融点はんだ４１
の個別の薄い予備形成品を形成し、（ａ）周辺のはんだ
湿潤可能領域１１にフラックスの薄い層を塗布し、
（ｂ）はんだ湿潤可能層１１上に低融点はんだ予備形成
品４１を乗せ、（ｃ）低融点はんだ予備形成品４１をリ
フローし、（ｄ）洗浄してフラックス残留物を除き、
（ｅ）湿潤欠陥があるかどうかを検査することにより、
この薄いはんだ予備形成品４１を基板１０に取り付け
る。業界で周知のいくつかの錫めっき方法のいずれかに
よって、層４１も直接付着させることができる。次に、
低融点はんだ４１が高融点はんだ層４３に接触するよう
に、取付け具で両方のサブアセンブリを位置合わせし、
層４３をリフローしたり柔らかくしたりせずに層４１を
リフローすることにより、サブアセンブリを形成する基
板１０／低融点はんだ４１の薄い層をフラックスなしで
サブアセンブリ５０の高融点はんだ層４３に接合する。
この完成アセンブリ２５は、必要に応じて検査すること
ができる。漏れテストなどのテストに合格した後、キャ
ップ２０の露出裏面に任意のヒート・シンク３６を取り
付けることができる。
に、はんだシール壁面２３の一部分は、ブラインド・ホ
ール６５を完全に充填するために、一般にグラファイト
でできた金型６０に鋳造された高融点はんだ４３の厚い
層からなる。図５により明確に示されているように、周
辺の湿潤可能領域２１がはんだ４３に接触するように、
高融点はんだ４３と金型６０が冷却した後、キャップ２
０の周辺エッジ２１を適当なフラックス材料で最小限に
フラックス塗布し、金型６０内ではんだ４３に位置合わ
せして突き合わせる。次に、高融点はんだ層４３をもう
一度完全に溶融し、このリフロー・プロセスによっては
んだ層４３が湿潤可能周辺領域２１でキャップ２０に付
着するように、位置合わせした部分を好ましくは酸素不
足または不活性あるいは還元環境内の熱環境に導入す
る。冷却後、サブアセンブリ５０を形成するキャップ２
０／はんだ壁面４３を金型６０から抜き取る。次に、こ
のサブアセンブリ５０を洗浄してフラックス残留物を除
去し、機械的に完全かどうかなどを検査することができ
る。当技術分野で周知の方法によって低融点はんだ４１
の個別の薄い予備形成品を形成し、（ａ）周辺のはんだ
湿潤可能領域１１にフラックスの薄い層を塗布し、
（ｂ）はんだ湿潤可能層１１上に低融点はんだ予備形成
品４１を乗せ、（ｃ）低融点はんだ予備形成品４１をリ
フローし、（ｄ）洗浄してフラックス残留物を除き、
（ｅ）湿潤欠陥があるかどうかを検査することにより、
この薄いはんだ予備形成品４１を基板１０に取り付け
る。業界で周知のいくつかの錫めっき方法のいずれかに
よって、層４１も直接付着させることができる。次に、
低融点はんだ４１が高融点はんだ層４３に接触するよう
に、取付け具で両方のサブアセンブリを位置合わせし、
層４３をリフローしたり柔らかくしたりせずに層４１を
リフローすることにより、サブアセンブリを形成する基
板１０／低融点はんだ４１の薄い層をフラックスなしで
サブアセンブリ５０の高融点はんだ層４３に接合する。
この完成アセンブリ２５は、必要に応じて検査すること
ができる。漏れテストなどのテストに合格した後、キャ
ップ２０の露出裏面に任意のヒート・シンク３６を取り
付けることができる。
【００７４】図８は本発明の他の実施例を示している
が、そこでは、高温はんだ４３の少なくとも１つの層が
カバー２０上に直接固定される。この実施例では、図８
に示すように、高融点はんだ４３の厚い層をキャップ２
０のはんだ湿潤可能領域２１上に直接鋳造する。高温は
んだ８３を有するはんだリザーバ７６は、はんだポート
７６によって金型６０に接続される。高温はんだ８３が
リザーバ８０からブラインド・ホール６５に流れ込んで
高温はんだ４３を形成できるように、はんだポート７６
の少なくとも一部分とフィラー・グルーブ６６が直接接
触していることに留意しなければならない。金型キャビ
ティ６５が好ましくは軽くフラックス塗布されたはんだ
湿潤可能領域２１と位置合わせされるように、金型６０
をまずキャップ２０に対して配置し、位置合わせする。
次に、キャップ２０と金型６０からなるアセンブリを熱
環境に入れる。溶融はんだ８３は、はんだポート７６を
介してリザーバ８０からフィラー・グルーブ６６に注入
され、「ブラインド」ホール６５に入る。少なくとも１
つの真空ポート７２を任意で使用して、ポート７２から
真空を引き出し、「ブラインド」キャビティ６５の充填
を用意にすることができる。図６により明確に示されて
いるように、キャップ２０および金型６０の冷却後、サ
ブアセンブリ５０を形成するキャップ２０／高融点はん
だ層４３を金型６０から抜き取る。次に、このサブアセ
ンブリ５０を洗浄してフラックスまたはその他の残留物
を除去し、機械的に完全かどうかなどを検査することが
できる。当技術分野で周知の方法によって低融点はんだ
４１の個別の薄い予備形成品を形成し、（ａ）周辺のは
んだ湿潤可能領域１１にフラックスの薄い層を塗布し、
（ｂ）はんだ湿潤可能層１１上にはんだ予備形成品４１
を乗せ、（ｃ）低融点はんだ予備形成品４１をリフロー
し、（ｄ）洗浄してフラックスまたはその他の残留物を
除き、（ｅ）湿潤欠陥などの欠陥があるかどうかを検査
することにより、この薄いはんだ予備形成品４１を基板
１０に取り付ける。はんだ予備形成品層４１ははんだ層
４３または両面に乗せることができる。次に、低融点は
んだ４１が高融点はんだ層４３に接触するように、取付
け具で両方のサブアセンブリを位置合わせし、層４３を
リフローしたり柔らかくしたりせずに層４１をリフロー
することにより、サブアセンブリを形成する低融点はん
だ４１の薄い層を備えた基板１０をフラックスなしでサ
ブアセンブリ５０の高融点はんだ層４３に接合する。こ
の完成アセンブリ２５は、必要に応じて検査することが
できる。漏れテストなどのテストに合格した後、キャッ
プ２０の露出裏面に任意のヒート・シンク３６を取り付
けることができる。
が、そこでは、高温はんだ４３の少なくとも１つの層が
カバー２０上に直接固定される。この実施例では、図８
に示すように、高融点はんだ４３の厚い層をキャップ２
０のはんだ湿潤可能領域２１上に直接鋳造する。高温は
んだ８３を有するはんだリザーバ７６は、はんだポート
７６によって金型６０に接続される。高温はんだ８３が
リザーバ８０からブラインド・ホール６５に流れ込んで
高温はんだ４３を形成できるように、はんだポート７６
の少なくとも一部分とフィラー・グルーブ６６が直接接
触していることに留意しなければならない。金型キャビ
ティ６５が好ましくは軽くフラックス塗布されたはんだ
湿潤可能領域２１と位置合わせされるように、金型６０
をまずキャップ２０に対して配置し、位置合わせする。
次に、キャップ２０と金型６０からなるアセンブリを熱
環境に入れる。溶融はんだ８３は、はんだポート７６を
介してリザーバ８０からフィラー・グルーブ６６に注入
され、「ブラインド」ホール６５に入る。少なくとも１
つの真空ポート７２を任意で使用して、ポート７２から
真空を引き出し、「ブラインド」キャビティ６５の充填
を用意にすることができる。図６により明確に示されて
いるように、キャップ２０および金型６０の冷却後、サ
ブアセンブリ５０を形成するキャップ２０／高融点はん
だ層４３を金型６０から抜き取る。次に、このサブアセ
ンブリ５０を洗浄してフラックスまたはその他の残留物
を除去し、機械的に完全かどうかなどを検査することが
できる。当技術分野で周知の方法によって低融点はんだ
４１の個別の薄い予備形成品を形成し、（ａ）周辺のは
んだ湿潤可能領域１１にフラックスの薄い層を塗布し、
（ｂ）はんだ湿潤可能層１１上にはんだ予備形成品４１
を乗せ、（ｃ）低融点はんだ予備形成品４１をリフロー
し、（ｄ）洗浄してフラックスまたはその他の残留物を
除き、（ｅ）湿潤欠陥などの欠陥があるかどうかを検査
することにより、この薄いはんだ予備形成品４１を基板
１０に取り付ける。はんだ予備形成品層４１ははんだ層
４３または両面に乗せることができる。次に、低融点は
んだ４１が高融点はんだ層４３に接触するように、取付
け具で両方のサブアセンブリを位置合わせし、層４３を
リフローしたり柔らかくしたりせずに層４１をリフロー
することにより、サブアセンブリを形成する低融点はん
だ４１の薄い層を備えた基板１０をフラックスなしでサ
ブアセンブリ５０の高融点はんだ層４３に接合する。こ
の完成アセンブリ２５は、必要に応じて検査することが
できる。漏れテストなどのテストに合格した後、キャッ
プ２０の露出裏面に任意のヒート・シンク３６を取り付
けることができる。
【００７５】前述のように、はんだ壁面または層４３の
融点ははんだ相互接続層４１の融点より高くなる。製造
スループットにとっては、厚いはんだ壁面４３が薄い相
互接続はんだ層４１の融点より少なくとも５０℃高い融
点を有することが好ましい。このはんだ融点の差によっ
て、はんだ壁面４３の溶融や腐食を起こさずに薄いはん
だ相互接続層４１の溶融中に基板１０とキャップまたは
カバー２０との間に良好なシールを確保する。
融点ははんだ相互接続層４１の融点より高くなる。製造
スループットにとっては、厚いはんだ壁面４３が薄い相
互接続はんだ層４１の融点より少なくとも５０℃高い融
点を有することが好ましい。このはんだ融点の差によっ
て、はんだ壁面４３の溶融や腐食を起こさずに薄いはん
だ相互接続層４１の溶融中に基板１０とキャップまたは
カバー２０との間に良好なシールを確保する。
【００７６】この新しいはんだ構造には、コストおよび
信頼性の点でいくつかの利点がある。これは、新しい厚
いはんだ構造２３（層４３／４１を含む）がキャップ２
０と基板１０との膨張の不一致の範囲が拡大してもそれ
に対応できる能力を有するからである。潜在的な救済の
１つは、キャップＴＣＥの選択があまり製品に固有のも
のではなくなり、それにより、必要な設計の数が低減で
き、価格および容積の低減の対象になりうる。
信頼性の点でいくつかの利点がある。これは、新しい厚
いはんだ構造２３（層４３／４１を含む）がキャップ２
０と基板１０との膨張の不一致の範囲が拡大してもそれ
に対応できる能力を有するからである。潜在的な救済の
１つは、キャップＴＣＥの選択があまり製品に固有のも
のではなくなり、それにより、必要な設計の数が低減で
き、価格および容積の低減の対象になりうる。
【００７７】もう１つの潜在的な救済は、膨張の範囲が
拡大してもそれに対応できるので、キャップＴＣＥの許
容範囲を大幅に拡大でき、キャップ・コストを低減でき
ることである。予想されるコスト上の最大の利点は、あ
まり最適ではないＴＣＥ特性を備えた安価なキャップ材
料をキャップ２０用の材料として使用できることであ
る。
拡大してもそれに対応できるので、キャップＴＣＥの許
容範囲を大幅に拡大でき、キャップ・コストを低減でき
ることである。予想されるコスト上の最大の利点は、あ
まり最適ではないＴＣＥ特性を備えた安価なキャップ材
料をキャップ２０用の材料として使用できることであ
る。
【００７８】もう１つの利点は、シールの信頼性を大幅
に拡大するためにこのはんだ構造２３（金属層４３／４
１を含む）を既存の設計に取り入れることができること
である。
に拡大するためにこのはんだ構造２３（金属層４３／４
１を含む）を既存の設計に取り入れることができること
である。
【００７９】もう１つのパフォーマンス上の利点は、本
発明により、チップの動作温度を低下させ、したがっ
て、モジュールの寿命を伸ばすために、熱伝導率がより
高いキャップを使用するという選択権がモジュール設計
者に与えられることである。
発明により、チップの動作温度を低下させ、したがっ
て、モジュールの寿命を伸ばすために、熱伝導率がより
高いキャップを使用するという選択権がモジュール設計
者に与えられることである。
【００８０】本特許出願に開示したものなどの電子パッ
ケージまたはモジュールの利点は数多くある。たとえ
ば、（ａ）キャップのＴＣＥ許容範囲を開発すること、
または（ｂ）安価なキャップ材料を使用すること、ある
いはその両方により、パッケージのコストを低減するこ
とができる。
ケージまたはモジュールの利点は数多くある。たとえ
ば、（ａ）キャップのＴＣＥ許容範囲を開発すること、
または（ｂ）安価なキャップ材料を使用すること、ある
いはその両方により、パッケージのコストを低減するこ
とができる。
【００８１】さらに、セラミック・キャップを熱伝導率
がより高いキャップに置き換えて、チップの動作温度を
低下させることができるので、本発明は一部のパッケー
ジに対してより高いパフォーマンス上の選択権を提供す
る。
がより高いキャップに置き換えて、チップの動作温度を
低下させることができるので、本発明は一部のパッケー
ジに対してより高いパフォーマンス上の選択権を提供す
る。
【００８２】本発明の構造およびプロセスは、先行技術
を上回る利点をいくつか提供する。たとえば、より高い
熱伝導率を有するキャップ、すなわち、いくつか列挙す
ると、ＷＣｕ、ＡｌＳｉＣ、Ｃｕとインバールの合成
物、キューバール、シルバールなどの使用または低コス
トあるいはその両方が可能になる。既存のはんだシール
・パッケージに直接代わるものとして、これはシールの
信頼性の大幅な改善をもたらす。
を上回る利点をいくつか提供する。たとえば、より高い
熱伝導率を有するキャップ、すなわち、いくつか列挙す
ると、ＷＣｕ、ＡｌＳｉＣ、Ｃｕとインバールの合成
物、キューバール、シルバールなどの使用または低コス
トあるいはその両方が可能になる。既存のはんだシール
・パッケージに直接代わるものとして、これはシールの
信頼性の大幅な改善をもたらす。
【００８３】本発明のもう１つの利点は、モジュールの
再加工性の選択権が維持され、そのため、スクラップ損
失のコストを抑えられることである。
再加工性の選択権が維持され、そのため、スクラップ損
失のコストを抑えられることである。
【００８４】例 以下の例は、本発明をさらに例証するためのものであ
り、いずれかの方法で本発明の範囲を限定するものでは
ない。
り、いずれかの方法で本発明の範囲を限定するものでは
ない。
【００８５】例１ 本発明では、新しいはんだシールの結果、キャップ２０
から基板１０までの間隙が約０．３ｍｍ〜約２．０ｍｍ
になり、一般に約１．０ｍｍになる。
から基板１０までの間隙が約０．３ｍｍ〜約２．０ｍｍ
になり、一般に約１．０ｍｍになる。
【００８６】図４〜７に示すように、好ましい実施例と
一致する温度階層を有する本発明のはんだ相互接続構造
を組み立てた。厚い壁面層４３は、約９０パーセントの
Ｐｂと１０パーセントのＳｎとを有し、壁面４３につい
て約３００℃の融点を発生した。底部相互接続層４１
は、約６３パーセントのＳｎと約３７パーセントのＰｂ
とを有し、層４１について約１８３℃の融点を発生し
た。はんだ壁面４３を金型６０に鋳造し、次にリフロー
し、カバー２０の領域２１上に移転した。これに続い
て、すでに鋳造したはんだ壁面４３上と、基板１０の領
域１１にはんだ相互接続層４１の薄い層を付着させた。
この時点で、基板１０とキャップ２０を洗浄した。次
に、薄いはんだ相互接続層４１をリフローし、モジュー
ル２５を形成することにより、基板１０とキャップ２０
を互いに固定した。ただし、薄いはんだ相互接続層４１
のリフロー中に鋳造はんだ壁面４３が柔らかくなったり
溶融されたりすることがなかったことに留意されたい。
次に、モジュール２５に対して漏れテストを行い、密封
状態であることが判明した。
一致する温度階層を有する本発明のはんだ相互接続構造
を組み立てた。厚い壁面層４３は、約９０パーセントの
Ｐｂと１０パーセントのＳｎとを有し、壁面４３につい
て約３００℃の融点を発生した。底部相互接続層４１
は、約６３パーセントのＳｎと約３７パーセントのＰｂ
とを有し、層４１について約１８３℃の融点を発生し
た。はんだ壁面４３を金型６０に鋳造し、次にリフロー
し、カバー２０の領域２１上に移転した。これに続い
て、すでに鋳造したはんだ壁面４３上と、基板１０の領
域１１にはんだ相互接続層４１の薄い層を付着させた。
この時点で、基板１０とキャップ２０を洗浄した。次
に、薄いはんだ相互接続層４１をリフローし、モジュー
ル２５を形成することにより、基板１０とキャップ２０
を互いに固定した。ただし、薄いはんだ相互接続層４１
のリフロー中に鋳造はんだ壁面４３が柔らかくなったり
溶融されたりすることがなかったことに留意されたい。
次に、モジュール２５に対して漏れテストを行い、密封
状態であることが判明した。
【００８７】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００８８】（１）カバーと半導体基板との間に密封シ
ールを設けるためのシール・バンドにおいて、前記カバ
ーに固定された少なくとも１つの高融点の厚いはんだ壁
面と、前記基板を前記高融点の厚いはんだ壁面に固定す
る少なくとも１つの第１の薄いはんだ相互接続層とを含
み、前記第１の薄いはんだ相互接続層が前記高融点の厚
いはんだ壁面より低い融点のはんだ材料から作られ、前
記はんだシール・バンドがその層化構造を保持するよう
に、リフロー時に前記第１の薄いはんだ相互接続層が前
記高融点の厚いはんだ壁面にリフローしないシール・バ
ンド。 （２）前記高融点の厚いはんだ壁面と前記少なくとも１
つの第１の薄いはんだ相互接続層との融点温度の差が少
なくとも５０℃である、上記（１）に記載のシール・バ
ンド。 （３）前記少なくとも１つの薄いはんだ相互接続層の材
料が、鉛／錫、鉛／インジウム、錫／ビスマス、インジ
ウム／銀、錫／アンチモン、錫／銀、およびその合金か
らなるグループから選択される、上記（１）に記載のシ
ール・バンド。 （４）前記第１の薄いはんだ相互接続層が鉛／錫の材料
からでき、前記鉛の重量が約０〜約４０パーセントの範
囲である、上記（１）に記載のシール・バンド。 （５）前記第１の薄いはんだ相互接続層が鉛／インジウ
ムの材料からでき、前記鉛の重量が約３０〜約６０パー
セントの範囲である、上記（１）に記載のシール・バン
ド。 （６）前記第１の薄いはんだ相互接続層が錫／ビスマス
の材料からでき、前記錫の重量が約３７〜約４８パーセ
ントの範囲である、上記（１）に記載のシール・バン
ド。 （７）前記第１の薄いはんだ相互接続層が重量で約２パ
ーセントまでの銅またはその合金を含有する、上記
（１）に記載のシール・バンド。 （８）前記高融点の厚いはんだ壁面の材料が、鉛／錫、
鉛／インジウム、錫／ビスマス、インジウム／銀、錫／
アンチモン、錫／銀、およびその合金からなるグループ
から選択される、上記（１）に記載のシール・バンド。 （９）前記高融点の厚いはんだ壁面が鉛／錫の材料から
でき、前記鉛の重量が約６０〜約１００パーセントの範
囲である、上記（１）に記載のシール・バンド。 （１０）前記高融点の厚いはんだ壁面が鉛／インジウム
の材料からでき、前記鉛の重量が約７０〜約１００パー
セントの範囲である、上記（１）に記載のシール・バン
ド。 （１１）前記高融点の厚いはんだ壁面が錫／ビスマスの
材料からでき、前記錫の重量が約７７〜約１００パーセ
ントの範囲である、上記（１）に記載のシール・バン
ド。 （１２）前記高融点の厚いはんだ壁面が錫／ビスマスの
材料からでき、前記錫の重量が約０〜約２０パーセント
の範囲である、上記（１）に記載のシール・バンド。 （１３）前記高融点の厚いはんだ壁面が重量で約２パー
セントまでの銅またはその合金を含有する合金である、
上記（１）に記載のシール・バンド。 （１４）少なくとも１つの熱受入れデバイスが前記カバ
ーに固定される、上記（１）に記載のシール・バンド。 （１５）前記基板の材料が、アルミナ、ガラス・フリッ
トを含むアルミナ、窒化アルミニウム、ホウケイ酸塩、
セラミック、ガラス・セラミックからなるグループから
選択される、上記（１）に記載のシール・バンド。 （１６）少なくとも１つの電気接続部が前記基板に固定
され、前記電気接続部が、はんだボール、はんだ列、低
融点はんだ、高融点はんだ、ピン、ワイヤからなるグル
ープから選択される、上記（１）に記載のシール・バン
ド。 （１７）少なくとも１つの電気素子が前記基板に固定さ
れ、前記電気素子が、半導体チップまたは減結合キャパ
シタからなるグループから選択される、上記（１）に記
載のシール・バンド。 （１８）前記カバーの材料が、アルミナ、アルミニウ
ム、窒化アルミニウム、アルミニウムと炭化ケイ素の合
成物、銅、銅−タングステン、キューバール、シルバー
ル、およびその合金からなるグループから選択される、
上記（１）に記載のシール・バンド。
ールを設けるためのシール・バンドにおいて、前記カバ
ーに固定された少なくとも１つの高融点の厚いはんだ壁
面と、前記基板を前記高融点の厚いはんだ壁面に固定す
る少なくとも１つの第１の薄いはんだ相互接続層とを含
み、前記第１の薄いはんだ相互接続層が前記高融点の厚
いはんだ壁面より低い融点のはんだ材料から作られ、前
記はんだシール・バンドがその層化構造を保持するよう
に、リフロー時に前記第１の薄いはんだ相互接続層が前
記高融点の厚いはんだ壁面にリフローしないシール・バ
ンド。 （２）前記高融点の厚いはんだ壁面と前記少なくとも１
つの第１の薄いはんだ相互接続層との融点温度の差が少
なくとも５０℃である、上記（１）に記載のシール・バ
ンド。 （３）前記少なくとも１つの薄いはんだ相互接続層の材
料が、鉛／錫、鉛／インジウム、錫／ビスマス、インジ
ウム／銀、錫／アンチモン、錫／銀、およびその合金か
らなるグループから選択される、上記（１）に記載のシ
ール・バンド。 （４）前記第１の薄いはんだ相互接続層が鉛／錫の材料
からでき、前記鉛の重量が約０〜約４０パーセントの範
囲である、上記（１）に記載のシール・バンド。 （５）前記第１の薄いはんだ相互接続層が鉛／インジウ
ムの材料からでき、前記鉛の重量が約３０〜約６０パー
セントの範囲である、上記（１）に記載のシール・バン
ド。 （６）前記第１の薄いはんだ相互接続層が錫／ビスマス
の材料からでき、前記錫の重量が約３７〜約４８パーセ
ントの範囲である、上記（１）に記載のシール・バン
ド。 （７）前記第１の薄いはんだ相互接続層が重量で約２パ
ーセントまでの銅またはその合金を含有する、上記
（１）に記載のシール・バンド。 （８）前記高融点の厚いはんだ壁面の材料が、鉛／錫、
鉛／インジウム、錫／ビスマス、インジウム／銀、錫／
アンチモン、錫／銀、およびその合金からなるグループ
から選択される、上記（１）に記載のシール・バンド。 （９）前記高融点の厚いはんだ壁面が鉛／錫の材料から
でき、前記鉛の重量が約６０〜約１００パーセントの範
囲である、上記（１）に記載のシール・バンド。 （１０）前記高融点の厚いはんだ壁面が鉛／インジウム
の材料からでき、前記鉛の重量が約７０〜約１００パー
セントの範囲である、上記（１）に記載のシール・バン
ド。 （１１）前記高融点の厚いはんだ壁面が錫／ビスマスの
材料からでき、前記錫の重量が約７７〜約１００パーセ
ントの範囲である、上記（１）に記載のシール・バン
ド。 （１２）前記高融点の厚いはんだ壁面が錫／ビスマスの
材料からでき、前記錫の重量が約０〜約２０パーセント
の範囲である、上記（１）に記載のシール・バンド。 （１３）前記高融点の厚いはんだ壁面が重量で約２パー
セントまでの銅またはその合金を含有する合金である、
上記（１）に記載のシール・バンド。 （１４）少なくとも１つの熱受入れデバイスが前記カバ
ーに固定される、上記（１）に記載のシール・バンド。 （１５）前記基板の材料が、アルミナ、ガラス・フリッ
トを含むアルミナ、窒化アルミニウム、ホウケイ酸塩、
セラミック、ガラス・セラミックからなるグループから
選択される、上記（１）に記載のシール・バンド。 （１６）少なくとも１つの電気接続部が前記基板に固定
され、前記電気接続部が、はんだボール、はんだ列、低
融点はんだ、高融点はんだ、ピン、ワイヤからなるグル
ープから選択される、上記（１）に記載のシール・バン
ド。 （１７）少なくとも１つの電気素子が前記基板に固定さ
れ、前記電気素子が、半導体チップまたは減結合キャパ
シタからなるグループから選択される、上記（１）に記
載のシール・バンド。 （１８）前記カバーの材料が、アルミナ、アルミニウ
ム、窒化アルミニウム、アルミニウムと炭化ケイ素の合
成物、銅、銅−タングステン、キューバール、シルバー
ル、およびその合金からなるグループから選択される、
上記（１）に記載のシール・バンド。
【図１】本発明の好ましい実施例を示す図である。
【図２】図１に示す「Ａ」という隅の拡大図である。
【図３】本発明の他の好ましい実施例の一隅の拡大図で
ある。
ある。
【図４】本発明の好ましい実施例により高温はんだを金
型で鋳造することを示す図である。
型で鋳造することを示す図である。
【図５】金型で鋳造した高温はんだをカバーに固定する
ことを示す図である。
ことを示す図である。
【図６】アセンブリの準備として、鋳造した高温はんだ
をカバー上に配置し、低温はんだを基板上に配置するこ
とを示す図である。
をカバー上に配置し、低温はんだを基板上に配置するこ
とを示す図である。
【図７】カバーを基板に接合する前に低温はんだが高温
はんだに固定される、本発明の他の実施例を示す図であ
る。
はんだに固定される、本発明の他の実施例を示す図であ
る。
【図８】高温はんだからなる少なくとも１つの層がカバ
ー上に直接固定される、本発明の他の実施例を示す図で
ある。
ー上に直接固定される、本発明の他の実施例を示す図で
ある。
１０ 基板またはモジュール １１ 額縁形領域 １４ はんだボールなどのはんだ接続部 １６ チップ １８ 減結合キャパシタなどの電子デバイス ２０ キャップまたはカバー ２１ 表面領域、額縁形領域 ２２ 延長部 ２３ キャップ・シーラントまたははんだシール ２４ 接着剤 ２５ 組立て済みモジュール ２８ 熱伝導材料、熱化合物 ３２ ピンなどの電気入出力手段 ３６ ヒート・シンクまたはヒート・スプレッダなどの
熱受入れデバイス ３８ ヒート・フィン
熱受入れデバイス ３８ ヒート・フィン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラニー・アール・ボルデ アメリカ合衆国12561 ニューヨーク州ニ ュー・パルッツ オールド・フォード・ロ ード 1365 (72)発明者 デイビッド・リン・エドワーズ アメリカ合衆国12601 ニューヨーク州ポ ーキープシー リンカーン・ドライブ 49 (72)発明者 ルイス・シグムンド・ゴールドマン アメリカ合衆国10506 ニューヨーク州ベ ッドフォード シーダー・ヒル・ロード 44 (72)発明者 ピーター・アルフレッド・グルーバー アメリカ合衆国10547 ニューヨーク州モ ヒーガン・レイク ５ディー キングス・ コート ピー・オー・ボックス 220 (72)発明者 ヒルトン・ティー・トーイ アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ ケンデル・ド ライブ 27
Claims (18)
- 【請求項１】カバーと半導体基板との間に密封シールを
設けるためのシール・バンドにおいて、前記カバーに固
定された少なくとも１つの高融点の厚いはんだ壁面と、
前記基板を前記高融点の厚いはんだ壁面に固定する少な
くとも１つの第１の薄いはんだ相互接続層とを含み、前
記第１の薄いはんだ相互接続層が前記高融点の厚いはん
だ壁面より低い融点のはんだ材料から作られ、前記はん
だシール・バンドがその層化構造を保持するように、リ
フロー時に前記第１の薄いはんだ相互接続層が前記高融
点の厚いはんだ壁面にリフローしないシール・バンド。 - 【請求項２】前記高融点の厚いはんだ壁面と前記少なく
とも１つの第１の薄いはんだ相互接続層との融点温度の
差が少なくとも５０℃である、請求項１に記載のシール
・バンド。 - 【請求項３】前記少なくとも１つの薄いはんだ相互接続
層の材料が、鉛／錫、鉛／インジウム、錫／ビスマス、
インジウム／銀、錫／アンチモン、錫／銀、およびその
合金からなるグループから選択される、請求項１に記載
のシール・バンド。 - 【請求項４】前記第１の薄いはんだ相互接続層が鉛／錫
の材料からでき、前記鉛の重量が約０〜約４０パーセン
トの範囲である、請求項１に記載のシール・バンド。 - 【請求項５】前記第１の薄いはんだ相互接続層が鉛／イ
ンジウムの材料からでき、前記鉛の重量が約３０〜約６
０パーセントの範囲である、請求項１に記載のシール・
バンド。 - 【請求項６】前記第１の薄いはんだ相互接続層が錫／ビ
スマスの材料からでき、前記錫の重量が約３７〜約４８
パーセントの範囲である、請求項１に記載のシール・バ
ンド。 - 【請求項７】前記第１の薄いはんだ相互接続層が重量で
約２パーセントまでの銅またはその合金を含有する、請
求項１に記載のシール・バンド。 - 【請求項８】前記高融点の厚いはんだ壁面の材料が、鉛
／錫、鉛／インジウム、錫／ビスマス、インジウム／
銀、錫／アンチモン、錫／銀、およびその合金からなる
グループから選択される、請求項１に記載のシール・バ
ンド。 - 【請求項９】前記高融点の厚いはんだ壁面が鉛／錫の材
料からでき、前記鉛の重量が約６０〜約１００パーセン
トの範囲である、請求項１に記載のシール・バンド。 - 【請求項１０】前記高融点の厚いはんだ壁面が鉛／イン
ジウムの材料からでき、前記鉛の重量が約７０〜約１０
０パーセントの範囲である、請求項１に記載のシール・
バンド。 - 【請求項１１】前記高融点の厚いはんだ壁面が錫／ビス
マスの材料からでき、前記錫の重量が約７７〜約１００
パーセントの範囲である、請求項１に記載のシール・バ
ンド。 - 【請求項１２】前記高融点の厚いはんだ壁面が錫／ビス
マスの材料からでき、前記錫の重量が約０〜約２０パー
セントの範囲である、請求項１に記載のシール・バン
ド。 - 【請求項１３】前記高融点の厚いはんだ壁面が重量で約
２パーセントまでの銅またはその合金を含有する合金で
ある、請求項１に記載のシール・バンド。 - 【請求項１４】少なくとも１つの熱受入れデバイスが前
記カバーに固定される、請求項１に記載のシール・バン
ド。 - 【請求項１５】前記基板の材料が、アルミナ、ガラス・
フリットを含むアルミナ、窒化アルミニウム、ホウケイ
酸塩、セラミック、ガラス・セラミックからなるグルー
プから選択される、請求項１に記載のシール・バンド。 - 【請求項１６】少なくとも１つの電気接続部が前記基板
に固定され、前記電気接続部が、はんだボール、はんだ
列、低融点はんだ、高融点はんだ、ピン、ワイヤからな
るグループから選択される、請求項１に記載のシール・
バンド。 - 【請求項１７】少なくとも１つの電気素子が前記基板に
固定され、前記電気素子が、半導体チップまたは減結合
キャパシタからなるグループから選択される、請求項１
に記載のシール・バンド。 - 【請求項１８】前記カバーの材料が、アルミナ、アルミ
ニウム、窒化アルミニウム、アルミニウムと炭化ケイ素
の合成物、銅、銅−タングステン、キューバール、シル
バール、およびその合金からなるグループから選択され
る、請求項１に記載のシール・バンド。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/850092 | 1997-05-01 | ||
| US08/850,092 US5982038A (en) | 1997-05-01 | 1997-05-01 | Cast metal seal for semiconductor substrates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308465A true JPH10308465A (ja) | 1998-11-17 |
Family
ID=25307237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109193A Pending JPH10308465A (ja) | 1997-05-01 | 1998-04-20 | 半導体基板用の鋳造金属シール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5982038A (ja) |
| JP (1) | JPH10308465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027314A (ja) * | 2013-11-05 | 2014-02-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6070321A (en) * | 1997-07-09 | 2000-06-06 | International Business Machines Corporation | Solder disc connection |
| TW388976B (en) * | 1998-10-21 | 2000-05-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with fully exposed heat sink |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
| US6390439B1 (en) * | 1999-04-07 | 2002-05-21 | International Business Machines Corporation | Hybrid molds for molten solder screening process |
| JP3287330B2 (ja) * | 1999-04-22 | 2002-06-04 | 日本電気株式会社 | 高周波回路のシールド構造 |
| JP2001053205A (ja) * | 1999-08-05 | 2001-02-23 | Hitachi Ltd | マルチチップモジュールの封止冷却装置 |
| US6461136B1 (en) * | 1999-08-26 | 2002-10-08 | International Business Machines Corp. | Apparatus for filling high aspect ratio via holes in electronic substrates |
| US6357760B1 (en) | 2000-05-19 | 2002-03-19 | Michael Doyle | Ring seal |
| US7061774B2 (en) * | 2000-12-18 | 2006-06-13 | Franklin Zhigang Zhang | Computer board with dual shield housing and heat sink expansion zone apparatuses |
| EP1231637A3 (en) * | 2001-02-08 | 2004-08-25 | Hitachi, Ltd. | High dielectric constant composite material and multilayer wiring board using the same |
| US20020127771A1 (en) * | 2001-03-12 | 2002-09-12 | Salman Akram | Multiple die package |
| SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
| US6441483B1 (en) * | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
| US6504723B1 (en) * | 2001-11-15 | 2003-01-07 | Intel Corporation | Electronic assembly having solder thermal interface between a die substrate and a heat spreader |
| US20040125580A1 (en) * | 2002-12-31 | 2004-07-01 | Intel Corporation | Mounting capacitors under ball grid array |
| US20040227230A1 (en) * | 2003-05-13 | 2004-11-18 | Ming-Ching Chou | Heat spreaders |
| US7132746B2 (en) * | 2003-08-18 | 2006-11-07 | Delphi Technologies, Inc. | Electronic assembly with solder-bonded heat sink |
| TWI251916B (en) * | 2003-08-28 | 2006-03-21 | Phoenix Prec Technology Corp | Semiconductor assembled heat sink structure for embedding electronic components |
| US7223629B2 (en) * | 2003-12-11 | 2007-05-29 | Intel Corporation | Method and apparatus for manufacturing a transistor-outline (TO) can having a ceramic header |
| US20050173812A1 (en) * | 2004-02-06 | 2005-08-11 | Howard Morgenstern | Microsystem enclosure and method of hermetic sealing |
| US20050253282A1 (en) * | 2004-04-27 | 2005-11-17 | Daoqiang Lu | Temperature resistant hermetic sealing formed at low temperatures for MEMS packages |
| US7119433B2 (en) * | 2004-06-16 | 2006-10-10 | International Business Machines Corporation | Packaging for enhanced thermal and structural performance of electronic chip modules |
| US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
| JP4524454B2 (ja) * | 2004-11-19 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 電子装置およびその製造方法 |
| DE102005017527A1 (de) * | 2005-04-15 | 2006-11-02 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares optoelektronisches Bauelement |
| US7323968B2 (en) * | 2005-12-09 | 2008-01-29 | Sony Corporation | Cross-phase adapter for powerline communications (PLC) network |
| US7547576B2 (en) * | 2006-02-01 | 2009-06-16 | International Business Machines Corporation | Solder wall structure in flip-chip technologies |
| US7849914B2 (en) * | 2006-05-02 | 2010-12-14 | Clockspeed, Inc. | Cooling apparatus for microelectronic devices |
| US20080296352A1 (en) * | 2007-05-30 | 2008-12-04 | Akihiro Hosokawa | Bonding method for cylindrical target |
| JP5018624B2 (ja) * | 2008-05-06 | 2012-09-05 | アンデン株式会社 | 負荷駆動用半導体装置 |
| US7888790B2 (en) * | 2008-09-23 | 2011-02-15 | Intel Corporation | Bare die package with displacement constraint |
| KR101332228B1 (ko) * | 2008-12-26 | 2013-11-25 | 메키트 에퀴지션 코포레이션 | 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들 |
| DE102011112476A1 (de) * | 2011-09-05 | 2013-03-07 | Epcos Ag | Bauelement und Verfahren zum Herstellen eines Bauelements |
| EP2764760A4 (en) * | 2011-10-04 | 2015-09-16 | Sierra Wireless Inc | ELECTRONIC COMPONENTS WITH CAVITY HEIGHT MINIMIZATION BY ADJUSTING THE CAVITY OF A PCM OR THE CAVITY OF A BENEFICIARY PCM |
| US9842817B2 (en) * | 2012-02-27 | 2017-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solder bump stretching method and device for performing the same |
| TWI557852B (zh) * | 2014-03-12 | 2016-11-11 | 廣達電腦股份有限公司 | 系統級封裝模組及其製造方法 |
| CN107204307B (zh) * | 2017-06-08 | 2023-09-12 | 太极半导体（苏州）有限公司 | 一种长清洗周期的植球点胶机械结构 |
| US20230101847A1 (en) * | 2021-09-30 | 2023-03-30 | Texas Instruments Incorporated | Passives to facilitate mold compound flow |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2623273A (en) * | 1945-05-05 | 1952-12-30 | Indium Corp America | Soldered joint and method of making same |
| US4020987A (en) * | 1975-09-22 | 1977-05-03 | Norman Hascoe | Solder preform for use in hermetically sealing a container |
| US4322737A (en) * | 1979-11-20 | 1982-03-30 | Intel Corporation | Integrated circuit micropackaging |
| GB2102833B (en) * | 1981-07-31 | 1984-08-01 | Philips Electronic Associated | Lead-indium-silver alloy for use in semiconductor devices |
| US4500945A (en) * | 1982-07-23 | 1985-02-19 | International Business Machines Corporation | Directly sealed multi-chip module |
| US4486511A (en) * | 1983-06-27 | 1984-12-04 | National Semiconductor Corporation | Solder composition for thin coatings |
| JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
| JPS6288345A (ja) * | 1985-10-15 | 1987-04-22 | Seiko Epson Corp | プラスチツク封止固体イメ−ジセンサ− |
| DE3784213T2 (de) * | 1986-10-29 | 1993-06-03 | Toshiba Kawasaki Kk | Elektronischer apparat mit einem keramischen substrat. |
| US4746583A (en) * | 1986-11-21 | 1988-05-24 | Indium Corporation | Ceramic combined cover |
| JPS63313841A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 半導体パツケ−ジ |
| JP2821229B2 (ja) * | 1990-03-30 | 1998-11-05 | 株式会社日立製作所 | 電子回路装置 |
| US5151773A (en) * | 1990-03-30 | 1992-09-29 | Hitachi, Ltd. | Electronic circuit apparatus comprising a structure for sealing an electronic circuit |
| US5169655A (en) * | 1990-06-04 | 1992-12-08 | Von Holdt Sr John W | Multiple cavity injection mold |
| JP2927010B2 (ja) * | 1991-03-01 | 1999-07-28 | 株式会社日立製作所 | 半導体パッケージ |
| JPH0796154B2 (ja) * | 1991-05-24 | 1995-10-18 | 有限会社山崎工作所 | 鋳造用金型 |
| US5311402A (en) * | 1992-02-14 | 1994-05-10 | Nec Corporation | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
| US5244143A (en) * | 1992-04-16 | 1993-09-14 | International Business Machines Corporation | Apparatus and method for injection molding solder and applications thereof |
| US5248250A (en) * | 1992-04-24 | 1993-09-28 | Masao Adachi | Apparatus for cooling a mold |
| KR970002295B1 (ko) * | 1993-02-23 | 1997-02-27 | 미쯔비시 덴끼 가부시끼가이샤 | 성형방법 |
| US5523260A (en) * | 1993-08-02 | 1996-06-04 | Motorola, Inc. | Method for heatsinking a controlled collapse chip connection device |
| JPH07221217A (ja) * | 1993-12-10 | 1995-08-18 | Sumitomo Kinzoku Ceramics:Kk | 半導体パッケージ用リッドおよび半導体パッケージ |
| US5471027A (en) * | 1994-07-22 | 1995-11-28 | International Business Machines Corporation | Method for forming chip carrier with a single protective encapsulant |
| US5744752A (en) * | 1995-06-05 | 1998-04-28 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
-
1997
- 1997-05-01 US US08/850,092 patent/US5982038A/en not_active Expired - Fee Related
-
1998
- 1998-04-20 JP JP10109193A patent/JPH10308465A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027314A (ja) * | 2013-11-05 | 2014-02-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5982038A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| US5821161A (en) | Cast metal seal for semiconductor substrates and process thereof | |
| JP2999992B2 (ja) | 半導体基板用の多層ハンダ・シール・バンドおよびその方法 | |
| US5881944A (en) | Multi-layer solder seal band for semiconductor substrates | |
| US6774306B2 (en) | Microelectronic connections with liquid conductive elements | |
| US4034468A (en) | Method for making conduction-cooled circuit package | |
| JP3127151B2 (ja) | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 | |
| US6373133B1 (en) | Multi-chip module and heat-sink cap combination | |
| KR940001283B1 (ko) | 세라믹팩형 반도체 장치 및 그의 조립방법 | |
| US4561011A (en) | Dimensionally stable semiconductor device | |
| US5219794A (en) | Semiconductor integrated circuit device and method of fabricating same | |
| US5655703A (en) | Solder hierarchy for chip attachment to substrates | |
| JPH08330460A (ja) | 電子デバイス用気密封止方法及びその構造 | |
| JPH0216762A (ja) | 電子デバイス・パツケージ | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JP2007173794A (ja) | はんだ離型層を備えた高性能の再加工可能なヒートシンクおよびパッケージング構造ならびに製造方法 | |
| US20010013655A1 (en) | Methods of making microelectronic connections with liquid conductive elements | |
| JP2006041363A (ja) | 樹脂封止型半導体装置 | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JPH04315456A (ja) | 半導体装置の製造方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN112928099A (zh) | 一种基于铝硅合金的bga互连载体及其制备方法 | |
| JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20031117 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040329 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |