DE102011112476A1 - Bauelement und Verfahren zum Herstellen eines Bauelements - Google Patents

Bauelement und Verfahren zum Herstellen eines Bauelements Download PDF

Info

Publication number
DE102011112476A1
DE102011112476A1 DE102011112476A DE102011112476A DE102011112476A1 DE 102011112476 A1 DE102011112476 A1 DE 102011112476A1 DE 102011112476 A DE102011112476 A DE 102011112476A DE 102011112476 A DE102011112476 A DE 102011112476A DE 102011112476 A1 DE102011112476 A1 DE 102011112476A1
Authority
DE
Germany
Prior art keywords
frame
substrate
chip
liquid metal
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011112476A
Other languages
English (en)
Inventor
Christian Bauer
Hans Krüger
Jürgen Portmann
Alois Stelzl
Alexander Schmajew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102011112476A priority Critical patent/DE102011112476A1/de
Priority to PCT/EP2012/065759 priority patent/WO2013034394A1/de
Priority to US14/239,990 priority patent/US20140226285A1/en
Publication of DE102011112476A1 publication Critical patent/DE102011112476A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/066—Hermetically-sealed casings sealed by fusion of the joining parts without bringing material; sealed by brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Bauelement umfasst ein Substrat (S), einen Chip (CH), und einen Rahmen (MF), wobei der Rahmen (MF), das Substrat (S) und der Chip (CH) ein Volumen (V) umschließen. Eine metallische Verschlussschicht (SL) ist vorgesehen und eingerichtet, das Volumen (V) hermetisch abzudichten, wobei die metallische Verschlussschicht (SL) ein erhärtetes flüssiges Metall oder eine erhärtete flüssige Metalllegierung aufweist.

Description

  • Bauelemente vom Typ eines mikroelektromechanischen Systems (MEMS), eines mikroelektrooptischen Systems (MEOPS) oder eines mikroelektrooptischmechanischen Systems (MEOMS) verfügen über einen Chip, der mit Leiterbahnen verbundene Funktionsträger aufweist und auf einem Trägersubstrat montiert ist. Solche Chips werden in der Regel in Flip-Chip-Technologie positioniert und zum Schutz vor umgebungseinflüssen, wie Temperatur, Feuchtigkeit und elektromagnetische Strahlung, verkapselt.
  • Zur Verkapselung der Bauelemente wird beispielsweise eine Jet- beziehungsweise Sprühtechnologie auf Basis von Polymeren verwendet. Diese Technologien haben jedoch den Nachteil, dass die verwendeten Polymere unter Temperaturbeanspruchung ausgasen und nicht hermetisch gegenüber Gas- und insbesondere Wasserdampfdiffusion sind. Zum hermetischen Verschluss der Verkapselung werden unter anderem auch metallische Nanopartikel mit anschließender galvanischer Verstärkung zur Verkapselung verwendet. Nanopartikel und dabei insbesondere metallische Nanopartikel sind beim Jetten vor einem Sinterschritt mit einem organischen Film stabilisiert, der sich erst bei höheren Temperaturen zersetzt. Schon bei Standardbedingungen und besonders unter Temperaturbeanspruchung kann organisches Material austreten und so das Innere des verkapselten Bauelements kontaminieren.
  • Verwendet man zum Verschluss der Bauelemente aus einem Plasmastrahl abgeschiedene Metallschichten, so weisen diese Schichten Mikroporen auf und die Verkapselung ist ohne weitere Maßnahmen nicht hermetisch. Weiterhin sind Verfahren wie Chip zu Substrat-Bonden, welche abgeleitet von Wafer zu Wafer-Bonden beziehungsweise Chip zu Wafer-Bonden sind, zwar möglich, jedoch technologisch sehr aufwändig.
  • Aufgabe der vorliegenden Erfindung ist es, ein Bauelement und ein Verfahren zur Herstellung eines Bauelements zur Verfügung zu stellen, das einen verbesserten hermetischen Verschluss ermöglicht.
  • Die Aufgabe wird mit den unabhängigen Ansprüchen gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
  • In einer Ausführungsform umfasst ein Bauelement ein Substrat, einen Chip und einen Rahmen. Dabei umschließen der Rahmen, das Substrat und der Chip ein Volumen. Eine metallische Verschlussschicht ist vorgesehen und dazu eingerichtet, um das Volumen hermetisch und elektromagnetisch abzudichten.
  • Bevorzugt ist das Substrat gasdicht und weist eine Keramik auf, wie eine Hochtemperatur-Mehrlagenkeramik beziehungsweise HTCC (High Temperature Cofired Caramic) oder eine Niedertemperatur-Einbrand-Keramik beziehungsweise LTCC (Low Temperature Cofired Ceramic). Je nach de Anforderungen sind auch hinreichend gasdichte Polymere mit niedriger Wasserdampfabsorption und Ausgasung wie zum Beispiel Substrate mit LCP Zwischenlagen (LCP = liquid crystal polymer) oder Substrate, deren Oberfläche passiviert ist, geeignet. Bevorzugt ist es weiterhin, dass der Chip Quarz, Lithiumtantalat, Lithiumniobat oder ähnliche Stoffe aufweist und Funktionselemente trägt, zum Beispiel Wandler für akustische Oberflächen- oder Volumenwellen. Dazu weist er beispielsweise ein piezoelektrisches Material, elektroakustische Wandler und geeignete Leiterbahnen auf.
  • Die metallische Verschlussschicht wird in Form eines flüssigen Metalls oder einer flüssigen Metalllegierung auf das Bauelement aufgebracht. In der Folge erhärtet das Metall beziehungsweise die Metalllegierung und bildet eine hermetische Verkapselung. Diese Verkapselung kann in der Folge gegebenenfalls galvanisch verstärkt werden.
  • Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem entstehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikroporen in der Verschlussschicht. Das Bauelement ist somit gegen Kontamination geschützt.
  • Wenigstens zwei unterschiedliche Aufbauvarianten für das Bauelement sind möglich.
  • In einer Ausführungsform ist der Rahmen mit dem Substrat verbunden. Der Chip liegt auf dem Rahmen lediglich auf. Der Rahmen weist bevorzugt eine z. B. mittels Diamantfräsung geglättete plane Oberfläche auf. Dadurch ist es möglich, dass ein mit Bumpverbindungen versehener Chip nach einer Flip-Chip-Montage und Kollabieren (Kollapsing) der Bumpverbindungen in einem anschließenden Reflowprozess auf dem Rahmen gleichmäßig aufliegt und ein Spalt zwischen Chip und Rahmen bei entsprechend angepassten Rahmenhöhen, Bumpverbindungshöhen und Kollapsing nahezu Null ist. Durch Druckbeaufschlagung des Chips bei geschmolzenen Bumpverbindungen und Abkühlen unter dem Schmelzpunkt der Bumps bei anhaltender Druckbeaufschlagung kann der Spalt zwischen Chip und Rahmen minimiert werden und bei diamantgefrästen Rahmen kleiner 10 nm betragen.
  • Die metallische Verschlussschicht wird entlang des Spalts zwischen Chip und Rahmen aufgebracht und verläuft entsprechend entlang dieses Spaltes. Die Verbindung von Chip und Rahmen und damit die Verkapselung des Bauelements erfolgt indem das flüssige Metall beziehungsweise die flüssige Metalllegierung erhärtet.
  • In dieser Aufbauvariante wird in einem ersten Verfahrensschritt ein großflächiges Substrat (z. B. aus HTCC, LTCC oder PCB aus LCP) mit einer Vielzahl von Rahmen versehen. Über diese Rahmen werden in weiteren Verfahrensschritten bebumpte Chips in Flip-Chip-Technologie aufgesetzt und in einem Reflowprozess mit dem Substrat über die Bumps elektrisch und mechanisch verbunden. Nach der Verkapselung der Chips wird das Substrat mit den Chips entlang geeigneter Sägespuren zu Bauelementen vereinzelt.
  • In einer weiteren Ausführungsform beziehungsweise einer alternativen Aufbauvariante ist der Rahmen mit dem Chip verbunden. Der Rahmen liegt nach dem Aufsetzen auf dem Substrat auf oder bildet einen Spalt bis zu einigen μm Breite. Die Spaltbreite kann lokal schwanken. Diese Schwankung kann bei Bedarf durch Planarisieren des Rahmens bzw. des Substrats nach oben begrenzt werden.
  • Die metallische Verschlussschicht wird entlang eines Spalts, der zwischen Substrat und Rahmen verläuft, aufgebracht. Durch Erhärten des flüssigen Metalls beziehungsweise der flüssigen Metalllegierung entsteht eine Verbindung zwischen Substrat und Rahmen.
  • Damit die metallische Verschlussschicht sich mit dem Substrat verbindet kann eine entsprechende Vorbehandlung des Substrats (z. B. eine Vorstrukturierung) erforderlich sein.
  • In dieser alternativen Aufbauvariante trägt jeder Chip einen Rahmen. Die Notwendigkeit einer Vorbehandlung des Substrats hängt ab von der verwendeten Verschlussschicht. Das Substrat weist gegenüber den bebumpten Chips eine Metallisierungsschicht in Form einer Underbumpmetallisierung auf und trägt auch elektrisch leitende Strukturen. Bei der Herstellung des Substrats können für die Metallisierungsschicht z. B. durch Lot benetzbare Rahmenstrukturen auf das Substrat aufgebracht werden.
  • Nach einer weiteren Ausführungsform sind das Substrat, der Chip, der Rahmen und die metallische Verschlussschicht von einer galvanischen Schicht wenigstens teilweise umschlossen.
  • Mit Hilfe der galvanischen Schicht kann die metallische Verschlussschicht weiter verstärkt werden. Die metallische Verschlussschicht dient als eine Kristallationskeimschicht beziehungsweise ”Seedlayer” für die anschließende Galvanik.
  • In einer weiteren Ausführungsform stellt die metallische Verschlussschicht eine Jet-Strahlstruktur dar und ist durch Jetdrucken nach Daten erzeugt.
  • Zum Bilden der Jet-Strahlstruktur wird die metallische Verschlussschicht beziehungsweise das flüssige Metall oder die flüssige Metalllegierung mit Hilfe eines Jetverfahrens aufgebracht. Auf diese Weise lässt sich eine hohe Ortsgenauigkeit erzielen und die metallische Verschlussschicht entlang des jeweiligen Spalts in den verschiedenen Aufbauvarianten anbringen.
  • In einer weiteren Ausführungsform stellt die metallische Verschlussschicht eine Lotstruktur dar.
  • Mit Hilfe der Lotstruktur lässt sich das flüssige Metall beziehungsweise die flüssige Metalllegierung zunächst als Lotdepot und ohne notwendigen direkten Kontakt zum entsprechenden Spalt in den verschiedenen Aufbauvarianten aufbringen. Zum Aktivieren der metallischen Verschlussschicht wird die Lotstruktur bevorzugt erhitzt, sodass Teile des flüssigen Metalls beziehungsweise der flüssigen Metalllegierung in den Spalt eindringen und diesen durch Erhärten verschließen können.
  • In einer weiteren Ausführungsform ist der Chip an einer dem umschlossenen Volumen zugeneigten Oberfläche mit wenigstens einer Bumpverbindung, insbesondere Studbumps oder Lotbumps, mit dem Substrat elektrisch und mechanisch verschaltet.
  • In einer weiteren Ausführungsform weist der Rahmen ein Metall oder eine Mehrschichtstruktur von Metallen auf.
  • Der Rahmen auf dem Substrat ist bevorzugt aus Kupfer, Nickel, Silber oder einer Mehrschichtstruktur dieser Metalle gefertigt und gasdicht mit dem Substrat oder dem Chip verbunden.
  • Die Verwendung von Metallen beziehungsweise Mehrschichtstrukturen aus Metallen ist vorteilhaft, weil diese entweder direkt oder mittels chemischer Funktionalisierung benetzend gegenüber dem flüssigen Metall beziehungsweise der flüssigen Metalllegierung der metallischen Verschlussschicht sind.
  • Andere Materialien für den Rahmen, wie beispielsweise Keramik oder Glaslot, sind ebenfalls denkbar. Diese Materialien können selektiv z. B. mit dem Verfahren des „Rapid Prototyping” durch Lasersintern nach Daten aufgebracht werden.
  • In einer weiteren Ausführungsform weist das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht Metalle mit Schmelzpunkten Smp von kleiner 300°C unter Normbedingungen auf.
  • Geeignete Beispiele umfassen: AuSn (Smp = 283°C), Sn (Smp = 231°C), SnAg, SnCu, SnAgCu, 90In10Ag (Smp = 237°C), In (Smp = 157°C) 97In3Ag (Smp = 143°C), 52In48Sn (Smp = 118°C), 42Sn58Bi (Smp = 138°C), SnBi, SnBiAg, SnZn.
  • Gemäß einer weiteren Ausführungsform weist das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht Metalle auf, die Chip und Substrat zwar benetzen, aber nicht auf dem Chip oder dem Substrat verlaufen. Dabei ist beispielsweise In geeignet, weil es sowohl den Chip wie auch Keramik benetzt.
  • In einer weiteren Ausführungsform ist das Bauelement mit einem der folgenden Verfahren hergestellt.
  • In einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Substrat, einem Chip und einem Rahmen sind die folgenden Schritte vorgesehen. Zunächst wird ein Volumen mittels des Rahmens, des Substrats und des Chips umschlossen. Schließlich wird mit einer metallischen Verschlussschicht das Volumen hermetisch verschlossen, indem der Spalt zwischen Rahmen und Chip bzw. zwischen Rahmen und Substrat durch ein flüssiges Metall oder eine flüssige Metalllegierung verschlossen wird. In der Folge erhärtet das Metall beziehungsweise die Metalllegierung. Die metallische Verschlussschicht bildet so eine hermetische Verkapselung. Diese Verkapselung kann in der Folge gegebenenfalls galvanisch verstärkt werden.
  • Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem entstehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikroporen in der Verschlussschicht. Das Bauelement ist somit gegen Kontaminationen und andere Umwelteinflüsse geschützt.
  • In einer weiteren Ausführungsform wird der Rahmen mit dem Substrat verbunden. Der Chip liegt lediglich auf dem Rahmen auf. Die metallische Verschlussschicht wird entlang eines Spalts zwischen Chip und Rahmen aufgebracht. Durch Erhärten des flüssigen Metalls oder der flüssigen Metalllegierung wird der Chip und der Rahmen verbunden.
  • In einer weiteren Ausführungsform wird der Rahmen mit dem Chip verbunden. Der Rahmen liegt partiell auf dem Substrat auf und/oder bildet dazwischen einen Spalt von einigen um. Die metallische Verschlussschicht wird entlang eines Spalts zwischen Substrat und Rahmen aufgebracht. Durch Erhärten des flüssigen Metalls oder der flüssigen Metalllegierung wird das Substrat mit dem Rahmen verbunden.
  • Das flüssige Metall bzw. die flüssige Metalllegierung kann mit folgenden Verfahren aufgebracht werden:
    • – durch Jetten von Lotmaterialien
    • – durch Sprühen von Lotmaterialien
    • – durch Tauchen des mit Chips bestückten Substrats in ein flüssiges Lotbad und Entfernen des überschüssigen Lots durch Abblasen z. B. mittels N2, ähnlich wie beim „Hot Air Levelling” Verfahren.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Figuren erläutert. So weit sich Teile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
  • Es zeigen:
  • 1A, 1B, 1C jeweils beispielhafte Ausführungsformen eines Bauelements nach dem vorgeschlagenen Prinzip,
  • 2A, 2B, 2C und 2D beispielhafte Ausführungsformen eines Bauelements in einer ersten Aufbauvariante mit unterschiedlichen metallischen Verschlussschichten nach dem vorgeschlagenen Prinzip.
  • 1A bis 1C zeigen jeweils ein Bauelement während (linkes Bauelement) und nach (rechtes Bauelement) dem jeweiligen Herstellungsverfahren einer Verschlussschicht. 1A zeigt eine erste beispielhafte Ausführungsform eines Bauelements nach dem vorgeschlagenen Prinzip. Gezeigt ist eine erste Aufbauvariante in Flip-Chip-Technologie. In dieser ist auf einem Chip CH ein Metallrahmen MF aufgebracht, sodass der Metallrahmen MF partiell auf einem Substrat S aufliegt bzw. einen Spalt bis zu wenigen um zum Substrat ausbildet. Der Metallrahmen MF kann aus einem Material wie Cu bestehen oder aus einer Folge verschiedener Metalle. Der Chip CH ist mittels Bumpverbindungen B mit dem Substrat S elektrisch und mechanisch verbunden. Dazu werden beispielsweise Lotbumps oder Studbumps verwendet.
  • Der Spalt zwischen Metallrahmen und Chip ist bestimmt durch die Genauigkeit der Herstellungsprozesse des Rahmens und durch die Planität des Substrats im jeweiligen Rahmenbereich. Durch Planfräsen des Metallrahmens kann eine im sub-μm Bereich plane Rahmenoberfläche geschaffen werden. Ebenso kann, soweit erforderlich, das Substrat planarisiert werden. Der maximal zulässige Spalt für das Gelingen eines hermetischen Verschlusses hängt wesentlich von der Menge des aufgebrachten Jetmetalls z. B. von der Lotmenge ab. Mit JET ist ein Tröpfchen des flüssigen Jetmetalls während des Jettens dargestellt.
  • 1B zeigt eine beispielhafte Ausführungsform eines Bauelements nach dem vorgeschlagenen Prinzip in einer zweiten Aufbauvariante in Flip-Chip-Technologie. In diesem Fall ist der Metallrahmen MF mit dem Substrat S verbunden. Der Metallrahmen MF kann aus einem Material wie Cu bestehen oder aus einer Folge verschiedener Metalle. Der Chip CH ist mittels Bumpverbindungen B mit dem Substrat S elektrisch und mechanisch verbunden. Dazu werden beispielsweise Lotbumps oder Studbumps oder Cu/Sn Pillars verwendet.
  • Im Gegensatz zur ersten Aufbauvariante liegt in der zweiten Aufbauvariante der Chip CH partiell auf dem Metallrahmen MF auf oder bildet mit dem Metallrahmen einen hinreichend kleinen Spalt. Substrat S, Metallrahmen MF und Chip CH umfassen wiederum ein Volumen V.
  • Die folgenden Ausführungen lassen sich auf beide Aufbauvarianten nach den 1A und 1B anwenden. Sind Unterscheidungen nötig, so werden diese explizit erwähnt.
  • Um das Volumen V hermetisch und vakuumdicht abzuschließen, wird mittels einer Jet-Strahltechnologie eine metallische Verschlussschicht SL auf das Bauelement gebracht. Dazu wird ein flüssiges Metall oder eine flüssige Metalllegierung auf das Bauelement entlang des Spaltes SP aufgebracht und bildet so die metallische Verschlussschicht SL. Der Spalt SP zwischen Metallrahmen MF und Substrat S beziehungsweise zwischen Metallrahmen MF und Chip CH wird somit durch gejettetes erstarrtes Metall abgedichtet. Je nachdem sich der Metallrahmen auf dem Chip oder auf dem Substrat befindet, sind Jetmetalle besonders geeignet, welche auch mit dem Substrat oder den Seitenflächen des Chips eine feste Verbindung eingehen. Das ist für beide Alternativen beispielsweise für In der Fall.
  • Alternativ können gemäß 1C metallische Lotdepots LD auf den Metallrahmen MF gejettet werden und vor weiteren Prozessschritten zum Verlöten gebracht werden. Durch Benetzen der anliegenden Metallflächen des Metallrahmens MF und den benetzbaren Seitenflächen des Chips CH wird die metallische Verschlussschicht SL ausgeprägt und das Bauelement hermetisch verschlossen. Solches Verlöten kann zum Beispiel in einem Reflow-Ofen oder in einer Plasmaanlage mit oder ohne Einwirkung eines Oxid reduzierenden Gases (Beispiel: Formiergas) oder Plasmas stattfinden. Die Benetzbarkeit kann durch Aufbringen einer benetzbaren Schicht während einer früheren Verfahrensstufe gewährleistet werden.
  • Das Jetten von flüssigem Metall oder flüssiger Metalllegierungen erfolgt unter einem Winkel, der sich nach der Topologie des Substrats S richtet. In anderem Fall, wenn Lotdepots erzeugt werden, die wie oben beschrieben im späteren Reflow-Prozess den Metallrahmen NF benetzen und dann das Bauelement verschließen, kann das Jetten unter dem technologisch einfacheren rechten Winkel gegen die Oberfläche bzw. Substratebene erfolgen, da ein direkter Kontakt von Lotdepots LD zu Chip- oder Rahmenflanken in diesem Verfahren nicht zwingend notwendig ist (siehe 1C).
  • Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem entstehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikroporen in der Verschlussschicht. Das Bauelement ist somit gegen Kontamination und andere Umwelteinflüsse geschützt.
  • Das flüssige Metall oder die flüssige Metalllegierung beziehungsweise die Lotdepots zum Bilden der metallischen Verschlussschicht SL weisen Metalle mit Schmelzpunkten Smp von kleiner 300°C unter Normbedingungen auf. Geeignete Beispiele umfassen: AuSn (Smp = 283°C), Sn (Smp = 231°C), SnAg, SnCu, SnAgCu, 90In10Ag (Smp = 237°C), In (Smp = 157°C), 97In3Ag (Smp = 143°C), 52In48Sn (Smp = 118°C), 42Sn58Bi (Smp = 138°C), SnBi, SnBiAg, SnZn.
  • Damit die Chips CH beim Jetten von flüssigem Metall beziehungsweise flüssiger Metalllegierungen und beim Jetten von Lotdepots auch in weiteren Benetzungsprozessen in Position bleiben, sind Bumpverbindungen B erforderlich, deren Schmelzpunkte Smp bevorzugt folgenden Beziehungen genügen: Smp (Bump) > Smp (Jetmetall) T(beim Jetten) < Smp (Bump).
  • Diese Bedingung ist für Studbumps aus Au oder Cu(Pt) immer erfüllt, wenn als flüssiges Metall Lot eingesetzt wird. Wärmeausdehnungskoeffizienten einander angepasst sind.
  • Die 2A, 2B, 2C und 2D zeigen beispielhafte Ausführungsformen eines Bauelements gemäß der ersten Aufbauvariante mit unterschiedlichen Ausgestaltungen nach dem vorgeschlagenen Prinzip. Die erste Aufbauvariante wird beispielhaft herangezogen und die gezeigten Prinzipien lassen sich, wenn nicht anders erwähnt, auch auf ein Bauelement nach der zweiten Aufbauvariante anwenden.
  • In 2A umfasst der Metallrahmen MF eine Schichtenfolge aus erstem und zweitem Metall MF1, MF2. Dabei ist das zweite Metall MF2 in einer dünnen Schicht auf dem ersten Metall MF1 aufgetragen. Das zweite Metall umfasst beispielsweise Ag, Au, Pd, Pt oder Sn und ist so beschaffen, dass es vom flüssigen Jetmetall benetzt wird. Der Metallrahmen MF kann dabei vollständig oder nur auf seiner nach oben (unten) weisenden Oberfläche mit der dünnen Schicht versehen sein. Diese Schicht wird vorzugsweise stromlos abgeschieden, hat im Fall, dass sie aus Ag, Au, Pd oder Pt besteht, eine Dicke von kleiner 1 um und im Fall von Au, Pd und Pt eine Dicke von vorzugsweise ca. 100 nm.
  • Die Metallisierungsschicht ML auf dem Substrat S weist ebenfalls unterschiedliche Materialien M1, M2, M3 in Schichtenform auf. Die Metallisierungsschicht ML wird im Zuge der Herstellung des Substrates S auf diesem aufgebracht und hat ebenfalls eine Rahmenstruktur. Beispielsweise kann die Metallisierungsschicht ML bei Verwendung von HTCC aus einer Schichtenfolge M1, M2, M3 bestehen. Diese kann etwa W, Ni und Au aufweisen. Wird LTCC als Keramik verwendet, so kann die Schichtenfolge M1, M2, M3 beispielsweise Ag, Cu und Pd aufweisen. Die Metallisierungsschicht ML wird hergestellt, indem durch Abscheiden und gegebenenfalls Einsintern die jeweiligen Materialien. Die Dicke der Metallisierungsschicht ML ist dabei abhängig von der Topologie des Substrats S und so gewählt, dass diese vor dem Aufsetzen des oder der Chips CH plan gefräst werden kann.
  • Alternativ kann die Metallisierungsschicht ML verformbar sein und z. B. aus Sn hergestellt werden.
  • 2B zeigt eine ähnliche Struktur, die gegenüber der Ausführung nach 2A keine dünne Schicht mit einem zweitem Metall MF2 auf dem Metallrahmen MF aufweist.
  • 2C zeigt eine Ausführungsform, bei der vor dem Jetten über das mit Chips CH bestückte Substrat S und die Chips CH eine Metallschicht SPL bzw. Metall-Schichtenfolge aufgebracht ist. Diese Metallschicht kann zum Beispiel Au, Ag, Pt, Pd, Cu, TiCu, TiWCu, TiCuAu, TiCuAg aufweisen. Die Metallschicht SPL ist so beschaffen, dass sie vom flüssigen Jetmetall benetzt wird. Die Schicht SPL wird durch ein PVD-Verfahren oder bevorzugt durch Sputtern aufgebracht, beispielsweise in einem Niedertemperatur-Plasmaverfahren.
  • 2D ist beispielhaft die Bumpverbindung B durch eine Schichtenfolge aus einem ersten und zweiten Bumpmaterial B1, B2 aufgebaut. Dabei ist ähnlich wie beim in der 2A dargestellten Metallrahmen MF das zweite Bumpmaterial B2 in einer dünnen Schicht auf dem ersten Bumpmaterial B1 aufgetragen. Das zweite Bumpmaterial umfasst beispielsweise Ag, Au, Pd, Sn oder Pt und ist so beschaffen, dass es vom flüssigen Jetmetall benetzt wird. Dies erleichtert eine Verlötung der Bumpverbindung mit dem Substrat S über die Metallisierungsschicht ML. Die Metallisierungsschicht ML weist dazu wiederum die Schichtenfolge M1, M2, M3 auf.
  • In einer weiteren nicht gezeigten Ausführung der Erfindung kann die Metallverschlussschicht auch durch Tauchen des mit Chips CH bestückten Substrats S in ein flüssiges Lot erfolgen. Dies erfolgt zweckmäßigerweise in einer Art Wellenlötverfahren. Das überschüssige Lot kann dann in einem Hot-Air-Level-Verfahren abgeblasen beziehungsweise abgeschleudert werden. Auch in dieser Ausführung ist es vorteilhaft, wenn die Temperatur des Lotes im Bad niedriger ist, als die Schmelztemperatur der Bumpverbindungen B.
  • Bezugszeichenliste
    • AG
      Spalt
      B
      Bumpverbindung
      B1
      Bumpmaterial
      B2
      Bumpmaterial
      CH
      Chip
      JET
      Jetdrucktröpfchen
      M1
      Schichtmaterial
      M2
      Schichtmaterial
      M3
      Schichtmaterial
      MF
      Rahmen
      MF1
      Metall
      MF2
      Metall
      ML
      Metallisierungsschicht
      LD
      Lotdepot
      S
      Substrat
      SL
      metallische Verschlussschicht
      SPL
      Metallschicht
      V
      Volumen

Claims (15)

  1. Bauelement – mit einem Substrat (S), – mit einem Chip (CH), – mit einem Rahmen (MF), wobei der Rahmen (MF), das Substrat (S) und der Chip (CH) ein Volumen (V) umschließen und – eine metallische Verschlussschicht (SL), die eingerichtet ist, das Volumen (V) hermetisch abzudichten, wobei die metallische Verschlussschicht (SL) ein erhärtetes flüssiges Metall oder eine erhärtete flüssige Metalllegierung aufweist.
  2. Bauelement nach Anspruch 1, wobei – der Rahmen (MF) mit dem Substrat (S) verbunden ist und der Chip (CH) auf dem Rahmen (MF) aufliegt und – die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Chip (CH) und Rahmen (MF) verläuft und den Chip (CH) und den Rahmen (MF) verbindet.
  3. Bauelement nach Anspruch 1, wobei – der Rahmen (MF) mit dem Chip (CH) verbunden ist und der Rahmen (MF) auf dem Substrat (S) aufliegt und – die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Substrat (S) und Rahmen (MF) verläuft und das Substrat (S} und den Rahmen (MF) verbindet.
  4. Bauelement nach einem der vorstehenden Ansprüche, wobei das Substrat (S), der Chip (CH), der Rahmen (MF) und die metallische Verschlussschicht (SL) von einer galvanischen Schicht wenigstens teilweise umschlossen ist.
  5. Bauelement nach einem der vorstehenden Ansprüche, bei dem die metallische Verschlussschicht (SL) eine Jetstrahldruck-Struktur darstellt.
  6. Bauelement nach einem der vorstehenden Ansprüche, bei dem die metallische Verschlussschicht (SL) eine Lot-Struktur darstellt.
  7. Bauelement nach einem der vorstehenden Ansprüche, bei dem der Chip (CH) an einer dem umschlossenen Volumen (V) zugeneigten Oberfläche mit wenigstens einer Bumpverbindung, insbesondere Studbumps oder Lotbumps, mit dem Substrat (S) verschaltet ist.
  8. Bauelement nach einem der vorstehenden Ansprüche, bei dem der Rahmen (MF) ein Metall oder eine Mehrschichtstruktur von Metallen aufweist.
  9. Bauelement nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht mittels Erhärtens Metalle mit Schmelzpunkten von kleiner 300°C unter Normbedingungen aufweisen.
  10. Bauelement nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht Metalle eine von Null verschiedene Benetzbarkeit mit der Oberfläche des Chips (CH) und/oder des Substrats (S) aufweist.
  11. Bauelement nach einem der vorstehenden Ansprüche, welches nach einem der Verfahren gemäß den Ansprüchen 12 bis 15 hergestellt wird.
  12. Verfahren zum Herstellen eines Bauelements mit einem Substrat (S), einem Chip (CH) und einem Rahmen (MF), umfassend die Schritte: – Umschließen eines Volumens (V) mittels des Rahmens (MF), des Substrats (S) und des Chips (CH) und – hermetisches Verschliefen des Volumens (V) mit einer metallischen Verschlussschicht (SL) indem ein flüssiges Metall oder eine flüssige Metalllegierung auf das Bauelement aufgebracht wird und das flüssige Metall oder die flüssige Metalllegierung erhärtet.
  13. Verfahren nach dem vorherigen Anspruch, bei dem – der Rahmen (MF) mit dem Substrat (S) verbunden wird und der Chip (CH) auf dem Rahmen (MF) aufliegt und – die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Chip (CH) und Rahmen (MF) aufgebracht wird und mittels Erhärtens des flüssigen Metalls oder der flüssigen Metalllegierung den Chip (CH) und den Rahmen (MF) verbindet.
  14. Verfahren nach einem der vorstehenden Ansprüche, bei dem – der Rahmen (MF) mit dem Chip (CH) verbunden wird und der Rahmen (MF) auf dem Substrat (S) aufliegt und – die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Substrat (S) und Rahmen (MF) aufgebracht wird und mittels Erhärtens des flüssigen Metalls oder der flüssigen Metalllegierung das Substrat (S) und den Rahmen (MF) verbindet.
  15. Verfahren nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegierung aufgebracht wird mittels – Dosierung mit Jetstrahldrucktechnik, – Aufbringen eines Lotdepots und Erhitzen des Lotdepots oder – wenigstens teilweises Eintauchen des Bauelements in ein flüssiges Lot.
DE102011112476A 2011-09-05 2011-09-05 Bauelement und Verfahren zum Herstellen eines Bauelements Ceased DE102011112476A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011112476A DE102011112476A1 (de) 2011-09-05 2011-09-05 Bauelement und Verfahren zum Herstellen eines Bauelements
PCT/EP2012/065759 WO2013034394A1 (de) 2011-09-05 2012-08-10 Bauelement und verfahren zum herstellen eines bauelements
US14/239,990 US20140226285A1 (en) 2011-09-05 2012-08-10 Component and Method for Producing a Component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011112476A DE102011112476A1 (de) 2011-09-05 2011-09-05 Bauelement und Verfahren zum Herstellen eines Bauelements

Publications (1)

Publication Number Publication Date
DE102011112476A1 true DE102011112476A1 (de) 2013-03-07

Family

ID=46763045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011112476A Ceased DE102011112476A1 (de) 2011-09-05 2011-09-05 Bauelement und Verfahren zum Herstellen eines Bauelements

Country Status (3)

Country Link
US (1) US20140226285A1 (de)
DE (1) DE102011112476A1 (de)
WO (1) WO2013034394A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013106937A1 (de) * 2013-07-02 2015-01-08 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
GB2516079A (en) * 2013-07-10 2015-01-14 Melexis Technologies Nv Method for hermetically sealing with reduced stress
WO2015197551A1 (de) * 2014-06-23 2015-12-30 Epcos Ag Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement
WO2016134803A1 (de) * 2015-02-27 2016-09-01 Epcos Ag Mems-bauelement mit hoher integrationsdichte
DE102015121979A1 (de) * 2015-12-16 2017-06-22 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
DE102016110539A1 (de) * 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
CN109640538A (zh) * 2017-10-06 2019-04-16 奥特斯奥地利科技与系统技术有限公司 至少一部分设计为三维打印结构的部件载体及其制造方法
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
WO2023144346A1 (de) * 2022-01-28 2023-08-03 Ams-Osram International Gmbh Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637019B (zh) * 2013-10-03 2019-09-10 株式会社可乐丽 热塑性液晶聚合物膜、电路基板、及它们的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222056A1 (en) * 2004-04-22 2007-09-27 Epcos Ag Encapsulated Electrical Component and Production Method
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429231A (en) * 1966-04-18 1969-02-25 Int Basic Economy Corp Fluid motor
US3439231A (en) * 1967-02-13 1969-04-15 Mallory & Co Inc P R Hermetically encapsulated electronic device
US4805009A (en) * 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
US5023398A (en) * 1988-10-05 1991-06-11 Olin Corporation Aluminum alloy semiconductor packages
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5881994A (en) * 1996-06-11 1999-03-16 Trw Inc. Variable temperature control system for vehicles
US5876615A (en) * 1997-01-02 1999-03-02 Hewlett-Packard Company Molten solder drop ejector
US6070779A (en) * 1997-02-06 2000-06-06 U.S. Philips Corporation Liquid dosing device
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6659329B1 (en) * 1999-04-16 2003-12-09 Edison Welding Institute, Inc Soldering alloy
ATE340761T1 (de) * 1999-12-15 2006-10-15 Asulab Sa Hermetische in-situ-gehäusungsmethode von mikrosystemen
ATE241253T1 (de) * 1999-12-17 2003-06-15 Osram Opto Semiconductors Gmbh Kapselung für organische leds
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
ATE533420T1 (de) * 2002-04-30 2011-12-15 Orthosoft Inc Berechnung der femur-resektion bei knieoperationen
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US8394679B2 (en) * 2004-05-28 2013-03-12 Stellarray, Inc. Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture
DE102005037869B4 (de) * 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2007275921A (ja) * 2006-04-05 2007-10-25 Mitsubishi Electric Corp はんだ合金およびはんだ付方法
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102008040775A1 (de) * 2008-07-28 2010-02-04 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum selektiven Verkapseln
DE102008042106A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
JP5686943B2 (ja) * 2008-09-17 2015-03-18 太陽誘電株式会社 弾性波デバイス及びその製造方法
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222056A1 (en) * 2004-04-22 2007-09-27 Epcos Ag Encapsulated Electrical Component and Production Method
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543541B1 (en) 2013-07-02 2017-01-10 Osram Oled Gmbh Optoelectronic component and method for the production thereof
DE102013106937B4 (de) 2013-07-02 2022-02-17 Pictiva Displays International Limited Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102013106937A1 (de) * 2013-07-02 2015-01-08 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US9850122B2 (en) 2013-07-10 2017-12-26 Melexis Technologies Nv Method for hermetically sealing with reduced stress
GB2516079A (en) * 2013-07-10 2015-01-14 Melexis Technologies Nv Method for hermetically sealing with reduced stress
WO2015197551A1 (de) * 2014-06-23 2015-12-30 Epcos Ag Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement
US10542630B2 (en) 2014-06-23 2020-01-21 Tdk Corporation Housing for an electric component, and method for producing a housing for an electric component
CN107207245B (zh) * 2015-02-27 2020-02-14 追踪有限公司 具有高集成密度的mems器件
CN107207245A (zh) * 2015-02-27 2017-09-26 追踪有限公司 具有高集成密度的mems器件
WO2016134803A1 (de) * 2015-02-27 2016-09-01 Epcos Ag Mems-bauelement mit hoher integrationsdichte
JP2018509305A (ja) * 2015-02-27 2018-04-05 スナップトラック・インコーポレーテッド 高集積密度を有するｍｅｍｓ部品
DE102015121979A1 (de) * 2015-12-16 2017-06-22 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
DE102015121979B4 (de) 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
US10448530B2 (en) 2015-12-16 2019-10-15 Rf360 Technology (Wuxi) Co., Ltd. Housing used for electric component and method for manufacturing same
DE102016110539A1 (de) * 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
US10154617B2 (en) 2016-06-08 2018-12-11 Biotronik Se & Co. Kg Integral metallic joint based on electrodeposition
CN109640538A (zh) * 2017-10-06 2019-04-16 奥特斯奥地利科技与系统技术有限公司 至少一部分设计为三维打印结构的部件载体及其制造方法
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
WO2023144346A1 (de) * 2022-01-28 2023-08-03 Ams-Osram International Gmbh Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Also Published As

Publication number Publication date
WO2013034394A1 (de) 2013-03-14
US20140226285A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
DE102011112476A1 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE102006019080B3 (de) Herstellungsverfahren für ein gehäustes Bauelement
DE69322819T2 (de) Piezoelektrischer Schwinger und sein Herstellungsverfahren
DE102010056431B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
WO2008148736A2 (de) Verfahren zur herstellung eines mems-packages
EP1412974A2 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE102005053722B4 (de) Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
WO2007137568A1 (de) Flip-chip-bauelement und verfahren zur herstellung
WO2005102910A1 (de) Verkapseltes elektrisches bauelement und verfahren zur herstellung
WO1996025263A2 (de) Verfahren zur verbindung eines flexiblen substrats mit einem chip
WO2009092361A2 (de) Mems-bauelement, verfahren zur herstellung eines mems-bauelements und verfahren zur handhabung eines mems-bauelements
WO2010094511A2 (de) Bauteilanordnung und verfahren zu dessen herstellung
DE102008025202A1 (de) Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
DE102008032233A1 (de) Verfahren zur Herstellung einer Kristallvorrichtung
DE10233649B4 (de) Oberflächenwellenelement, Oberflächenwellenbauelement, das dasselbe verwendet, und ein Verfahren zum Herstellen des Oberflächenwellenelements und des Oberflächenwellenbauelements
DE102011018296B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE10015962A1 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
WO2015036908A2 (de) Fügeverfahren, gefüge- und/oder materialzusammensetzungsänderungs-verfahren, sicherungsverfahren, fügemittel und sicherheitssystem unter verwendung reaktiver materialsysteme
WO2014019598A1 (de) Substratverbund, verfahren und vorrichtung zum bonden von substraten
DE102015101878B4 (de) Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung
WO2022053455A1 (de) Verfahren zum verbinden eines optischen kristalls mit einem substrat, und entsprechendes bauelement
DE102011077933B4 (de) Verfahren zum Bonden zweier Substrate
DE102006003835A1 (de) ICs mit aluminiumgebondeten Substraten sowie Verfahren zu deren Herstellung durch Direktkontaktierung mittels Ultraschall
DE10240355A1 (de) Verbundbauteil und Verfahren zur Herstellung eines Verbundbauteiles

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final