WO2013034394A1 - Bauelement und verfahren zum herstellen eines bauelements - Google Patents

Bauelement und verfahren zum herstellen eines bauelements Download PDF

Info

Publication number
WO2013034394A1
WO2013034394A1 PCT/EP2012/065759 EP2012065759W WO2013034394A1 WO 2013034394 A1 WO2013034394 A1 WO 2013034394A1 EP 2012065759 W EP2012065759 W EP 2012065759W WO 2013034394 A1 WO2013034394 A1 WO 2013034394A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
chip
substrate
liquid metal
layer
Prior art date
Application number
PCT/EP2012/065759
Other languages
English (en)
French (fr)
Inventor
Christian Bauer
Hans Krüger
Jürgen PORTMANN
Alois Stelzl
Alexander Schmajew
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to US14/239,990 priority Critical patent/US20140226285A1/en
Publication of WO2013034394A1 publication Critical patent/WO2013034394A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/066—Hermetically-sealed casings sealed by fusion of the joining parts without bringing material; sealed by brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Definitions

  • Device and method for manufacturing a component devices of the type of a micro electromechanical system (MEMS), a micro-electro-optic system (MEOPS) or ei ⁇ nes micro-electro-optical mechanical system (MEOMS) have a chip having conductor tracks connected functional support and is mounted on a carrier substrate.
  • Such chips are po sitioned ⁇ usually in flip-chip technology and to protect against environmental influences such as temperature, moisture and electromagnetic radiation verkap ⁇ rare.
  • a component devices of the type of a micro electromechanical system (MEMS), a micro-electro-optic system (MEOPS) or ei ⁇ nes micro-electro-optical mechanical system (MEOMS) have a chip having conductor tracks connected functional support and is mounted on a carrier substrate.
  • Such chips are po sitioned ⁇ usually in flip-chip technology and to protect against environmental influences such as temperature, moisture and electromagnetic radiation verkap ⁇ rare.
  • Jet or spray technology based on polymers used.
  • these technologies have the disadvantage that the polymers used outgas under temperature stress and are not hermetic to gas and in particular water vapor diffusion.
  • Metallic nanoparticles with subsequent galvanic reinforcement are also used for encapsulation to hermetically seal the encapsulation. Nanoparticles and in particular metallic nanoparticles are stabilized in jetting prior to a sintering step with an organic film which decomposes only at higher temperatures. Already under standard conditions and especially under temperature stress organic material can escape and so contaminate the interior of the encapsulated device.
  • Layers of micropores and the encapsulation is without further re measures not hermetic. Furthermore, methods such as chip-to-substrate bonding, which are derived from wafer to wafer bonding or chip to wafer bonding, are possible, but are technologically very complex.
  • a device in one embodiment, includes a substrate, a chip, and a frame.
  • the frame, the substrate and the chip enclose a volume.
  • a metallic closure layer is provided and configured to hermetically and electromagnetically seal the volume.
  • the substrate is preferably gas-tight and has a ceramic, such as a high-temperature multilayer ceramic or HTCC (High Temperature Cofired Caramic) or a low-temperature cofired ceramic or LTCC (Low Temperature Cofired Ceramic).
  • a ceramic such as a high-temperature multilayer ceramic or HTCC (High Temperature Cofired Caramic) or a low-temperature cofired ceramic or LTCC (Low Temperature Cofired Ceramic).
  • LTCC Low Temperature Cofired Ceramic
  • LCP liquid crystal polymer
  • substrates de ⁇ ren surface is passivated are suitable.
  • the chip has quartz, lithium tantalate, lithium niobate or similar substances and carries functional elements, for example transducers for surface or bulk acoustic waves. For this he has, for example, a piezoelectric beautiful material, electroacoustic transducers and suitable Lei ⁇ terbahnen on.
  • the metallic sealing layer is applied to the component in the form of a liquid metal or a liquid metal alloy.
  • the metal solidifies Bezie ⁇ hung, the metal alloy and forms a hermetic encapsulation.
  • This encapsulation may optionally be galvanically enhanced as a result.
  • ent ⁇ are advantageously during hardening, which is preferably carried out under controlled conditions, no pores or microporosity reindeer in the sealing layer. The component is thus protected against contamination.
  • At least two different construction variants for the construction ⁇ element are possible.
  • the frame is connected to the substrate.
  • the chip is just on the frame.
  • the frame preferably comprises a means, for example Diamantfräsung geglät ⁇ preparing planar surface.
  • the metallic sealing layer is applied along the gap between the chip and frame and extending entspre ⁇ accordingly along this gap.
  • a large area substrate for. Example, from HTCC, LTCC or PCB from LCP
  • a large area substrate for. Example, from HTCC, LTCC or PCB from LCP
  • chips are mounted in flip-chip technology and in a
  • Reflow process with the substrate via the bumps electrically and mechanically connected. After the encapsulation of the chips, the substrate is diced with chips along suitable shegespuren to components.
  • the frame is connected to the chip.
  • the frame rests on the substrate after deposition or forms a gap up to a few ym in width.
  • the gap ⁇ width can vary locally. This variation can be limited as needed by planarizing the frame or substrate.
  • the metallic sealing layer is applied along a gap extending between substrate and frame. By hardening the liquid metal or the liquid metal alloy creates a connection between the substrate and the frame. In order for the metallic sealing layer to bond to the substrate, a corresponding pretreatment of the substrate (eg a pre-structuring) may be necessary.
  • each chip carries a frame. The need for pre-treatment of the substrate depends on the sealing layer used.
  • the substrate has a metallization ⁇ layer in the form of an Underbumpmetallmaschine over the bumped chips and also carries electrically conductive structures. In the preparation of the substrate may be for the metallization z. B. can be applied by solder wettable frame structures on the substrate.
  • the substrate, the chip, the frame and the metallic sealing layer are at least partially enclosed by a galvanic layer.
  • the metallic sealing layer can be further reinforced.
  • the metallic Ver ⁇ circuit layer serves as a Kristallationskeim Mrs be ⁇ relationship as "seed layer” for subsequent electroplating.
  • the metallic layer is a comparison circuit jet beam structure, and is printed by jet ⁇ on the data generated.
  • the metallic sealing layer or the liquid metal or the liquid metal alloy by means of a Jetvons ⁇ will be introduced. In this way, a high spatial accuracy can be achieved and the metallic sealing layer along the attach respective gap in the different construction variants.
  • the metallic closure layer constitutes a solder structure.
  • the liquid metal can be ⁇ relationship, first apply the liquid metal alloy as a solder depot ⁇ necessary and without direct contact with the corresponding gap in the different body variants.
  • the solder structure is preferably heated so that parts of the liquid Me ⁇ talls or the liquid metal alloy to penetrate into the gap and gron- close it by hardening NEN.
  • the chip is electrically and mechanically interconnected with the substrate at at least one bump connection, in particular studbumps or solder bumps, on a surface inclined toward the enclosed volume.
  • the frame has a metal or a multilayer structure of metals.
  • the frame on the substrate is preferably made of copper, nickel, silver or a multilayer structure of these metals and gas-tight connected to the substrate or the chip.
  • metals or Mehr Mrsstruk- structures of metals is advantageous because those are either di rectly or by means of chemical functionalization ⁇ wetting with respect to the liquid metal or the liquid metal alloy of the metallic closure layer.
  • Other materials for the frame such as ceramic or glass solder, are also conceivable. These materials can be selectively applied to data by, for example, the process of "rapid prototyping" by laser sintering.
  • the liquid metal or the liquid metal alloy for forming the metallic sealing layer has metals with melting points Smp of less than 300 ° C. under standard conditions.
  • the liquid metal or the liquid metal alloy for forming the metallic sealing layer has metals which, while wetting the chip and the substrate, do not run on the chip or the substrate.
  • In is suitable because it wets both the chip and the ceramic.
  • the component is produced by one of the following methods.
  • a method of manufacturing a device comprising a substrate, a chip and a Rah ⁇ men the following steps are provided. First, a volume by means of the frame, the substrate and the chip is closed around ⁇ . Finally, the volume is hermetically sealed by means of a metallic sealing layer in that the gap between frame and chip or between frame and sub-frame strat is closed by a liquid metal or a liquid Metallle ⁇ government. As a result, the metal or the metal alloy hardens.
  • the metallic Ver ⁇ circuit layer thus forms a hermetic encapsulation. This encapsulation may optionally be galvanically enhanced as a result.
  • the metallic sealing layer For applying the metallic sealing layer, no organic solvents or polymers are necessary. In addition, advantageously during hardening, which preferably takes place under controlled conditions, no pores or micropore arise in the sealing layer. The component is thus protected against contamination and other environmental influences.
  • the chip is only on the frame.
  • the metallic sealing layer is applied along a gap between the chip and the frame. By hardening the liquid metal or the liquid metal alloy, the chip and the frame are connected.
  • the frame is connected to the chip.
  • the frame partially rests on the substrate and / or forms a gap of a few ym therebetween.
  • the metallic sealing layer is applied along a gap between substrate and frame.
  • the substrate is bonded to the frame.
  • the liquid metal or the liquid metal alloy can be applied by the following methods:
  • solder materials by spraying solder materials by dipping the substrate equipped with chips in a liquid solder bath and removing the excess solder by blowing z. B. by N2, similar to the "hot air leveling" method.
  • FIGS. 1A, 1B, 1C each show exemplary embodiments of a component according to the proposed principle
  • Figures 2A, 2B, 2C and 2D exemplary embodiments of a device in a first construction variant with different metallic sealing layers according to the proposed principle.
  • FIG. 1A shows a first exemplary embodiment of a component according to the proposed principle. Shown is a first construction variant in flip-chip technology.
  • a metal frame MF is applied to a chip CH, so that the metal frame MF partially rests on a substrate S or forms a gap up to a few ym to the substrate.
  • the metal frame MF may be made of a material such as Cu or a series of different metals.
  • the chip CH is electrically and mechanically connected to the substrate S by means of bump connections B. connected. For example, solder bumps or studbumps are used.
  • the gap between the metal frame and the chip is determined by the accuracy of the manufacturing processes of the frame and by the planarity of the substrate in the respective frame region. Face milling of the metal frame can create a plane frame surface in the sub-ym area. Likewise, if necessary, the substrate can be planarized. The maximum allowable gap for the success of a hermetic
  • Closure depends essentially on the amount of the applied jet metal, for example on the quantity of solder. With a JET Tröpf ⁇ surfaces of the liquid during the Jetmetalls Jettens is Darge ⁇ represents.
  • Figure 1B shows an exemplary embodiment of a construction ⁇ elements according to the proposed principle, in a second design variant in flip-chip technology.
  • the metal frame MF is connected to the substrate S.
  • the metal frame MF may be made of a material such as Cu or a series of different metals.
  • the chip CH is electrically and mechanically connected to the substrate S by means of bump connections B.
  • bump connections B For example, solder bumps or studbumps or Cu / Sn pillars are used.
  • Substrate S, metal frame MF and chip CH in turn comprise a volume V.
  • a metallic sealing layer SL is brought onto the component by means of a jet-jet technology.
  • a liquid metal or a liquid metal alloy is applied to the component along the gap SP and thus forms the metallic sealing layer SL.
  • the gap SP between ⁇ metal frame MF and substrate S or between the metal frame MF and chip CH is thus sealed by jetted solidified metal.
  • Jetme- are particularly suitable metals which form a fixed connection with the substrate or the side faces of the chip. This is the case for both alternatives, for example.
  • metallic solder deposits LD can be jetted onto the metal frame MF and be soldered before further process steps. By wetting the adjacent metal surfaces of the metal frame MF and the wettable side surfaces of the chip CH, the metallic sealing layer SL is pronounced and the component is hermetically sealed.
  • Such soldering can take place, for example, in a reflow oven or in a plasma system with or without the action of an oxide-reducing gas (example: forming gas) or plasma.
  • the wettability can be ensured by applying a wettable layer during an earlier stage of the process.
  • the jetting of liquid metal or liquid metal alloys takes place at an angle that depends on the topology of the substrate S.
  • jetting can be done at the technologically simpler right angle against the surface or substrate plane, since direct contact of Lotdepots LD to chip or frame edges in this method is not mandatory (see Fig. IC).
  • ent ⁇ are advantageously during hardening, which is preferably carried out under controlled conditions, no pores or microporosity reindeer in the sealing layer. The component is thus protected against contamination and other environmental influences.
  • Thermal expansion coefficients are adapted to each other.
  • Figures 2A, 2B, 2C and 2D show exemplary embodiments of a device according to the first construction variant with different configurations according to the proposed principle.
  • the first configuration variant is exemplified hey ⁇ range covered and the principles can be shown, unless otherwise mentioned, also be applied to a device after two ⁇ th assembly option.
  • the metal frame MF comprises a layer sequence of first and second metal MF1, MF2.
  • the second metal MF2 is applied in a thin layer on the first metal MF1.
  • the second metal includes, for example, Ag, Au, Pd, Pt, or Sn and is designed to be wetted by liquid jet metal.
  • the metal frame MF can be provided fully ⁇ constantly or only on its upward (bottom) facing surface with the thin layer.
  • This layer is preferably deposited electrolessly, has a thickness of less than 1 ym in the case of Ag, Au, Pd or Pt and, in the case of Au, Pd and Pt, preferably has a thickness of about 100 nm.
  • the metallization layer ML on the substrate S also has different materials Ml, M2, M3 in a layered form.
  • the metallization layer ML is in the course of Her ⁇ position of the substrate S deposited on this and also having a frame structure.
  • Layer sequence Ml, M2, M3 exist. This may have about W, Ni and Au.
  • LTCC is used as the ceramic, it can Cu the sequence of layers Ml, M2, M3, for example, Ag, and Pd have up ..
  • the metallization layer ML is prepared in ⁇ which the respective materials by depositing and optionally one Intern. The thickness of the metallization layer ML is dependent on the topology of the substrate S and chosen so that it can be milled plan before placing the chip or CH.
  • the metallization layer ML may be deformable and e.g. be made of Sn.
  • FIG. 2B shows a similar structure, which, compared to the embodiment according to FIG. 2A, does not have a thin layer with a second metal MF2 on the metal frame MF.
  • FIG. 2C shows an embodiment in which, prior to jetting, a metal layer SPL or metal layer sequence is applied via the substrate S equipped with chips CH and the chips CH.
  • This metal layer may include, for example, Au, Ag, Pt, Pd, Cu, TiCu, TiWCu, TiCuAu, TiCuAg.
  • the metal layer ⁇ SPL is such that it is wetted by the liquid Jetme- tall.
  • the layer SPL is replaced by a PVD
  • Process or preferably applied by sputtering, for example in a low-temperature plasma process.
  • FIG. 2D shows by way of example the bump connection B by a layer sequence of a first and a second bump material Bl, B2.
  • the second bump material B2 is applied in a thin layer on the first bump material B1.
  • the second bump material includes, for example, Ag, Au, Pd, Sn or Pt and is designed to be wetted by liquid jet metal. This facilitates soldering of the bump connection with the substrate S over the metallization layer ⁇ ML.
  • the metallization layer ML in turn has the layer sequence Ml, M2, M3.
  • the metal shutter layer can also proceed by dipping the chips CH equipped with substrate S in a liquid solder ⁇ SUC gene. This is conveniently carried out in a kind of wave soldering. The excess solder can then be blown off or thrown off in a hot-air-level procedure. Also in this embodiment, it is advantageous if the temperature of the solder in the bath is lower than that

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Bauelement umfasst ein Substrat (S), einen Chip (CH), und einen Rahmen (MF), wobei der Rahmen (MF), das Substrat (S) und der Chip (CH) ein Volumen (V) umschließen. Eine metallische Verschlussschicht (SL) ist vorgesehen und eingerichtet, das Volumen (V) hermetisch abzudichten, wobei die metallische Verschlussschicht (SL) ein erhärtetes flüssiges Metall oder eine erhärtete flüssige Metalllegierung aufweist.

Description

Beschreibung
Bauelement und Verfahren zum Herstellen eines Bauelements Bauelemente vom Typ eines mikroelektromechanischen Systems (MEMS) , eines mikroelektrooptischen Systems (MEOPS) oder ei¬ nes mikroelektrooptischmechanischen Systems (MEOMS) verfügen über einen Chip, der mit Leiterbahnen verbundene Funktionsträger aufweist und auf einem Trägersubstrat montiert ist. Solche Chips werden in der Regel in Flip-Chip-Technologie po¬ sitioniert und zum Schutz vor Umgebungseinflüssen, wie Temperatur, Feuchtigkeit und elektromagnetische Strahlung, verkap¬ selt. Zur Verkapselung der Bauelemente wird beispielsweise eine
Jet- beziehungsweise Sprühtechnologie auf Basis von Polymeren verwendet. Diese Technologien haben jedoch den Nachteil, dass die verwendeten Polymere unter Temperaturbeanspruchung ausgasen und nicht hermetisch gegenüber Gas- und insbesondere Was- serdampfdiffusion sind. Zum hermetischen Verschluss der Verkapselung werden unter anderem auch metallische Nanopartikel mit anschließender galvanischer Verstärkung zur Verkapselung verwendet. Nanopartikel und dabei insbesondere metallische Nanopartikel sind beim Jetten vor einem Sinterschritt mit ei- nem organischen Film stabilisiert, der sich erst bei höheren Temperaturen zersetzt. Schon bei Standardbedingungen und besonders unter Temperaturbeanspruchung kann organisches Material austreten und so das Innere des verkapselten Bauelements kontaminieren .
Verwendet man zum Verschluss der Bauelemente aus einem Plas¬ mastrahl abgeschiedene Metallschichten, so weisen diese
Schichten Mikroporen auf und die Verkapselung ist ohne weite- re Maßnahmen nicht hermetisch. Weiterhin sind Verfahren wie Chip zu Substrat-Bonden, welche abgeleitet von Wafer zu Wa- fer-Bonden beziehungsweise Chip zu Wafer-Bonden sind, zwar möglich, jedoch technologisch sehr aufwändig.
Aufgabe der vorliegenden Erfindung ist es, ein Bauelement und ein Verfahren zur Herstellung eines Bauelements zur Verfügung zu stellen, das einen verbesserten hermetischen Verschluss ermöglicht .
Die Aufgabe wird mit den unabhängigen Ansprüchen gelöst. Wei¬ terbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche. In einer Ausführungsform umfasst ein Bauelement ein Substrat, einen Chip und einen Rahmen. Dabei umschließen der Rahmen, das Substrat und der Chip ein Volumen. Eine metallische Ver¬ schlussschicht ist vorgesehen und dazu eingerichtet, um das Volumen hermetisch und elektromagnetisch abzudichten.
Bevorzugt ist das Substrat gasdicht und weist eine Keramik auf, wie eine Hochtemperatur-Mehrlagenkeramik beziehungsweise HTCC (High Temperature Cofired Caramic) oder eine Niedertem- peratur-Einbrand-Keramik beziehungsweise LTCC (Low Temperatu- re Cofired Ceramic) . Je nach de Anforderungen sind auch hin¬ reichend gasdichte Polymere mit niedriger Wasserdampfabsorp- tion und Ausgasung wie zum Beispiel Substrate mit LCP Zwi¬ schenlagen (LCP = liquid crystal polymer) oder Substrate, de¬ ren Oberfläche passiviert ist, geeignet. Bevorzugt ist es weiterhin, dass der Chip Quarz, Lithiumtantalat , Lithiumnio- bat oder ähnliche Stoffe aufweist und Funktionselemente trägt, zum Beispiel Wandler für akustische Oberflächen- oder Volumenwellen. Dazu weist er beispielsweise ein piezoelektri- sches Material, elektroakustische Wandler und geeignete Lei¬ terbahnen auf.
Die metallische Verschlussschicht wird in Form eines flüssi- gen Metalls oder einer flüssigen Metalllegierung auf das Bauelement aufgebracht. In der Folge erhärtet das Metall bezie¬ hungsweise die Metalllegierung und bildet eine hermetische Verkapselung . Diese Verkapselung kann in der Folge gegebenenfalls galvanisch verstärkt werden.
Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem ent¬ stehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikropo- ren in der Verschlussschicht. Das Bauelement ist somit gegen Kontamination geschützt.
Wenigstens zwei unterschiedliche Aufbauvarianten für das Bau¬ element sind möglich.
In einer Ausführungsform ist der Rahmen mit dem Substrat verbunden. Der Chip liegt auf dem Rahmen lediglich auf. Der Rahmen weist bevorzugt eine z.B. mittels Diamantfräsung geglät¬ tete plane Oberfläche auf. Dadurch ist es möglich, dass ein mit Bumpverbindungen versehener Chip nach einer Flip-Chip - Montage und Kollabieren (Kollapsing) der Bumpverbindungen in einem anschließenden Reflowprozess auf dem Rahmen gleichmäßig aufliegt und ein Spalt zwischen Chip und Rahmen bei entspre¬ chend angepassten Rahmenhöhen, Bumpverbindungshöhen und Kol- lapsing nahezu Null ist. Durch Druckbeaufschlagung des Chips bei geschmolzenen Bumpverbindungen und Abkühlen unter dem Schmelzpunkt der Bumps bei anhaltender Druckbeaufschlagung kann der Spalt zwischen Chip und Rahmen minimiert werden und bei diamantgefrästen Rahmen kleiner 10 nm betragen.
Die metallische Verschlussschicht wird entlang des Spalts zwischen Chip und Rahmen aufgebracht und verläuft entspre¬ chend entlang dieses Spaltes. Die Verbindung von Chip und Rahmen und damit die Verkapselung des Bauelements erfolgt in¬ dem das flüssige Metall beziehungsweise die flüssige Metall¬ legierung erhärtet.
In dieser Aufbauvariante wird in einem ersten Verfahrens¬ schritt ein großflächiges Substrat (z. B. aus HTCC, LTCC oder PCB aus LCP) mit einer Vielzahl von Rahmen versehen. Über diese Rahmen werden in weiteren Verfahrensschritten bebumpte Chips in Flip-Chip-Technologie aufgesetzt und in einem
Reflowprozess mit dem Substrat über die Bumps elektrisch und mechanisch verbunden. Nach der Verkapselung der Chips wird das Substrat mit den Chips entlang geeigneter Sägespuren zu Bauelementen vereinzelt.
In einer weiteren Ausführungsform beziehungsweise einer alternativen Aufbauvariante ist der Rahmen mit dem Chip verbunden. Der Rahmen liegt nach dem Aufsetzen auf dem Substrat auf oder bildet einen Spalt bis zu einigen ym Breite. Die Spalt¬ breite kann lokal schwanken. Diese Schwankung kann bei Bedarf durch Planarisieren des Rahmens bzw. des Substrats nach oben begrenzt werden.
Die metallische Verschlussschicht wird entlang eines Spalts, der zwischen Substrat und Rahmen verläuft, aufgebracht. Durch Erhärten des flüssigen Metalls beziehungsweise der flüssigen Metalllegierung entsteht eine Verbindung zwischen Substrat und Rahmen. Damit die metallische Verschlussschicht sich mit dem Substrat verbindet kann eine entsprechende Vorbehandlung des Substrats (z.B. eine Vorstrukturierung) erforderlich sein. In dieser alternativen Aufbauvariante trägt jeder Chip einen Rahmen. Die Notwendigkeit einer Vorbehandlung des Substrats hängt ab von der verwendeten Verschlussschicht. Das Substrat weist gegenüber den bebumpten Chips eine Metallisierungs¬ schicht in Form einer Underbumpmetallisierung auf und trägt auch elektrisch leitende Strukturen. Bei der Herstellung des Substrats können für die Metallisierungsschicht z. B. durch Lot benetzbare Rahmenstrukturen auf das Substrat aufgebracht werden . Nach einer weiteren Ausführungsform sind das Substrat, der Chip, der Rahmen und die metallische Verschlussschicht von einer galvanischen Schicht wenigstens teilweise umschlossen.
Mit Hilfe der galvanischen Schicht kann die metallische Ver- schlussschicht weiter verstärkt werden. Die metallische Ver¬ schlussschicht dient als eine Kristallationskeimschicht be¬ ziehungsweise "Seedlayer" für die anschließende Galvanik.
In einer weiteren Ausführungsform stellt die metallische Ver- schlussschicht eine Jet-Strahlstruktur dar und ist durch Jet¬ drucken nach Daten erzeugt.
Zum Bilden der Jet-Strahlstruktur wird die metallische Verschlussschicht beziehungsweise das flüssige Metall oder die flüssige Metalllegierung mit Hilfe eines Jetverfahrens aufge¬ bracht. Auf diese Weise lässt sich eine hohe Ortsgenauigkeit erzielen und die metallische Verschlussschicht entlang des jeweiligen Spalts in den verschiedenen Aufbauvarianten anbringen .
In einer weiteren Ausführungsform stellt die metallische Ver- schlussschicht eine Lotstruktur dar.
Mit Hilfe der Lotstruktur lässt sich das flüssige Metall be¬ ziehungsweise die flüssige Metalllegierung zunächst als Lot¬ depot und ohne notwendigen direkten Kontakt zum entsprechen- den Spalt in den verschiedenen Aufbauvarianten aufbringen. Zum Aktivieren der metallischen Verschlussschicht wird die Lotstruktur bevorzugt erhitzt, sodass Teile des flüssigen Me¬ talls beziehungsweise der flüssigen Metalllegierung in den Spalt eindringen und diesen durch Erhärten verschließen kön- nen.
In einer weiteren Ausführungsform ist der Chip an einer dem umschlossenen Volumen zugeneigten Oberfläche mit wenigstens einer Bumpverbindung, insbesondere Studbumps oder Lotbumps, mit dem Substrat elektrisch und mechanisch verschaltet.
In einer weiteren Ausführungsform weist der Rahmen ein Metall oder eine Mehrschichtstruktur von Metallen auf. Der Rahmen auf dem Substrat ist bevorzugt aus Kupfer, Nickel, Silber oder einer Mehrschichtstruktur dieser Metalle gefertigt und gasdicht mit dem Substrat oder dem Chip verbunden.
Die Verwendung von Metallen beziehungsweise Mehrschichtstruk- turen aus Metallen ist vorteilhaft, weil diese entweder di¬ rekt oder mittels chemischer Funktionalisierung benetzend gegenüber dem flüssigen Metall beziehungsweise der flüssigen Metalllegierung der metallischen Verschlussschicht sind. Andere Materialien für den Rahmen, wie beispielsweise Keramik oder Glaslot, sind ebenfalls denkbar. Diese Materialien können selektiv z.B. mit dem Verfahren des „Rapid Prototyping" durch Lasersintern nach Daten aufgebracht werden.
In einer weiteren Ausführungsform weist das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht Metalle mit Schmelzpunkten Smp von kleiner 300 °C unter Normbedingungen auf.
Geeignete Beispiele umfassen: AuSn (Smp = 283°C), Sn (Smp = 231°C), SnAg, SnCu, SnAgCu, 90InlOAg (Smp = 237°C), In (Smp = 157°C), 97In3Ag (Smp = 143°C), 52In48Sn (Smp = 118°C),
42Sn58Bi (Smp = 138°C), SnBi, SnBiAg, SnZn.
Gemäß einer weiteren Ausführungsform weist das flüssige Metall oder die flüssige Metalllegierung zum Bilden der metallischen Verschlussschicht Metalle auf, die Chip und Substrat zwar benetzen, aber nicht auf dem Chip oder dem Substrat verlaufen. Dabei ist beispielsweise In geeignet, weil es sowohl den Chip wie auch Keramik benetzt.
In einer weiteren Ausführungsform ist das Bauelement mit ei- nem der folgenden Verfahren hergestellt.
In einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Substrat, einem Chip und einem Rah¬ men sind die folgenden Schritte vorgesehen. Zunächst wird ein Volumen mittels des Rahmens, des Substrats und des Chips um¬ schlossen. Schließlich wird mit einer metallischen Verschlussschicht das Volumen hermetisch verschlossen, indem der Spalt zwischen Rahmen und Chip bzw. zwischen Rahmen und Sub- strat durch ein flüssiges Metall oder eine flüssige Metallle¬ gierung verschlossen wird. In der Folge erhärtet das Metall beziehungsweise die Metalllegierung. Die metallische Ver¬ schlussschicht bildet so eine hermetische Verkapselung. Diese Verkapselung kann in der Folge gegebenenfalls galvanisch verstärkt werden.
Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem ent- stehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikropo- ren in der Verschlussschicht. Das Bauelement ist somit gegen Kontaminationen und andere Umwelteinflüsse geschützt. In einer weiteren Ausführungsform wird der Rahmen mit dem
Substrat verbunden. Der Chip liegt lediglich auf dem Rahmen auf. Die metallische Verschlussschicht wird entlang eines Spalts zwischen Chip und Rahmen aufgebracht. Durch Erhärten des flüssigen Metalls oder der flüssigen Metalllegierung wird der Chip und der Rahmen verbunden.
In einer weiteren Ausführungsform wird der Rahmen mit dem Chip verbunden. Der Rahmen liegt partiell auf dem Substrat auf und/oder bildet dazwischen einen Spalt von einigen ym. Die metallische Verschlussschicht wird entlang eines Spalts zwischen Substrat und Rahmen aufgebracht. Durch Erhärten des flüssigen Metalls oder der flüssigen Metalllegierung wird das Substrat mit dem Rahmen verbunden. Das flüssige Metall bzw. die flüssige Metalllegierung kann mit folgenden Verfahren aufgebracht werden:
durch Jetten von Lotmaterialien
durch Sprühen von Lotmaterialien durch Tauchen des mit Chips bestückten Substrats in ein flüssiges Lotbad und Entfernen des überschüssigen Lots durch Abblasen z. B. mittels N2, ähnlich wie beim „Hot Air Levelling" Verfahren.
Die Erfindung wird nachfolgend an mehreren Ausführungsbei¬ spielen anhand von Figuren erläutert. So weit sich Teile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen:
Figuren 1A, 1B, IC jeweils beispielhafte Ausführungsformen eines Bauelements nach dem vorgeschlagenen Prinzip,
Figuren 2A, 2B, 2C und 2D beispielhafte Ausführungsformen eines Bauelements in einer ersten Aufbauvariante mit unterschiedlichen metallischen Verschlussschichten nach dem vorgeschlagenen Prinzip.
Figuren 1A bis IC zeigen jeweils ein Bauelement während (lin¬ kes Bauelement) und nach (rechtes Bauelement) dem jeweiligen Herstellungsverfahren einer Verschlussschicht. Figur 1A zeigt eine erste beispielhafte Ausführungsform eines Bauelements nach dem vorgeschlagenen Prinzip. Gezeigt ist eine erste Aufbauvariante in Flip-Chip-Technologie. In dieser ist auf einem Chip CH ein Metallrahmen MF aufgebracht, sodass der Metallrahmen MF partiell auf einem Substrat S aufliegt bzw. einen Spalt bis zu wenigen ym zum Substrat ausbildet. Der Metall- rahmen MF kann aus einem Material wie Cu bestehen oder aus einer Folge verschiedener Metalle. Der Chip CH ist mittels Bumpverbindungen B mit dem Substrat S elektrisch und mecha- nisch verbunden. Dazu werden beispielsweise Lotbumps oder Studbumps verwendet.
Der Spalt zwischen Metallrahmen und Chip ist bestimmt durch die Genauigkeit der Herstellungsprozesse des Rahmens und durch die Planität des Substrats im jeweiligen Rahmenbereich. Durch Planfräsen des Metallrahmens kann eine im sub-ym Bereich plane Rahmenoberfläche geschaffen werden. Ebenso kann, soweit erforderlich, das Substrat planarisiert werden. Der maximal zulässige Spalt für das Gelingen eines hermetischen
Verschlusses hängt wesentlich von der Menge des aufgebrachten Jetmetalls z.B. von der Lotmenge ab. Mit JET ist ein Tröpf¬ chen des flüssigen Jetmetalls während des Jettens darge¬ stellt.
Figur 1B zeigt eine beispielhafte Ausführungsform eines Bau¬ elements nach dem vorgeschlagenen Prinzip in einer zweiten Aufbauvariante in Flip-Chip-Technologie. In diesem Fall ist der Metallrahmen MF mit dem Substrat S verbunden. Der Metall- rahmen MF kann aus einem Material wie Cu bestehen oder aus einer Folge verschiedener Metalle. Der Chip CH ist mittels Bumpverbindungen B mit dem Substrat S elektrisch und mechanisch verbunden. Dazu werden beispielsweise Lotbumps oder Studbumps oder Cu/Sn Pillars verwendet.
Im Gegensatz zur ersten Aufbauvariante liegt in der zweiten Aufbauvariante der Chip CH partiell auf dem Metallrahmen MF auf oder bildet mit dem Metallrahmen einen hinreichend klei¬ nen Spalt. Substrat S, Metallrahmen MF und Chip CH umfassen wiederum ein Volumen V. Die folgenden Ausführungen lassen sich auf beide Aufbauvarianten nach den Figuren 1A und 1B anwenden. Sind Unterscheidungen nötig, so werden diese explizit erwähnt. Um das Volumen V hermetisch und vakuumdicht abzuschließen, wird mittels einer Jet-Strahltechnologie eine metallische Verschlussschicht SL auf das Bauelement gebracht. Dazu wird ein flüssiges Metall oder eine flüssige Metalllegierung auf das Bauelement entlang des Spaltes SP aufgebracht und bildet so die metallische Verschlussschicht SL. Der Spalt SP zwi¬ schen Metallrahmen MF und Substrat S beziehungsweise zwischen Metallrahmen MF und Chip CH wird somit durch gejettetes erstarrtes Metall abgedichtet. Je nachdem sich der Metallrah¬ men auf dem Chip oder auf dem Substrat befindet, sind Jetme- talle besonders geeignet, welche auch mit dem Substrat oder den Seitenflächen des Chips eine feste Verbindung eingehen. Das ist für beide Alternativen beispielsweise für In der Fall . Alternativ können gemäß Figur IC metallische Lotdepots LD auf den Metallrahmen MF gejettet werden und vor weiteren Prozessschritten zum Verlöten gebracht werden. Durch Benetzen der anliegenden Metallflächen des Metallrahmens MF und den benetzbaren Seitenflächen des Chips CH wird die metallische Verschlussschicht SL ausgeprägt und das Bauelement hermetisch verschlossen. Solches Verlöten kann zum Beispiel in einem Reflow-Ofen oder in einer Plasmaanlage mit oder ohne Einwirkung eines Oxid reduzierenden Gases (Beispiel: Formiergas) oder Plasmas stattfinden. Die Benetzbarkeit kann durch Auf- bringen einer benetzbaren Schicht während einer früheren Verfahrensstufe gewährleistet werden. Das Jetten von flüssigem Metall oder flüssiger Metalllegierungen erfolgt unter einem Winkel, der sich nach der Topolo- gie des Substrats S richtet. In anderem Fall, wenn Lotdepots erzeugt werden, die wie oben beschrieben im späteren Reflow- Prozess den Metallrahmen MF benetzen und dann das Bauelement verschließen, kann das Jetten unter dem technologisch einfacheren rechten Winkel gegen die Oberfläche bzw. Substratebene erfolgen, da ein direkter Kontakt von Lotdepots LD zu Chipoder Rahmenflanken in diesem Verfahren nicht zwingend notwen- dig ist (siehe Fig. IC) .
Zum Aufbringen der metallischen Verschlussschicht sind keine organischen Lösungsmittel oder Polymere notwendig. Zudem ent¬ stehen vorteilhafterweise beim Erhärten, das bevorzugt unter kontrollierten Bedingungen erfolgt, keine Poren oder Mikropo- ren in der Verschlussschicht. Das Bauelement ist somit gegen Kontamination und andere Umwelteinflüsse geschützt.
Das flüssige Metall oder die flüssige Metalllegierung bezie- hungsweise die Lotdepots zum Bilden der metallischen Verschlussschicht SL weisen Metalle mit Schmelzpunkten Smp von kleiner 300 °C unter Normbedingungen auf. Geeignete Beispiele umfassen: AuSn (Smp = 283°C), Sn (Smp = 231°C), SnAg, SnCu, SnAgCu, 90InlOAg (Smp = 237°C), In (Smp = 157°C), 97In3Ag (Smp = 143°C), 52In48Sn (Smp = 118°C), 42Sn58Bi (Smp =
138°C), SnBi, SnBiAg, SnZn.
Damit die Chips CH beim Jetten von flüssigem Metall bezie¬ hungsweise flüssiger Metalllegierungen und beim Jetten von Lotdepots auch in weiteren Benetzungsprozessen in Position bleiben, sind Bumpverbindungen B erforderlich, deren Schmelzpunkte Smp bevorzugt folgenden Beziehungen genügen: Smp (Bump) > Smp (Jetmetall)
(beim Jetten) < Smp (Bump) .
Diese Bedingung ist für Studbumps aus Au oder Cu(Pt) immer erfüllt, wenn als flüssiges Metall Lot eingesetzt wird.
Wärmeausdehnungskoeffizienten einander angepasst sind.
Die Figuren 2A, 2B, 2C und 2D zeigen beispielhafte Ausführungsformen eines Bauelements gemäß der ersten Aufbauvariante mit unterschiedlichen Ausgestaltungen nach dem vorgeschlagenen Prinzip. Die erste Aufbauvariante wird beispielhaft he¬ rangezogen und die gezeigten Prinzipien lassen sich, wenn nicht anders erwähnt, auch auf ein Bauelement nach der zwei¬ ten Aufbauvariante anwenden.
In Figur 2A umfasst der Metallrahmen MF eine Schichtenfolge aus erstem und zweitem Metall MF1, MF2. Dabei ist das zweite Metall MF2 in einer dünnen Schicht auf dem ersten Metall MF1 aufgetragen. Das zweite Metall umfasst beispielsweise Ag, Au, Pd, Pt oder Sn und ist so beschaffen, dass es vom flüssigen Jetmetall benetzt wird. Der Metallrahmen MF kann dabei voll¬ ständig oder nur auf seiner nach oben (unten) weisenden Oberfläche mit der dünnen Schicht versehen sein. Diese Schicht wird vorzugsweise stromlos abgeschieden, hat im Fall, dass sie aus Ag, Au, Pd oder Pt besteht, eine Dicke von kleiner 1 ym und im Fall von Au, Pd und Pt eine Dicke von vorzugsweise ca. lOOnm.
Die Metallisierungsschicht ML auf dem Substrat S weist eben- falls unterschiedliche Materialien Ml, M2, M3 in Schichtenform auf. Die Metallisierungsschicht ML wird im Zuge der Her¬ stellung des Substrates S auf diesem aufgebracht und hat ebenfalls eine Rahmenstruktur. Beispielsweise kann die Metal- lisierungsschicht ML bei Verwendung von HTCC aus einer
Schichtenfolge Ml, M2, M3 bestehen. Diese kann etwa W, Ni und Au aufweisen. Wird LTCC als Keramik verwendet, so kann die Schichtenfolge Ml, M2, M3 beispielsweise Ag, Cu und Pd auf- weisen.. Die Metallisierungsschicht ML wird hergestellt, in¬ dem durch Abscheiden und gegebenenfalls Einsintern die jeweiligen Materialien. Die Dicke der Metallisierungsschicht ML ist dabei abhängig von der Topologie des Substrats S und so gewählt, dass diese vor dem Aufsetzen des oder der Chips CH plan gefräst werden kann.
Alternativ kann die Metallisierungsschicht ML verformbar sein und z.B. aus Sn hergestellt werden. Figur 2B zeigt eine ähnliche Struktur, die gegenüber der Ausführung nach Figur 2A keine dünne Schicht mit einem zweitem Metall MF2 auf dem Metallrahmen MF aufweist.
Figur 2C zeigt eine Ausführungsform, bei der vor dem Jetten über das mit Chips CH bestückte Substrat S und die Chips CH eine Metallschicht SPL bzw. Metall-Schichtenfolge aufgebracht ist. Diese Metallschicht kann zum Beispiel Au, Ag, Pt, Pd, Cu, TiCu, TiWCu, TiCuAu, TiCuAg aufweisen. Die Metall¬ schicht SPL ist so beschaffen, dass sie vom flüssigen Jetme- tall benetzt wird. Die Schicht SPL wird durch ein PVD-
Verfahren oder bevorzugt durch Sputtern aufgebracht, beispielsweise in einem Niedertemperatur-Plasmaverfahren.
Figur 2D ist beispielhaft die Bumpverbindung B durch eine Schichtenfolge aus einem ersten und zweiten Bumpmaterial Bl, B2 aufgebaut. Dabei ist ähnlich wie beim in der Figur 2A dargestellten Metallrahmen MF das zweite Bumpmaterial B2 in einer dünnen Schicht auf dem ersten Bumpmaterial Bl aufgetra- gen. Das zweite Bumpmaterial umfasst beispielsweise Ag, Au, Pd, Sn oder Pt und ist so beschaffen, dass es vom flüssigen Jetmetall benetzt wird. Dies erleichtert eine Verlötung der Bumpverbindung mit dem Substrat S über die Metallisierungs¬ schicht ML. Die Metallisierungsschicht ML weist dazu wiederum die Schichtenfolge Ml, M2, M3 auf.
In einer weiteren nicht gezeigten Ausführung der Erfindung kann die Metallverschlussschicht auch durch Tauchen des mit Chips CH bestückten Substrats S in ein flüssiges Lot erfol¬ gen. Dies erfolgt zweckmäßigerweise in einer Art Wellenlöt- verfahren. Das überschüssige Lot kann dann in einem Hot-Air- Level-Verfahren abgeblasen beziehungsweise abgeschleudert werden. Auch in dieser Ausführung ist es vorteilhaft, wenn die Temperatur des Lotes im Bad niedriger ist, als die
Schmelztemperatur der Bumpverbindungen B.
Bezugs zeichenliste
AG Spalt
B Bumpverbindung
Bl Bumpmaterial
B2 Bumpmaterial
CH Chip
JET Jetdrucktröpfchen
Ml Schichtmaterial
M2 Schichtmaterial
M3 Schichtmaterial
MF Rahmen
MF1 Metall
MF2 Metall
ML Metallisierungsschicht
LD Lotdepot
S Substrat
SL metallische Verschlussschicht
SPL Metallschicht
V Volumen

Claims

Patentansprüche
1. Bauelement
- mit einem Substrat (S) ,
- mit einem Chip (CH) ,
- mit einem Rahmen (MF) , wobei der Rahmen (MF) , das
Substrat (S) und der Chip (CH) ein Volumen (V) umschließen und
- eine metallische Verschlussschicht (SL) , die einge¬ richtet ist, das Volumen (V) hermetisch abzudichten, wobei die metallische Verschlussschicht (SL) ein er¬ härtetes flüssiges Metall oder eine erhärtete flüssi¬ ge Metalllegierung aufweist.
2. Bauelement nach Anspruch 1, wobei
- der Rahmen (MF) mit dem Substrat (S) verbunden ist und der Chip (CH) auf dem Rahmen (MF) aufliegt und
- die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Chip (CH) und Rahmen (MF) verläuft und den Chip (CH) und den Rahmen (MF) verbindet .
3. Bauelement nach Anspruch 1, wobei
- der Rahmen (MF) mit dem Chip (CH) verbunden ist und der Rahmen (MF) auf dem Substrat (S) aufliegt und
- die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Substrat (S) und Rahmen (MF) verläuft und das Substrat (S) und den Rahmen (MF) verbindet .
4. Bauelement nach einem der vorstehenden Ansprüche, wobei das Substrat (S) , der Chip (CH) , der Rahmen (MF) und die metallische Verschlussschicht (SL) von einer galvani¬ schen Schicht wenigstens teilweise umschlossen ist.
Bauelement nach einem der vorstehenden Ansprüche, bei dem die metallische Verschlussschicht (SL) eine Jet¬ strahldruck-Struktur darstellt.
Bauelement nach einem der vorstehenden Ansprüche, bei dem die metallische Verschlussschicht (SL) eine Lot- Struktur darstellt.
Bauelement nach einem der vorstehenden Ansprüche, bei dem der Chip (CH) an einer dem umschlossenen Volumen (V) zugeneigten Oberfläche mit wenigstens einer Bumpverbin- dung, insbesondere Studbumps oder Lotbumps, mit dem Sub¬ strat (S) verschaltet ist.
Bauelement nach einem der vorstehenden Ansprüche, bei dem der Rahmen (MF) ein Metall oder eine Mehrschichtstruktur von Metallen aufweist.
Bauelement nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegie¬ rung zum Bilden der metallischen Verschlussschicht mittels Erhärtens Metalle mit Schmelzpunkten von kleiner 300 °C unter Normbedingungen aufweisen.
Bauelement nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegie¬ rung zum Bilden der metallischen Verschlussschicht Metalle eine von Null verschiedene Benetzbarkeit mit der Oberfläche des Chips (CH) und/oder des Substrats (S) aufweist . Bauelement nach einem der vorstehenden Ansprüche, wel¬ ches nach einem der Verfahren gemäß den Ansprüchen 12 bis 15 hergestellt wird.
Verfahren zum Herstellen eines Bauelements mit einem Substrat (S) , einem Chip (CH) und einem Rahmen (MF) , umfassend die Schritte:
- Umschließen eines Volumens (V) mittels des Rahmens (MF) , des Substrats (S) und des Chips (CH) und
- hermetisches Verschließen des Volumens (V) mit einer metallischen Verschlussschicht (SL) indem ein flüssi¬ ges Metall oder eine flüssige Metalllegierung auf das Bauelement aufgebracht wird und das flüssige Metall oder die flüssige Metalllegierung erhärtet.
Verfahren nach dem vorherigen Anspruch, bei dem
- der Rahmen (MF) mit dem Substrat (S) verbunden wird und der Chip (CH) auf dem Rahmen (MF) aufliegt und
- die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Chip (CH) und Rahmen (MF) aufgebracht wird und mittels Erhärtens des flüssigen Me¬ talls oder der flüssigen Metalllegierung den Chip (CH) und den Rahmen (MF) verbindet.
Verfahren nach einem der vorstehenden Ansprüche, bei dem
- der Rahmen (MF) mit dem Chip (CH) verbunden wird und der Rahmen (MF) auf dem Substrat (S) aufliegt und
- die metallische Verschlussschicht (SL) entlang eines Spalts (AG) zwischen Substrat (S) und Rahmen (MF) aufgebracht wird und mittels Erhärtens des flüssigen Metalls oder der flüssigen Metalllegierung das Substrat (S) und den Rahmen (MF) verbindet. Verfahren nach einem der vorstehenden Ansprüche, bei dem das flüssige Metall oder die flüssige Metalllegierung aufgebracht wird mittels
- Dosierung mit Jetstrahldrucktechnik,
- Aufbringen eines Lotdepots und Erhitzen des Lotdepots oder
- wenigstens teilweises Eintauchen des Bauelements in ein flüssiges Lot.
PCT/EP2012/065759 2011-09-05 2012-08-10 Bauelement und verfahren zum herstellen eines bauelements WO2013034394A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/239,990 US20140226285A1 (en) 2011-09-05 2012-08-10 Component and Method for Producing a Component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011112476.8 2011-09-05
DE102011112476A DE102011112476A1 (de) 2011-09-05 2011-09-05 Bauelement und Verfahren zum Herstellen eines Bauelements

Publications (1)

Publication Number Publication Date
WO2013034394A1 true WO2013034394A1 (de) 2013-03-14

Family

ID=46763045

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/065759 WO2013034394A1 (de) 2011-09-05 2012-08-10 Bauelement und verfahren zum herstellen eines bauelements

Country Status (3)

Country Link
US (1) US20140226285A1 (de)
DE (1) DE102011112476A1 (de)
WO (1) WO2013034394A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680159B2 (en) 2015-02-27 2020-06-09 Snaptrack, Inc. MEMS component having a high integration density

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013106937B4 (de) * 2013-07-02 2022-02-17 Pictiva Displays International Limited Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
GB2516079A (en) 2013-07-10 2015-01-14 Melexis Technologies Nv Method for hermetically sealing with reduced stress
KR102339434B1 (ko) * 2013-10-03 2021-12-14 주식회사 쿠라레 열가소성 액정 폴리머 필름, 회로 기판, 및 그들의 제조 방법
US10542630B2 (en) 2014-06-23 2020-01-21 Tdk Corporation Housing for an electric component, and method for producing a housing for an electric component
DE102015121979B4 (de) * 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
DE102016110539A1 (de) 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
DE102017123307A1 (de) * 2017-10-06 2019-04-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
DE10164494A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429231A (en) * 1966-04-18 1969-02-25 Int Basic Economy Corp Fluid motor
US3439231A (en) * 1967-02-13 1969-04-15 Mallory & Co Inc P R Hermetically encapsulated electronic device
US4805009A (en) * 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
US5023398A (en) * 1988-10-05 1991-06-11 Olin Corporation Aluminum alloy semiconductor packages
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5881994A (en) * 1996-06-11 1999-03-16 Trw Inc. Variable temperature control system for vehicles
US5876615A (en) * 1997-01-02 1999-03-02 Hewlett-Packard Company Molten solder drop ejector
US6070779A (en) * 1997-02-06 2000-06-06 U.S. Philips Corporation Liquid dosing device
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
AU4247100A (en) * 1999-04-16 2000-11-02 Edison Welding Institute Soldering alloy
EP1108677B1 (de) * 1999-12-15 2006-09-27 Asulab S.A. Hermetische In-Situ-Gehäusungsmethode von Mikrosystemen
EP1240808B1 (de) * 1999-12-17 2003-05-21 Osram Opto Semiconductors GmbH Kapselung für organische leds
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
ATE533420T1 (de) * 2002-04-30 2011-12-15 Orthosoft Inc Berechnung der femur-resektion bei knieoperationen
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US8394679B2 (en) * 2004-05-28 2013-03-12 Stellarray, Inc. Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture
DE102005037869B4 (de) * 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2007275921A (ja) * 2006-04-05 2007-10-25 Mitsubishi Electric Corp はんだ合金およびはんだ付方法
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102008040775A1 (de) * 2008-07-28 2010-02-04 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum selektiven Verkapseln
DE102008042106A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Verkapselung, MEMS sowie Verfahren zum Verkapseln
JP5686943B2 (ja) * 2008-09-17 2015-03-18 太陽誘電株式会社 弾性波デバイス及びその製造方法
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
DE10164494A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680159B2 (en) 2015-02-27 2020-06-09 Snaptrack, Inc. MEMS component having a high integration density

Also Published As

Publication number Publication date
DE102011112476A1 (de) 2013-03-07
US20140226285A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
WO2013034394A1 (de) Bauelement und verfahren zum herstellen eines bauelements
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE10164494B9 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102010056431B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
WO2008148736A2 (de) Verfahren zur herstellung eines mems-packages
DE10136743A1 (de) Verfahren zur hermetischen Verkapselung eines Bauelementes
WO2007045204A1 (de) Gehäuse mit hohlraum für ein mechanisch empfindliches elektronisches bauelement und verfahren zur herstellung
WO2005102910A1 (de) Verkapseltes elektrisches bauelement und verfahren zur herstellung
WO2007137568A1 (de) Flip-chip-bauelement und verfahren zur herstellung
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
WO2007121992A1 (de) Gehäuse mit einer elektrischen schaltung
WO2014202283A2 (de) Verfahren zum aufbringen einer strukturierten beschichtung auf ein bauelement
WO2010094511A2 (de) Bauteilanordnung und verfahren zu dessen herstellung
DE102004039229B4 (de) Bauelement-Anordnung mit einem Trägersubstrat
DE10015962C2 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
DE102011018296B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE19522338A1 (de) Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung
JP2014130981A (ja) 基板の接合方法及び電子部品のパッケージ
WO2015036908A2 (de) Fügeverfahren, gefüge- und/oder materialzusammensetzungsänderungs-verfahren, sicherungsverfahren, fügemittel und sicherheitssystem unter verwendung reaktiver materialsysteme
JP5098621B2 (ja) 圧電デバイス及びその封止方法
DE102010036217B4 (de) Verfahren zur hermetischen Verkapselung eines Mikrosystems
DE102015101878B4 (de) Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung
DE102011077933B4 (de) Verfahren zum Bonden zweier Substrate
WO2017108306A1 (de) Mems bauelement
DE102006003835A1 (de) ICs mit aluminiumgebondeten Substraten sowie Verfahren zu deren Herstellung durch Direktkontaktierung mittels Ultraschall

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12753437

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14239990

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12753437

Country of ref document: EP

Kind code of ref document: A1