DE10164494A1 - Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung - Google Patents

Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung

Info

Publication number
DE10164494A1
DE10164494A1 DE10164494A DE10164494A DE10164494A1 DE 10164494 A1 DE10164494 A1 DE 10164494A1 DE 10164494 A DE10164494 A DE 10164494A DE 10164494 A DE10164494 A DE 10164494A DE 10164494 A1 DE10164494 A1 DE 10164494A1
Authority
DE
Germany
Prior art keywords
chip
carrier substrate
frame
solderable
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10164494A
Other languages
English (en)
Other versions
DE10164494B4 (de
DE10164494B9 (de
Inventor
Juergen Portmann
Hans Krueger
Christian Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE10164494.9A priority Critical patent/DE10164494B9/de
Priority to JP2003559014A priority patent/JP2005514846A/ja
Priority to US10/500,371 priority patent/US6982380B2/en
Priority to CNB028264010A priority patent/CN100561860C/zh
Priority to PCT/DE2002/004535 priority patent/WO2003058810A1/de
Publication of DE10164494A1 publication Critical patent/DE10164494A1/de
Publication of DE10164494B4 publication Critical patent/DE10164494B4/de
Application granted granted Critical
Publication of DE10164494B9 publication Critical patent/DE10164494B9/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

Zur einfacheren und sichereren Verkapselung von Bauelementen wird vorgeschlagen, die Verbindung zwischen einem Chip und einem Trägersubstrat mittels Bumpverbindungen zu erzeugen, die in Ausnehmungen auf dem Trägersubstrat versenkt sind. Das Bauelement liegt dabei direkt auf dem Trägersubstrat auf, insbesondere auf einem die Bauelementenstrukturen auf dem Chip umgrenzenden Rahmen.

Description

  • Die Erfindung betrifft ein verkapseltes Bauelement mit einer veringerten Bauhöhe, insbesondere ein mit akustischen Wellen arbeitendes Bauelement, welches auf einem piezoelektrischen Substrat aufgebaut ist.
  • Bei elektrischen Bauelementen geht der Trend zunehmend zu Bauelementen ohne massive Gehäuse. Um die Bauelemente dennoch vor Umgebungseinflüssen zu schützen, wurden bereits verschiedene Verfahren zur einfachen Verkapselung der Bauelemente vorgeschlagen. Eine Möglichkeit besteht darin, ein Bauelement vollständig mit einem Überzug zu versehen, beispielsweise vollständig in Kunststoff einzubetten, wobei lediglich die elektrischen Anschlüsse für das Bauelement ausgenommen sind. Problematisch ist eine solche Verkapselung jedoch bei solchen Bauelementen, die an einer Oberfläche Bauelementstrukturen tragen, die empfindlich gegenüber einer direkten Einbettung sind.
  • Beispielsweise für Oberflächenwellenbauelemente wurde bereits vorgeschlagen, die auf der Oberfläche eines piezoelektrischen Substrats angeordneten Bauelementstrukturen mit Hilfe einer einfachen und insbesondere aus Kunststoff bestehenden Kappe abzudecken, bevor das Bauelement weiter verkapselt wird. Ein solches von der Anmelderin unter dem Namen PROTEC verwendetes Verkapselungsverfahren und eine solche Verkapselung ist beispielsweise aus der EP 0 759 231 B1 bekannt. Da eine derartige integriert herstellbare Kappe für die Bauelementstrukturen selbst nur einen geringen Schutz zur Verfügung stellt, wurde beispielsweise in der DE 198 06 818 A vorgeschlagen, die Bauelemente in Flip-Chip-Anordnung auf einem Träger zu verlöten und anschließend mit einer Folie abzudecken, die zwischen den Bauelementen dicht mit dem Träger abschließt. In weiteren Variationen solcher Folienabdeckungen von Bauelementen wird auch vorgeschlagen, diese Folien durch Aufbringen einer Metallschicht über der Folie weiter hermetisch abzudichten und diese Metallisierung beispielsweise galvanisch zu verstärken. Nachteilig an diesem Verfahren ist jedoch der aufwendige Laminierprozeß zum Aufbringen der Folie sowie die naßchemische beziehungsweise galvanische Metallisierung, die bereits bei geringen Undichtigkeiten der Folienabdeckung zu einem Eindringen von Feuchtigkeit in die Bauelementstrukturen führen kann.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Bauelement anzugeben, welches eine einfache aber dennoch hermetisch dichte Verkapselung aufweist sowie ein Verfahren zu seiner Herstellung.
  • Diese Aufgabe wird erfindungsgemäß mit einem Bauelement nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie das Verfahren zur Herstellung des Bauelements sind weiteren Ansprüchen zu entnehmen.
  • Die Erfindung schlägt eine Bauelementverkapselung vor, wobei der die Bauelementstrukturen tragende Chip zwar ebenfalls in Flip-Chip-Technik mit Hilfe von Bumpverbindungen auf einem Trägersubstrat montiert ist, bei welchem der Chip jedoch nicht mehr wie bisher im Abstand zum Trägersubstrat über diesem angeordnet ist, sondern bei dem die Oberfläche des Chips erfindungsgemäß auf dem Trägersubstrat aufliegt. Dies wird beim erfindungsgemäßen Bauelement dadurch erreicht, daß die Bumpverbindungen nicht direkt auf der Oberfläche des Trägersubstrats angeordnet werden, sondern vielmehr in Ausnehmungen eines Trägersubstrats, so daß es sich praktisch um versenkte Bumps handelt. Am Boden der Ausnehmungen sind lötfähige Anschlußflächen des Trägersubstrats vorgesehen, die über die Bumps mit entsprechenden lötfähigen Metallisierungen auf der Oberfläche des Chips elektrisch leitend verbunden sind.
  • Vorzugsweise sind die lötfähigen Anschlußflächen auf der Oberfläche der unteren Schicht des dann zumindest zweischichtigen Trägersubstrats aufgebracht, die in den Ausnehmungen der oberen Schicht freigelegt werden. Die Anschlußflächen können dabei mit einer Verdrahtungsstruktur verbunden sein, die letztendlich zu den Außenanschlüssen des Bauelements führt, welche vorzugsweise an der Unterseite des Trägersubstrats angeordnet werden und insbesondere SMD-fähig ausgebildet sind.
  • Bei einem einschichtigen Trägersubstrat können die Anschlußflächen aber auch von den SMD-fähig ausgebildeten Außenanschlüssen (SMD Pads) gebildet werden, die an der Unterseite des Trägersubstrats die Ausnehmung mit dem darin angeordneten Bump überdeckend verschließen.
  • Das erfindungsgemäße Bauelement hat den Vorteil einer gegenüber bekannten verkapselten Bauelementen geringeren Bauhöhe, weil der Abstand zwischen Chip und Trägersubstrat minimiert ist, da die Oberfläche des Chips bereits auf dem Trägersubstrat aufliegt.
  • Das Bauelement hat den weiteren Vorteil, daß die Position und relative Anordnung der Bumps mit Hilfe der Ausnehmungen exakt vorgegeben werden kann. Auf diese Weise ist es möglich, ein kompaktes und flächensparendes Design des Bauelements vorzusehen, welches dadurch noch verbessert wird, daß mit der Erfindung Bumps realisiert werden können, die eine geringere Querschnittsfläche als bisher aufweisen.
  • Das Aufliegen des Chips hat den weiteren Vorteil, daß auf den Chip einwirkende mechanische Kräfte, wie sie insbesondere bei thermischer Belastung auftreten können, durch die Auflagefläche besser verteilt werden und die Bumpverbindungen dadurch mechanisch entlastet sind. Auch dadurch können die Größen der Bumps minimiert werden, da erfindungsgemäß deren mechanische Trägerfunktion minimiert wird.
  • Das Aufliegen der Chipoberfläche auf dem Trägersubstrat hat weiterhin den Vorteil, daß bereits durch das Aufliegen eine Abdichtung zwischen Chip und Trägersubstrat erfolgen kann. Auf jeden Fall führt dies zu einem nur minimalen Spalt zwischen Chip und Trägersubstrat, der mit einfachen Mitteln weiter abgedichtet werden kann.
  • Besonders vorteilhaft wird die erfindungsgemäße Verkapselung für ein Bauelement eingesetzt, welches mit akustischen Wellen arbeitet und beispielsweise als SAW-Bauelement (Oberflächenwellenbauelement), als FBAR-Resonator, als BAW-Resonator oder als SCF-Filter ausgebildet ist. Diesen Bauelementen ist es gemein, daß die physikalischen Eigenschaften und insbesondere die Mitten- oder Resonanzfrequenz der Bauelemente durch mechanische Kräfte beeinflußt werden, die auf das piezoelektrische Substrat des Chips einwirken. Auch reagieren die Eigenschaften dieser Bauelemente empfindlich auf Oberflächenschichten, die über den Bauelementstrukturen abgeschieden werden.
  • Zur Vermeidung von direkt auf die Bauelementstrukturen des Chips einwirkenden Kräften schlägt die Erfindung in einer weiteren Ausgestaltung vor, die Bauelementstrukturen im Bauelement in einem Hohlraum anzuordnen. Dazu wird ein Rahmen vorgesehen, der entweder auf der Oberfläche des Chips oder auf der zum Chip weisenden Oberfläche des Trägersubstrats befestigt ist, der die Bauelementstrukturen im Bauelement umschließt, und auf dem das jeweilige Gegenstück - hier also das Trägersubstrat oder der Chip - als Deckel aufliegt. Die im aus dem Rahmen und den beiden zueinanderweisenden Oberflächen von Trägersubstrat und Chipoberfläche gebildeten Hohlraum angeordneten Bauelementstrukturen sind dabei von allen Seiten geschützt.
  • Vorzugsweise wird der durch das bloße Aufliegen von Chip oder Trägersubstrat auf dem Rahmen verbleibende Spalt mit einem den Chip umlaufenden geschlossenen Lotrahmen abgedichtet. Mit einem solchen Lotrahmen kann insbesondere zu Metallisierungen, die auf dem Trägersubstrat und dem Chip an den Kontaktstellen zum Lotrahmen aufgebracht sind, ein guter hermetisch abdichtender Anschluß geschaffen werden. Der Rahmen auf Trägersubstrat oder Chip dagegen umschließt eine Vertiefung, die den Hohlraum für die Bauelementstrukturen geometrisch definiert. Damit ist auch gewährleistet, daß die Bauelementstrukturen in einem exakten Abstand zum Trägersubstrat angeordnet bleiben und daß eine direkte mechanische Einwirkung auf Bauelementstrukturen sicher verhindert wird. Der Rahmen kann dabei erhaben über der Oberfläche von Trägersubstrat oder Chip sein. Möglich ist es jedoch auch, daß der Rahmen vom inneren Rand einer Vertiefung gebildet wird, deren unterer Boden unterhalb des Niveaus der übrigen Oberfläche liegt und die den Hohlraum zur Aufnahme der Bauelementstrukturen bildet.
  • Als erhabene Struktur ist der Rahmen aus Kunststoff oder einer Metallisierung gebildet und kann integriert mit anderen Komponenten oder Strukturen von Bauelement oder Trägersubstrat erzeugt werden. Insbesondere wenn der Rahmen als Metallisierung auf dem Chip ausgebildet wird, kann er zumindest teilweise zusammen mit den übrigen Metallisierungen, die die Bauelementstrukturen darstellen, erzeugt werden. Ein aus einer Metallisierung bestehender oder mit einer Metallisierung versehener Rahmen hat den Vorteil, daß die Metalloberfläche, insbesondere wenn sie beim Aufliegen des Chips in Kontakt mit einer weiteren Metallisierung tritt, eine gute Abdichtung der Kontaktfläche beziehungsweise des zwischen Trägersubstrat und Chip verbleibenden Spalts darstellt. Die Metallisierung schafft auch guten Kontakt, Haftung und Benetzung zum Lotrahmen, so daß eine hermetische Abdichtung des gesamten Bauelements beziehungsweise der Bauelementstrukturen innerhalb des Hohlraums gewährleistet ist. Möglich ist es jedoch auch, daß die beiden Kontaktflächen, also die Oberfläche des Rahmens und die auf dem Rahmen aufliegende Kontaktfläche ohne zusätzliche Beschichtung sind. Dementsprechend kann die Kontaktfläche auf dem Trägersubstrat aus dem Material der oberen Schicht bestehen, die Kontaktfläche auf dem Chip dagegen aus dem Substratmaterial. Unabhängig davon ist es jedoch von Vorteil, im äußeren Bereich der Trennfuge zwischen Trägersubstrat und Chip eine Metallisierung vorzusehen, mit der der genannte Lotrahmen an beiden Teilen abschließen kann.
  • Das Trägersubstrat ist vorzugsweise aber nicht zwingend eine zumindest zweischichtige Mehrlagenkeramik, die eine LTCC- Keramik, eine HTCC-Keramik oder eine Kombination aus HTCC bzw. LTCC und gegebenenfalls noch Polymerschichten sein kann. Die Keramik kann vorteilhaft als schrumpfarme Keramik (Non Shrinkage) ausgeführt sein. Dies garantiert beim Sintern eine nur geringe Dimensionsänderung, so daß eine in der Grünfolie vorgegebene Geometrie beim Sintern weitgehend erhalten bleibt oder zumindest in reproduzierbarer Art und Weise einen nur geringen Schrumpfprozeß durch Sinterschwund erleidet. Mit LTCC-Keramiken ist es möglich, die Grünfolien mit kostengünstigen Metallisierungen zu versehen, deren Beständigkeit gegenüber den niedrig liegenden Sintertemperaturen der LTCC- Keramik gewährleistet ist.
  • Möglich ist es jedoch auch, das Trägersubstrat als PCB auszuführen, die als einschichtige oder mehrschichtige Leiterplatte auf Kunststoffbasis ausgebildet ist.
  • Unabhängig vom Material des mehrschichtigen Trägersubstrats werden dessen Einzelschichten einzeln metallisiert, zumindest auf den Oberflächen, die im mehrschichtigen Trägersubstrat innen liegen. Auch innenliegende Durchkontaktierungen können vor dem Zusammenfügen der Einzelschichten zum mehrschichtigen Substrat vorgesehen werden. Die nach außen, an die Oberflächen des mehrschichtigen Trägersubstrats führenden Durchkontaktierungen können nach Zusammenfügen der einzelnen Schichten eingebracht und metallisiert werden. Bei einer geeigneten als Spiegelschicht wirkenden Metallisierung zwischen den Einzelschichten kann diese auch als Stopschicht für eine Laserbehandlung dienen, mit der eine Ausnehmung zur Freilegung dieser Metallisierung geschaffen werden kann. Möglich ist es jedoch auch, die Durchkontaktierungen in Form von Ausnehmungen in den einzelnen Schichten zwar bereits vor dem Sintern zu erzeugen. Dann können diese vorteilhaft zunächst mit einem Hilfsstoff gefüllt werden, der sich in einfacher Weise nach dem Sintern wieder entfernen läßt.
  • Bei einem zweischichtigen Trägersubstrats ist es also nur erforderlich, zwischen erster und zweiter Schicht gelegene Metallisierungsbahnen vor dem Zusammenfügen der beiden Schichten aufzubringen. Zu diesen Metallisierungen führende Durchkontaktierungen können nachträglich in Form von Ausnehmungen vorgesehen werden, in denen die Metallisierung zwischen den beiden Schichten freigelegt sind.
  • Insbesondere für die Ausnehmungen, in denen die Anschlußflächen freigelegt werden, ist es von Vorteil, wenn der Durchmesser der Ausnehmungen größer ist als der Durchmesser der lötfähigen Anschlußflächen auf der Oberfläche der unteren Schicht. Da der Durchmesser der lötfähigen Anschlußflächen maßgeblich für den Durchmesser der späteren Bumps verantwortlich ist, wird auf diese Weise ein schmaler Bumpdurchmesser ermöglicht, der berührungsfrei in der Ausnehmung angeordnet werden kann, der also die Wände der Ausnehmung nicht berührt. Um solche Anschlußmetallisierungen mit begrenztem Durchmesser zu realisieren, werden vorzugsweise in der unteren Schicht des Trägersubstrats angeordnete Durchkontaktierungen zur Definition der lötfähigen Anschlußflächen der Oberflächen der unteren Schicht hergenommen. Eine solche mit leitfähigem Material gefüllte Durchkontaktierung in der untere Schicht kann mit ihrer "Oberfläche" die Anschlußmetallisierung in der Ausnehmung der oberen Schicht darstellen. Für diese Ausführungsform wird die Durchkontaktierung in der unteren Schicht vorzugsweise mit Silberpalladium gefüllt, die zur Herstellung eines lötfähigen Anschlusses anschließend noch mit einer galvanischen Kupfer oder Kupfer-Goldschicht versehen werden kann. Diese Kupfer-Goldschicht kann auch stromlos abgeschieden werden. Als Abschlußschicht ist auch eine Nickel- Goldschicht geeignet, wobei insbesondere die abschließende und insbesondere dünn ausgebildete Goldschicht besondere Vorteile erweist, da sie mit Lot gut benetzbar ist und daher eine automatische Strukturierung der Lotverbindungen, insbesondere der Bumps ermöglicht. Beim Aufbringen von Lotmasse bleibt diese nur an den Stellen haften, die eine gute Benetzbarkeit mit Lot zeigen, also insbesondere die mit einem dünnen Goldüberzug versehenen Flächen.
  • Die Anschlußflächen auf der Oberfläche unteren Schicht, die später in den Ausnehmungen freigelegt sind, können auch rechteckig sein, beispielsweise Ausschnitte aus streifenförmigen Leiterbahnen. Auch die Ausnehmung kann rechteckig sein und ist wiederum vorzugsweise von größerem Durchmesser als die Breite der in der Ausnehmung freigelegten Leiterbahn, die die Anschlußfläche darstellt.
  • Die Herstellung der Bumps gelingt mit verschiedenen Verfahren, wobei die erfindungsgemäß vorgeschlagene Maßnahme der Anordnung von Bumps in Ausnehmungen weitere Möglichkeiten zur Herstellung von Bumps bietet, die bislang nicht bekannt waren. In herkömmlicher Weise können die Bumps über den Anschlußflächen durch galvanische Abscheidung erzeugt werden, beispielsweise durch Abscheidung von SnPb, SnAg, SnCu, SnAgCu oder SnAu. An die galvanische Abscheidung kann sich ein Umschmelzen anschließen, was zur Ausbildung der entsprechenden Legierung führt.
  • Möglich ist es auch, in herkömmlicher Weise die Bumps mittels Sieb- oder Schablonendruck von Lotpaste zu erzeugen und anschließend einen Reflowprozeß durchzuführen, bei dem die Bumps ihre kugelförmige Geometrie erhalten. Speziell auf die erfindungsgemäße Ausgestaltung der Anschlußflächen in den Ausnehmungen ausgerichtet ist ein weiteres Verfahren, bei dem eine Lotpaste in die Ausnehmungen eingerakelt, eingewalzt oder eingestrichen wird und bei dem anschließend ein Reflowprozeß durchgeführt wird. Dieses Verfahren hat den Vorteil, daß zum Herstellen der Bumps keine Strukturierung erforderlich ist, da die Abscheidung von Lot automatisch innerhalb der Ausnehmungen erfolgt. Eine weitere erfindungsgemäße Verfahrensvariante, die ausschließlich mit der erfindungsgemäßen Versenkung der Bumps möglich ist, erfolgt durch Einrütteln von Lotkugeln. Dabei wird die Größe der Lotkugeln vorgegeben und damit die Bumpgröße exakt definiert.
  • Eine weitere Möglichkeit zur Herstellung der Bumps besteht darin, ein anstelle eines Reflowlötens ein Laserbumping durchzuführen, bei dem die Lotkugeln durch punktuelle Erwärmung aufgeschmolzen und dabei an der gewünschten Stelle erzeugt werden.
  • Auch ist es möglich, die Bumps durch Stanzen von Zylindern aus Lotfolie über den Ausnehmungen zu erzeugen.
  • Alternativ können die Bumps auch auf den lötfähigen Metallisierungen auf der Oberfläche des Chips erzeugt werden. Dies kann beispielsweise ebenfalls durch galvanische Abscheidung über den entsprechenden Metallisierungen erfolgen. Auch ein Schablonendruck von Lotdepots auf den Metallisierungen und ein anschließender Umschmelzprozeß ist möglich. Da auch hier die Benetzbarkeit der lötfähigen Metallisierungen die Strukturierung erleichtert, kann eine unterschiedliche Benetzbarkeit von metallischen Strukturen zur Strukturierung der Bumps auf dem Wafer beziehungsweise auf dem Chip verwendet werden. Beispielsweise ist es möglich, einen Großteil der auf dem Chip befindlichen Metallisierungen zu passivieren, beispielsweise durch Erzeugen einer anodischen Oxidschicht, die zusätzlich noch mit einer aufgebrachten mineralischen Schicht, beispielsweise einer dünnen Siliziumoxidschicht oder einer dünnen Siliziumnitridschicht abgedeckt sein kann. Die nicht von dieser Passivierung bedeckten Oberflächen bleiben dann mit Lot benetzbar oder speziell durch geeignete weitere Schichten, sogenannte Underbumpmetallsierungen - UBM - mit Lot benetzbargemacht werden, während die passivierten Oberflächen der Metallisierung die Lötstoppmaske darstellen.
  • Auch auf der Oberfläche des Chips ist eine Herstellung der Bumps mittels Laserbumping möglich.
  • Neben den Bauelementstrukturen und den lötfähigen Metallisierungen sind auf der Oberfläche des Chips erfindungsgemäß noch weitere Metallisierungen vorhanden, die ein Abdichten des erfindungsgemäßen Bauelements mit dem Lötrahmen erleichtern. Dazu ist der Chip im Bereich seiner Unterkante, die von der die Bauelementstrukturen tragenden Oberfläche und den Stirnflächen gebildet wird und die beim Bauelement zum Trägersubstrat weist, mit einer Metallisierung versehen. Diese kann gleichzeitig mit den lötfähigen Metallisierungen erzeugt werden, beispielsweise mit einer Sputterprozeß. Dabei wird zunächst eine Schichtenfolge Titan (für die bessere Haftung) und Kupfer erzeugt. Eine ausreichende Dicke dieser Schicht kann bereits durch Sputtern erzielt werden, beispielsweise 100 bis 200 nm Titan und mehr als 6 µm Kupfer. Möglich ist es jedoch auch, eine dünne Titan/Kupferschicht zu erzeugen (1 bis 2 µm Kupfer) und diese anschließend galvanisch zu verstärken. Dabei kann die Kupferschicht auf eine Dicke von zirka 10 bis 20 µm aufgedickt werden. Vorzugsweise wird der Rahmen auf dem Trägersubstrat dann ebenfalls mit einer entsprechenden Metallisierung realisiert, wobei eine Strukturierung des Rahmens mit Hilfe einer Photoresistmaske durch strukturiertes Aufsputtern gelingt. Die Maske kann auch so ausgebildet sein, daß sie während des galvanischen Aufdickprozesses auf dem Trägersubstrat verbleiben kann.
  • Der Rahmen wird vorzugsweise so strukturiert, daß der Chip im Bereich seiner unteren Chipkante auf dem Rahmen so aufliegen kann, daß noch ein Rahmenbereich vom Chip unbedeckt bleibt. Die Metallisierung auf dem Chip ist dabei so ausgebildet, daß vorzugsweise auch Stirnflächen des Chips metallisiert sind.
  • Vorteilhafte Zusammensetzungen zum Aufbringen eines flüssigen Lots sind die Zusammensetzungen SnAg, SnAgCu, SnCuAg oder SnAu. Vorzugsweise wird zur Herstellung des Lotrahmens ein hochschmelzendes Lot verwendet. Dies hat den Vorteil, daß Lotverbindungen aus hochschmelzendem Lot in späteren Verarbeitungsschritten beim Auflöten des Bauelements unverändert bleiben und weder erweichen noch sich anderweitig verändern. Damit kommt es weder zu einer Verspannung der Lotverbindungen noch zu einem Verrutschen des Bauelements gegenüber seinem ursprünglichen Zustand. Dies erhöht die Lebensdauer des Bauelements und verhindert, daß beim Weiterverarbeiten des Bauelements Schäden an Bauelement durch Erweichen von Lotstellen erzeugt werden.
  • In einer weiteren Ausführung der Erfindung wird die zum Kontakt mit dem Lotrahmen vorgesehene Metallisierung im Bereich der Chipunterkante und zumindest in einem streifenförmigen Bereich unterhalb der Chipunterkante auf dem Trägersubstrat nach dem Auflöten des Chips vorgenommen. Auch dies kann mit einem Sputterprozeß erfolgen. In diesem Fall ist es möglich, die gesamte Rückseite des Chips mit einer Metallisierung zu versehen und diese vorteilhaft mit einem Anschluß auf dem Trägersubstrat zu verbinden, die später zum Anschluß an Masse vorgesehen ist. Dementsprechend kann auch der vorzugsweise aus Metall ausgebildete Rahmen sowohl mit der Metallisierung auf der Rückseite des Chips als auch mit Masse verbunden werden. Damit gelingt eine elektromagnetische Abschirmung des Bauelements.
  • Als weiterer Vorteil zeigt sich, daß der mit Masse verbundene Rahmen vorzüglich auch zum Ableiten von Pyrospannungen geeignet ist, die beispielsweise während des Herstellprozesses und der damit verbundenen Temperatureinwirkungen auf das piezoelektrische Substrat des Chips entstehen können. Vorzugsweise wird der Rahmen auch mit Metallisierungen verbunden, die neben den Bauelementstrukturen auf der Oberfläche des Chips in Freiflächen angeordnet sind, auf denen solche Pyroladungen nur entstehen können. Möglich ist auch, den Rahmen so zu strukturieren, daß er solche Freiflächen mit abdeckt. Mit diesen Metallisierungen oder dem entsprechend strukturieren Rahmen in nicht aktiven Freiflächen gelingt es, pyroelektrisch erzeugte Ladungen aufzunehmen und unschädlich an den Rahmen und damit an Masse abzuleiten.
  • Die Ableitung von Pyroladungen kann weiterhin durch die vorteilhafte Maßnahme unterstützt werden, daß die Oberfläche des Chips an den nicht von Bauelementstrukturen belegten Freiflächen aufgerauht wird. Durch Aufrauhung und/oder Strukturierung der Oberfläche des Chips wird eine Entladung der Oberfläche durch Überschläge auf den Rahmen, der sich möglichst nahe an der Chipoberfläche befindet, provoziert und die Freiflächen dadurch entladen.
  • Die Aufrauhung der Oberfläche hat den weiteren Vorteil, daß darauf aufgebrachte Metallisierungen eine bessere Haftung besitzen. Die Aufrauhung der Chipoberfläche kann dabei durch einen Strahlprozeß erfolgen, bei dem ein Partikelstrom auf den Chip gerichtet wird. Empfindliche Bereiche der Chipoberfläche, insbesondere die Bauelementstrukturen, werden dabei durch einen Lack oder eine strukturierte Folie geschützt, da weiche Oberflächen beim Strahlprozeß nicht abgetragen werden. Möglich ist es auch, die Oberfläche durch einen selektiven Ätzprozeß aufzurauhen, der die empfindlichen Strukturen, insbesondere die Bauelementstrukturen nicht angreift und nur das Material des Chips, also das piezoelektrische Substrat ätzt. Dazu kann beispielsweise ein Flurplasma verwendet werden, mit dem die Bauelementstrukturen unbeschädigt bleiben.
  • Eine auf der Rückseite des Chips aufgebrachte Metallisierung kann in erfindungsgemäßer Weise zur Herstellung einer Beschriftung des Bauelements dienen. Dazu wird über diese Metallisierung eine Lackschicht aufgebracht, die zur Metallisierung einen farblichen Kontrast ausbildet. Durch Laserschreiben wird die Lackschicht selektiv entfernt und der Schrifteffekt erzielt. Zur Herstellung einer Kontrastwirkung können auch andere Hilfsschichten über der Metallisierung erzeugt werden, die sich mit Laser abheben lassen. Beispielsweise sind auch unterschiedliche Metallisierungsschichten geeignet, sofern sie gegeneinander einen optischen Kontrast ausbilden können. Dieser Kontrast kann auch in unterschiedlicher Reflexionswirkung der Metallisierung oder in einer unterschiedlichen Metallfarbe bestehen. Als Kontrastmittel besonders geeignet ist beispielsweise Schwarznickel. Dieses bildet mit metallisch glänzenden Metallisierungen oder mit Kupfer einen guten Kontrast.
  • Im folgenden wird die Erfindung und insbesondere das Verfahren zur Herstellung eines erfindungsgemäßen Bauelements anhand von Ausführungsbeispielen und der dazugehörigen schematischen und daher nicht maßstabsgetreuen Figuren näher erläutert.
  • Fig. 1 zeigt ein erfindungsgemäßes Bauelement im schematischen Querschnitt
  • Fig. 2 zeigt verschiedene Varianten im auszugsweise dargestellten schematischen Querschnitt
  • Fig. 3 zeigt ein Trägersubstrat vor dem Aufsetzen des Chips
  • Fig. 4 zeigt das Trägersubstrat mit aufgesetzten Chip und Lotrahmen
  • Fig. 5 zeigt verschiedene Ausführungen von Ausnehmungen mit lötfähigen Anschlußflächen
  • Fig. 6 zeigt verschiedene Verfahrensstufen während des Aufsetzens des Chips auf das Trägersubstrat im schematischen Querschnitt
  • Fig. 7 zeigt im schematischen Querschnitt eine weitere Metallisierung zum Annschluß des Lotrahmens.
  • Fig. 8 zeigt im schematischen Querschnitt den auf dieser Metallisierung aufgebrachten Lotrahmen.
  • Fig. 9 zeigt im schematischen Querschnitt wie mit einem Strahlverfahren sowohl die Schichtdicke des Chips als auch diejenige des Trägersubstrats im Bereich zwischen den Chip reduziert wird.
  • Fig. 10 zeigt im schematischen Querschnitt wie ein Chip mit abgeschrägten Kanten direkt auf den Lotrahmen aufgesetzt wird.
  • Fig. 11 zeigt im schematischen Querschnitt eine Ausführung der Erfindung mit einem einschichtigen Trägersubstrat.
  • Fig. 1 zeigt eine erste Ausführungsform eines erfindungsgemäßen Bauelements im schematischen Querschnitt. Das Bauelement besteht im wesentlichen aus dem Chip CH, beispielsweise einem piezoelektrischen Substrat, auf dessen einer Oberfläche Bauelementstrukturen BS aufgebracht sind, wie beispielsweise streifenförmige Metallisierungen eines Oberflächenwellenbauelements (SAW-Bauelement). Der Chip ist auf einem Trägersubstrat TS aufgebracht, welches zumindest eine obere Schicht OS und eine untere Schicht US umfaßt.
  • In der oberen Schicht OS des Trägersubstrats TS sind Ausnehmungen AN vorgesehen. Am Boden der Ausnehmungen sind lötfähige Anschlußflächen LA angeordnet, über denen die Bumpverbindungen BU angeordnet sind. Die Bumps BU verbinden die lötfähigen Anschlußflächen LA mit den lötfähigen Metallisierungen LM auf der Oberfläche des Chips CH. Der Chip selbst sitzt hier auf einem Rahmen RA auf, welcher den Abstand zwischen der Oberfläche der oberen Schicht OS und der Oberfläche des Chips CH definiert und einen direkten Kontakt der Bauelementstrukturen BS mit dem Trägersubstrat TS verhindert. Im direkten Kontakt mit der Chipunterkante und den benachbarten Oberflächenbereichen des Trägersubstrats ist den gesamten Chip umschließend ein Lotrahmen LR angeordnet, der den Chip CH gegen das Trägersubstrat TS abdichtet. Zwischen oberer Schicht OS und unterer Schicht US sind Leiterbahnen LB vorgesehen, die eine Verdrahtungsebene bilden können. Weitere Durchkontaktierungen DK durch die untere oder gegebenenfalls weitere Schichten schaffen eine elektrisch leitende Verbindung zu den elektrischen Anschlüssen für die Kontaktierung des Bauelements nach außen, beispielsweise zu den SMD-fähigen Kontakten KO auf der Unterseite des Trägersubstrats.
  • Fig. 2 zeigt weitere Variationen eines erfindungsgemäßen Bauelements, die sich bezüglich der Anordnung des Rahmens von der Ausführung in Fig. 1 unterscheiden.
  • Fig. 2a zeigt eine Anordnung im schematischen Querschnitt, bei der der Rahmen auf der Oberfläche des Trägersubstrats beziehungsweise auf dessen oberer Schicht OS so dimensioniert ist, daß der Chip nur auf einem innenliegenden Teil des Rahmens RA aufsitzt. Über dem freiliegenden Bereich des Rahmens RA ist der Lötrahmen LR angeordnet, der hier nicht mit dem Substrat sondern mit dem Rahmen und dem Chip CH hermetisch dicht abschließt. Der Rahmen RA wiederum schließt hermetisch dicht mit dem Trägersubstrat ab.
  • Fig. 2b zeigt eine Ausführung, bei der eine Vertiefung VT in der oberen Schicht OS des Trägersubstrats vorgesehen ist. Die Ränder der Vertiefung VT bilden den Rahmen RA, auf dem der Chip CH aufliegt. Der Rahmen ist dabei auf gleichem Niveau wie die übrige Oberfläche der oberen Schicht OS. Die Höhe h2 der Vertiefung VT bestimmt den Abstand der Chipoberfläche zum Trägersubstrat beziehungsweise zur oberen Schicht in der Vertiefung VT.
  • Fig. 2c zeigt eine Anordnung, bei der der Chip ganzflächig auf der oberen Schicht OS des Trägersubstrats aufliegt. In dieser Ausführungsform werden die Bauelementstrukturen BS (in der Figur nicht dargestellt) vorzugsweise von einer Passivierungsschicht geschützt werden, die ausreichend mechanisch stabil beziehungsweise ausreichend hart ist. Eine solche Passivierungsschicht kann beispielsweise eine anodische Oxidschicht auf dem üblicherweise aus Aluminium bestehenden Bauelementstrukturen darstellen. Diese Passivierung kann zusätzlich durch eine SiO2-Schicht oder eine Si3N4-Schicht bedeckt sein. Diese Ausführung zeichnet sich durch besonders einfache Herstellbarkeit aus, da auf die Herstellung des Rahmens oder einer Vertiefung verzichtet werden kann.
  • Fig. 3 zeigt in schematischer Draufsicht die Oberflächengeometrie des Trägersubstrats TS vor dem Aufbringen des Chips CH. Der Rahmen RA folgt vorzugsweise der äußeren Form des Chips CH und ist daher insbesondere rechteckig ausgebildet. Gegebenenfalls abgeschrägte Chipkanten führen zu einer entsprechend variierten Form des Rahmens RA. Innerhalb des Rahmens sind Ausnehmungen AN dargestellt, in denen die Bumps BU zum Auflöten und Kontaktieren des Chips CH angeordnet werden.
  • Fig. 4 zeigt in schematischer Draufsicht eine Ausführungsform des Bauelements nach dem Aufbringen des Chips CH und des Lotrahmens LR. Aus der Figur wird klar, daß der Lotrahmen LR den Chip CH vollständig umschließt und somit eine gute Abdichtung der Bauelementatrukturen und des gegebenenfalls vorhandenen Hohlraums und zwischen Chip und Trägersubstrat darstellt.
  • Fig. 5 zeigt in schematischer Draufsicht verschiedene Ausführungen, wie die lötfähigen Anschlußflächen LA in den Ausnehmungen AN relativ zu diesen strukturiert sein können.
  • Fig. 5b zeigt eine Anordnung, bei der die Grundfläche der lötfähigen Anschlußflächen LA nicht rund sondern beispielsweise rechteckig ist. Eine solche Form kann beispielsweise erhalten werden, wenn in den Ausnehmungen AN eine auf der Oberfläche der unteren Schicht angeordnete Leiterbahn LB freigelegt ist.
  • Fig. 5c zeigt ebenfalls eine rechteckige lötfähige Anschlußfläche LA, die im Gegensatz zu den Fig. 5a und 5b jedoch in einer ebenfalls rechteckigen Ausnehmung AN angeordnet ist. Die Ausnehmungen können auch andere Querschnitte aufweisen und beispielsweise oval sein.
  • In Fig. 6 ist anhand schematischer Querschnitte dargestellt, wie das Auflöten des Chips auf das Trägersubstrat TS erfolgt. Dargestellt ist die Variante, bei der die Bumps vor dem Auflöten in den Ausnehmungen der oberen Schicht erzeugt sind. Der Bump BU wird dazu gegebenenfalls mit einem Flußmittel benetzt, bevor der Chip CH so aufgesetzt wird, daß die lötfähigen Metallisierungen LM auf der Oberfläche des Chips in Kontakt mit dem Bump BU komme und auf diesem aufsitzen, wie in Fig. 6b dargestellt. Das Aufsetzen kann dabei mit einer hohen Genauigkeit erfolgen, deren Standardabweichung nur wenige µm beträgt. Fig. 6b zeigt auch klar, daß der Bump über das Niveau des Rahmens RA hinaus ragt, so daß der Chip nach dem Aufsetzen auf dem Bump eine Höhe h5 zum Substrat aufweist, die größer ist als die Höhe des Rahmens h2.
  • Das Verlöten wird beispielsweise mittels eines Reflow- Prozesses durchgeführt. Dabei kommt es zu einem Erweichen des Bumps BU, der daraufhin sowohl mit den lötfähigen Anschlußflächen LA als auch mit den lötfähigen Metallisierungen LM auf der Oberfläche des Chips benetzt und mit diesen eine feste Verbindung eingeht. Dabei kommt es zu einer Querschnittsvergrößerung, in deren Folge sich die Höhe des Bumps reduziert und dabei den Chip nach unten zieht und auf den Rahmen RA aufsetzt. In dieser Lage ist eine sichere Fixierung des Chips durch die große durch den Rahmen RA zur Verfügung gestellte Auflagefläche gewährleistet und ein konstanter Abstand h2 des Chips zum Trägersubstrat eingestellt. Das Ausmaß der Kontraktion des Bumps wird durch das Verhältnis der Flächen der entsprechenden Underbumpmetallisierungen UBM (hier die lötfähige Anschlußfläche LA und die lötfähige Metallisierung LM) zum Volumen des Bumps bestimmt. Je größer die UBM relativ zur Masse des Bumps sind, desto größer ist das Ausmaß der Kontraktion. Vorzugsweise wird dieses Verhältnis jedoch so eingestellt, daß die Kontraktion gerade eben zum Aufsetzen des Chips auf das Trägersubstrat beziehungsweise auf den Rahmen RA ausreicht. So wirken nach dem Löten minimale Zugkräfte auf die Lötstellen bzw. auf die Bumps ein.
  • Fig. 7 zeigt das Bauelement nach dem nächsten Schritt, bei dem ganzflächig auf der Oberfläche von Substrat und Chip von der Rückseite her eine dünne Metallisierung M aufgebracht wurde, beispielsweise durch Aufsputtern. Diese Schicht hat vorzugsweise den gleichen Aufbau wie die UBM. Die Schicht dient insbesondere zur besseren Benetzung der Oberflächen mit dem Lotrahmen LR, der im nächsten Schritt aufgebracht wird. Diese Metallisierung M kann galvanisch oder stromlos verstärkt werden, z. B. mit Cu und/oder Ni oder Pt und abschließend noch mit einer dünnen Au Schicht versehen werden.
  • Fig. 8 zeigt das Bauelement nach dem Aufbringen des Lotrahmens LR, der einen guten hermetischen Abschluß zu der Metallisierung M ausbildet.
  • In einer weiteren Ausgestaltung der Erfindung kann der Chip nach dem Aufbringen des Lotrahmens LR gedünnt werden, beispielsweise indem die gesamte Anordnung einem Partikelstrom in einem Strahlverfahren ausgesetzt wird. Dabei wird die Oberfläche mit feinen entsprechend harten Partikeln eines Feststoffs, beispielsweise Aluminiumoxidpartikeln oder Quarzpartikeln bestrahlt. Je härter die Oberfläche unter dem Partikelstrom ist, desto stärker ist der mit dem Partikelstrom bewirkte Materialabtrag. Umgekehrt kann eine weiche Oberflächenbeschichtung als Maske und Schutz vor dem Partikelstrom dienen und verhindert, daß an diesen Stellen Material abgetragen wird. Auch eine Metallisierung wie beispielsweise der Lotrahmen kann zur Strukturierung hergenommen werden. Wird beispielsweise die in Fig. 7 erzeugte Metallisierung M durch ein geeignetes Verfahren nach dem Aufbringen des Lotrahmens um diesen herum wieder entfernt und anschließend ganzflächig ein Strahlverfahren eingesetzt, so kommt es sowohl zu einer Dünnung des Chips CH als auch zu einer Dünnung des Substrats außerhalb des Lotrahmens LR, der hierbei als Maske dient. Bei diesem Dünnverfahren kann die Dicke des Wafers, die vorher beispielsweise bei zirka 250 µm liegt, auf eine Dicke von abschließend 50 bis 100 µm oder weniger gedünnt werden. Dieses Dünnen ist erfindungsgemäß besonders einfach möglich, da der Chip spannungsfrei auf dem Rahmen beziehungsweise auf dem Trägersubstrat aufliegt, so daß er einerseits durch das Strahlverfahren keiner zu hohen mechanischen Belastung ausgesetzt wird und andererseits nach dem Dünnen noch ausreichend sicher durch das Trägersubstrat beziehungsweise den Rahmen RA stabilisiert wird. Das Strahlverfahren kann auch so durchgeführt werden, daß es um den Lotrahmen herum zu einer Durchtrennung des Trägersubstrats TS führt, wobei die einzelnen auf einem gemeinsamen Trägersubstrat angeordneten Bauelemente vereinzelt werden. Möglich ist es natürlich auch, vor dem Vereinzeln der Bauelemente eine entsprechend weiche strukturierte Resistmaske vorzusehen und mit dieser den Chip zu bedecken, um ihn gegebenenfalls vor zu starkem Dünnen zu schützen.
  • In Fig. 9 sind die durch das Strahlverfahren abzutragenden Bereiche schraffiert dargestellt.
  • Fig. 11 zeigt eine Ausführung der Erfindung mit einem nur einschichtigen Trägersubstrat. Dabei kann zunächst auf der Unterseite des Trägersubstrat ein Lötpad für einen SMD Kontakt KO an einer Stelle erzeugt werden, über der die Ausnehmung AN vorgesehen wird. Diese kann dann durch Materialabtrag von oben erzeugt werden, beispielsweise durch Laser oder durch ein Partikelstrahlverfahren. Wird ein Laser verwendet, so kann der SMD Kontakt KO mit einer Spiegelschicht als Laserstoppschicht versehen werden, z. B. mit einer dünnen Goldschicht. Der in der Ausnehmung AN freigelegte SMD Kontakt KO dient dann als Anschlußfläche AF, auf der der Bump BU aufliegt und auf der er aufgelötet wird. Das einschichtige Trägersubstrat TS kann dabei sowohl aus Keramik als auch aus Leiterplattenmaterial gefertigt sein. Entsprechend können die SMD Kontakte KO dann aus ggf. galvanisch oder stromlos verstärkter Siebdruckpaste bzw. im zweiten Fall aus Kupfer bestehen. Dicken von ca. 20-35 µm sind dabei für die mechanische Funktion der Kontakte KO ausreichend.
  • Im folgenden werden einzelne Verfahrensschritte noch näher erläutert.
    • Herstellen eines keramischen Trägersubstrats
  • Das mehrschichtige Trägersubstrat TS wird aus keramischen Grünfolien hergestellt, die mit den erforderlichen Metallisierungen, die später zwischen den einzelnen Schichten des mehrschichtigen Substrats liegen sollen, bedruckt werden. Dazu ist beispielsweise eine Ag/Pd haltige Paste geeignet. Die Öffnungen (Vias) für die Durchkontaktierungen und die Ausnehmungen AN zur Aufnahme der Bumps BU können bereits in den Grünfolien erzeugt werden, beispielsweise durch Stanzen. Die mit Elektrodenmustern versehenen Grünfolien werden anschließend laminiert und gesintert. In einer Ausführung ist es möglich, die bereits in der Grünfolie eingebrachten Vias mit einer Füllmasse zu verschließen, die nach dem Sintern wieder entfernt werden kann. Dazu sind folgende Verfahrenskombinationen möglich:
    • a) Füllen der Vias mit Aluminiumoxid und Entfernen des Aluminiumoxids nach dem Sintern mit einem Strahlprozeß
    • b) Füllen der Vias mit Bleioxid PbO und Entfernen des Bleioxids durch Auflösen mit Essigsäure nach dem Sintern
    • c) Füllen der Vias mit kohlenstoffhaltigen Materialien und Entfernen dieser Materialien oder deren verbliebenen Reste nach dem Sintern durch Auflösen mit Essigsäure.
  • Nach dem Sintern werden auch die äußeren Metallisierungen, Leiterbahnen und Anschlußflächen/Kontakte erzeugt, beispielsweise durch Aufdrucken einer leitfähigen Paste, die anschließend stromlos oder galvanisch verstärkt werden kann. Zur Verstärkung können die Metalle Nickel und/oder Kupfer und/oder Platin abgeschieden werden und vorzugsweise mit einer dünnen Goldschicht zur besseren Benetzbarkeit mit Lot überzogen werden.
    • Herstellung der Metallisierungen auf dem Chip
  • Ein mit Bauelementstrukturen BS versehener Chip CH hat bereits alle erforderlichen Metallisierungen einschließlich lötfähiger Metallisierungen und Massebelegungen aus dem Material vorgebildet, aus dem auch die Bauelementstrukturen BS bestehen. Dies ist insbesondere Aluminium, eine Aluminium umfassende Legierung oder ein Aluminium und Kupferschichten umfassender Mehrschichtaufbau. Zur Herstellung der lötfähigen Metallisierungen LM auf dem Chip wird die vorgebildete Struktur an den dafür vorgesehenen Stellen verstärkt und dazu vorzugsweise zunächst eine Fotolackmaske aufgebracht und strukturiert. Anschließend werden die lötfähigen Metallisierungen LM in Form eines Schichtaufbaus Ti/Pt/Au aufgebracht, beispielsweise durch Sputtern oder Aufdampfen. Der Gesamtaufbau der lötfähigen Metallisierungen LM weist anschließend eine Schichtdicke von beispielsweise 400 nm auf, was in der gleichen Größenordnung wie die darunterliegende aluminiumhaltige Metallisierung für die Bauelementstrukturen liegt.
  • In einer Variante des Verfahrens wird die Fotolackmaske so strukturiert, daß die Maske auf den für die lötfähigen Metallisierungen LM vorgesehenen Flächen verbleibt. Die nicht von der Maske abgedeckten Metallisierungsbereiche, insbesondere die Bauelementstrukturen werden anschließend einer Passivierung unterzogen, beispielsweise einer anodischen Oxidation. Nach Entfernen der Maske können die lötfähigen Metallisierungen LM in einfacher Weise selektiv auf den freiliegenden metallischen Flächen galvanisch erzeugt werden, da die passivierten Oberflächen der Bauelementstrukturen keine Leitfähigkeit aufweisen.
  • Anstelle der Metallisierungsfolge Titan/Platin/Gold für die lötfähigen Metallisierungen kann auch Titan/Kupfer/Gold oder Titan/Nickel/Gold abgeschieden werden. Einzelne Schichten können dabei sowohl galvanisch als auch stromlos erzeugt werden, während dünne Schichten vorzugsweise aufgesputtert werden.
  • In einer vorteilhaften Ausgestaltung wird die Haftung der Bumps auf den lötfähigen Metallisierungen durch einen der folgenden Schritte a oder b verbessert:
    • a) Aufrauhen der Chipoberfläche vor dem Aufbringen der Metallisierungen im Bereich der lötfähigen Metallisierungen
    • b) Strukturiertes Aufbringen der Metallisierungen so, daß eine durchbrochene, streifen-, gitter- oder siebartige Struktur der lötfähigen Metallisierungen ensteht, in deren Durchbrechungen die Oberfläche des Chips freigelegt ist.
  • Das Aufrauhen der Chipoberfläche kann mit einem Strahlprozeß durchgeführt werden, bei dem empfindliche Strukturen wie die Bauelementstrukturen mit einer Resistmaske, einem Lack oder einer Folie geschützt werden können.
  • Das Strukturierte Aufbringen der Metallisierungen kann bei der Definition der Bauelementstrukturen mit erfolgen, das zum Beispiel mit Abhebetechnik erfolgt. Möglich ist es auch, die Durchbrechungen in einer zunächst großflächig aufgebrachten Metallsierung nachträglich durch strukturierenden Materialabtrag zu erzeugen.
    • Herstellung eines Rahmens
  • Der in einem teil der Ausführungsbeispiele vorgesehene und den Chipabstand h2 zum Träger garantierende Rahmen RA kann entweder auf der Oberfläche des Chips CH, oder auch auf der Oberfläche der oberen Schicht OS des Trägersubstrats TS aufgebracht werden. Während ein auf dem Chip aufgebrachter Rahmen vorzugsweise als Kunststoffrahmen ausgebildet wird, wird ein auf dem Trägersubstrat ausgebildeter Rahmen vorzugsweise in Form einer Metallisierung oder einer Siebdruckpaste, die elektrisch leitfähig sein kann, realisiert. Für diese Metallisierung auf dem Trägersubstrat sind insbesondere die genannten für die lötfähigen Anschlußmetallisierungen geeigneten Metallschichtfolgen bevorzugt. Über einer dünnen Titanschicht kann stromlos Kupfer in einer Stärke von zirka 1 bis 2 µm aufgebracht werden. Möglich ist es auch, daß Kupfer galvanisch zur verstärken, beispielsweise mit einer zuzüglichen 10 bis 20 µm dicken Kupferschicht und/oder einer bis zu 10 µm dicken Mittelschicht.
  • Der Rahmen folgt in seinen äußeren Abmessungen den Chipaußenkanten und kann nach Innen eine Strukturierung aufweisen, um Freiflächen auf dem piezoelektrischen Substrat des Chips zu kontaktieren oder um auf den Freiflächen vorhandene Massebelegungen mit dem Rahmen zu kontaktieren.
  • Ein aus Kunststoff bestehender Rahmen auf dem Chip kann aus einem Photolack erzeugt werden oder mit Hilfe einer Photolithographie aus einer andereren Schicht strukturiert werden.
    • Herstellung der lötfähigen Anschlußflächen
  • Die lotfähigen Anschlußflächen AF werden am Boden der Ausnehmungen in der oberen Schicht OS hergestellt. Die Grundmetallisierung kann eine mittels Silber/Palladiumpaste aufgedruckte Leiterbahn beziehungsweise eine Verdrahtungsstruktur zwischen oberer und unterer Schicht sein, oder alternativ aus dem oberen Abschluß einer Durchkontaktierung DK durch die untere Schicht US bestehen. Die Durchkontaktierung DK ist üblicherweise ebenfalls mit Silber/Palladiumpaste verschlossen. Die lötfähigen Anschlußflächen AF werden dann nach der Freilegung der Metallisierung in den Ausnehmungen durch galvanische oder stromlose Verstärkung mit Kupfer/Goldschichten oder mit Nickel/Goldschichten hergestellt. Die Verstärkung der Metallisierung kann durch die Ausnehmungen AN hindurch erfolgen.
    • Herstellung der Bumps
  • Die Bumps können in den Ausnehmungen der oberen Schicht OS erzeugt werden, wobei folgende Verfahrensschritte geeignet sind:
    • a) Galvanische Abscheidung von SnPb, SnAg, SnCu, SnAgCu, SnAu und anschließendes Umschmelzen, wobei die entsprechende Legierung entsteht.
    • b) Durch Sieb- oder Schablonendruck von Lotpaste, und einem anschließenden Reflowprozeß zum Umschmelzen des Lots.
    • c) Durch Ausnutzen der Ausnehmungen als Schablone, die durch Einrakeln von Lotpaste mit Lot gefüllt werden kann, welches anschließend in einem Reflowprozeß umgeschmolzen wird.
    • d) Durch Einrütteln von Lotkugeln geeigneter Größe und anschließenden Reflowprozeß. Dabei werden die Lotkugeln so dimensioniert, daß die umgeschmolzenen Lotkugeln bis zum Boden der Ausnehmung AN absinken und die dort befindliche Anschlußfläche kontaktieren können.
    • e) Durch Laserbumping
    • f) Durch gerichtetes Ausstanzen von Zylindern aus Lotfolie direkt über den Ausnehmungen.
  • Alternativ können die Bumps auf dem Chip CH erzeugt werden, wobei folgende Verfahrensschritte geeignet sind:
    • a) Galvanische Abscheidung der oben bereits genannten Lotmassen und anschließendes Umschmelzen
    • b) Durch Schablonendruck von Lotdepots auf die lötfähigen Metallisierungen LM und anschließendes Umschmelzen. Dabei kann die Elektrodenpassivierung der übrigen Metallisierungen (Bauelementstrukturen) als Lötstoppmaske dienen.
    • c) Durch Laserbumping
    Aufsetzen des Chips auf das Trägersubstrat
  • Je nach Anordnung der Bumps auf Chip oder Trägersubstrat wird entweder der bebumpte Chip so auf das Trägersubstrat aufgesetzt, daß die Bumps in den Ausnehmungen angeordnet sind. Alternativ wird der Chip auf die in den Ausnehmungen befindlichen Bumps aufgesetzt, so daß diese in Kontakt mit den lötfähigen Metallisierungen treten können. Anschließend wird ein Reflowprozeß durchgeführt. Dabei wird das Verhältnis von Bumpvolumen zur Fläche der UBMs (lötfähige Metallisierungen LM und/oder Ausnehmungen AN) so eingestellt, daß das Verlöten zu einer Kontraktion des Bumps führt, die ausreichend ist, um das Aufliegen des Chips auf dem Trägersubstrat beziehungsweise dem Rahmen zu erreichen. Nach dem Aufliegen auf dem Trägersubstrat oder dem Rahmen ist der Chip so stabilisiert, daß die Beanspruchung der Bumps infolge unterschiedlicher thermischer Ausdehnung von Chip, Bump und Trägersubstrat wesentlich geringer ist und die Bumpdurchmesser reduziert werden können, ohne daß die Stabilität der Verlötung und des Bauelements leidet. Ebenso werden vorzugsweise die Dicke des Rahmens und die Dicke der oberen Schicht OS so aufeinander abgestimmt, daß beide Schichten zusammen ein thermisches Ausdehnungsverhalten ergeben, welches ungefähr gleich dem Ausdehnungsverhalten des Bumps ist. Auf diese Weise wird weiterhin eine schädigende Zubeanspruchung des Bumps vermieden.
    • Aufbringen eines Lotrahmens
  • Nach dem Auflöten des Chips auf das Trägersubstrat wird ganzflächig auf der Rückseite des Chips und auf der Oberfläche des Trägersubstrats eine Metallisierung aufgebracht, beispielsweise durch Sputtern. Dafür ist insbesondere Titan in einer Stärke von 100 bis 200 nm geeignet. Diese Schicht kann anschließend mit Kupfer und/oder Nickel auf eine Dicke von zirka 2 bis 20 µm verstärkt werden. Als oxidationsbeständige und gut mit Lot benetzbare Oberflächenschicht kann auch hier eine dünne Goldschicht als Abschlußschicht aufgebracht werden, beispielsweise durch Aufdampfen oder Aufsputtern. Anschließend kann diese Metallisierung strukturiert werden, so daß sie nur an den Stellen verbleibt, an denen der Lotrahmen anliegen soll.
  • Anschließend wird ein Lotrahmen erzeugt. Dies kann beispielsweise dadurch erfolgen, daß Lotpulver ganzflächig aufgestreut wird und anschließend ein Reflowprozeß durchgeführt wird. Durch Ausbilden schmelzflüssigen Lots reichert sich dieses ausschließlich an den Stellen an, wo es mit der Oberfläche benetzt, also an den mit einer blanken Metallschicht versehenen Oberflächenbereichen. Möglich ist es auch, beispielsweise ein rahmenförmiges Stück Lotfolie auszustanzen und um oder über den Chip zu legen. Möglich ist es auch, Lotfolienstücke mit einer der gesamten vom Lotrahmen umgebenen Fläche entsprechenden Größe auszustanzen und über dem Chip anzuordnen.
  • Auch hier führt ein Reflowprozeß dazu, daß sich das Lot in den von blanken Metalloberflächen bedeckten Bereichen konzentriert. Durch entsprechende Strukturierung dieser Bereiche vor dem Aufbringen des Lotrahmens mittels einer Fotolacktechnik können die zu benetzenden Bereiche der Metallisierung auf einem engen Streifen entlang Chipkante und dieser benachbarten streifenförmigen Bereichen der Oberfläche des Trägersubstrats begrenzt werden.
  • Fig. 9 zeigt eine alternativen Ausführungsform der Erfindung. Dabei wird der Lotrahmen LR auf dem Trägersubstrat vor dem Aufsetzen des Chips CH erzeugt. Dazu wird zunächst eine Metallisierung RMS ähnlich einer Underbumpmetallsierung (UBM) auf dem Trägersubstrat an den für den Lotrahmen vorgesehenen Stellen erzeugt. Der Lotrahmen kann dann durch Aufdrucken, Galvanische Verstärkung der UBM oder ebenfalls als rahmenförmiges Stück Lotfolie aufgebracht werden. Bei dieser Ausführung werden die Seitenkanten des Chips so abgeschrägt, daß der Chip sich zur Oberfläche mit den Bauelementstrukturen hin verjüngt. Dann wird er an den Seitenkanten vorzugsweise zusammen mit den lötfähigen Metallisierungen LM (bzw. UBM) metallisiert RMC, beispielsweise durch Sputtern. Ein bevorzugter Kantenwinkel KW an den Chipkanten beträgt dabei weniger als 45°, da dann die Metallisierungen RMC zusammen mit den UBMs auf dem Chip erzeugt werden können.
  • Der Chip kann dann so auf das Trägersubstrat aufgesetzt werden, daß er mit den abgeschrägten Seitenkanten über dem Lotrahmen LR angeordnet ist und beim Verlöten gleichzeitig eine Lotverbindung zu den Metallisierungen RMC an den Seitenkanten des Chips eingeht.
  • Dünnen des Chips auf der Keramik
  • Nach dem Auflöten können die Chips gedünnt werden, um insgesamt eine noch niedrigere Bauhöhe zu erreichen. Der aufgrund der Handhabbarkeit eine für die Bauelementfunktion unnötig hohe Dicke von zirka 250 µm aufweisende Chip (piezoelektrischer Kristall) kann dabei bis auf eine Stärke von 50 bis 100 µm gedünnt werden. Zum Dünnen ist insbesondere ein Partikelstrahl mit Aluminiumoxidpartikeln eines Durchmessers < 50 µm geeignet. Möglich ist es auch, den Chip abzuschleifen. Die sichere Auflage des Chips auf dem Rahmen oder dem Trägersubstrat garantiert dabei, daß während des Dünnens keine Beschädigung des Chips auftritt, da er durch den Rahmen ausreichend stabilisiert ist. Vor dem Bearbeiten mit dem Partikelstrahl können mittels einer weichen Resistmaske, beispielsweise einer Fotolackmaske die Bereiche abgedeckt werden, bei denen ein Abtrag verhindert werden soll. Möglich ist es jedoch auch, gleichzeitig mit dem Dünnen des Chips Bereiche des Trägersubstrats zu entfernen oder dieses gar mittels des Strahlverfahrens vollständig zu durchtrennen. In diesem Fall kann es erforderlich sein, den Chip vorher ebenfalls mit einer Maske abzudecken.
  • Da die Erfindung nur anhand weniger Ausführungsbeispiele dargestellt werden konnte, ist sie nicht auf diese beschränkt. Weitere Varianten des erfindungsgemäßen Bauelements beziehungsweise des Verfahrens zu seiner Herstellung liegen insbesondere anderen geometrischen Ausgestaltungen, anderen zu verwendenden Materialien oder durch Einsatz analoger Prozesse, mit denen die gleichen Wirkungen erzielt werden können. Wesentlich bleibt jedoch stets die Anordnung der Bumps in Ausnehmungen des Trägersubstrats, mit denen die erfindungsgemäße niedrige Bauelementhöhe verbunden mit einfacherer und besserer Abdichtbarkeit des Bauelements erzielt werden kann.
  • Mit dem erfindungsgemäßen Verfahren können vorzugsweise mehrere Chips parallel auf einem entsprechend großflächigen Trägersubstrat aufgebracht, angeschlossen und verkapselt werden. Zwischen einzelnen Chips kann anschließend das Trägersubstrat durchtrennt werden, um einzelne Bauelemente oder Gruppen von miteinander zu Modulen verschalteter Bauelemente zu vereinzeln. Das Auftrennen und Vereinzeln kann mit einem Strahlprozeß oder durch Sägen erfolgen. Oberflächenschichten und insbesondere zu durchtrennende Metallisierungen können dabei vorher ggf. strukturiert naßchemisch oder durch Plasmaätzen entfernt werden.

Claims (26)

1. Bauelement,
mit einem Bauelement-Strukturen tragenden Chip (CH), welcher auf einer Oberfläche mit den Bauelement-Strukturen (BS) verbundene lötfähige Metallisierungen (LM) aufweist
mit einem Trägersubstrat (TS), welches auf der unteren Oberfläche Anschlußflächen (KO) zur elektrisch leitenden Verbindung mit den Bauelement-Strukturen des Chips und Leiterbahnen aufweist, die mit den Anschlußflächen (AF) verbunden sind, wobei die Anschlußflächen jeweils zumindest teilweise am Boden von Ausnehmungen (AN) im Trägersubstrat (TS)freigelegt sind,
wobei der Chip (CH) in Flip-Chip Anordnung mittels in den Ausnehmungen (AN) angeordneten Bump-Verbindungen (BU), die die lötfähigen Metallisierungen (LM) auf dem Chip und die Anschlußflächen (AF) auf dem Trägersubstrat (TS) elektrisch leitend verbinden, montiert ist und wobei der Chip zumindest teilweise auf dem Trägersubstrat aufliegt.
2. Bauelement nach Anspruch 1, mit einem mehrschichtigen Trägersubstrat (TS), welches zumindest eine obere und eine untere Schicht (OS, US) umfaßt und wobei die Anschlußflächen (AF) auf der Oberfläche der unteren Schicht angeordnet sind.
3. Bauelement nach Anspruch 1, bei dem in den Ausnehmungen (AN) im Trägersubstrat (TS) unten von lötfähigen Kontakten (KO) verschlossen sind, die auf der Unterseite des Trägersubstrats über den Ausnehmungen angeordnet sind.
4. Bauelement nach einem der Ansprüche 1 bis 3, bei dem der Chip (CH) auf einem piezoelektrischen Substrat als SAW Bauelement, als FBAR Resonator, als BAW Resonator oder als SCF Filter ausgebildet ist.
5. Bauelement nach Anspruch 4, bei dem auf Chip (CH) oder Trägersubstrat (TS) ein Rahmen (RA) so vorgesehen ist, daß ein Teil der Bauelement- Strukturen (BS) in einem Hohlraum angeordnet ist, der vom Rahmen und den beiden zueinander weisenden Oberflächen von Chip und Trägersubstrat umschlossen wird, bei dem der Rahmen die Auflage für den Chip oder das Trägersubstrat ausbildet, und bei dem die Berührungsfläche zwischen Trägersubstrat und Chip umlaufend mit einem geschlossenen Lotrahmen (LR) abgedichtet ist.
6. Bauelement nach Anspruch 5, bei dem der Rahmen (RA) aus Kunststoff oder einer Metallisierung gebildet ist, die auf dem Chip (CH) oder dem Trägersubstrat (TS) vorgesehen ist, oder bei dem der Rahmen die Begrenzung einer auf dem Trägersubstrat vorgesehenen Vertiefung (VT) ist, deren Tiefe (h2) zumindest der Höhe der in dem Hohlraum angeordneten Bauelement-Strukturen (BS) entspricht.
7. Bauelement nach Anspruch 5 oder 6,
bei dem der Rahmen (RA) als Metallisierung auf der Oberfläche des Trägersubstrats (TS) ausgebildet ist und umlaufend entlang und unterhalb der zum Trägersubstrat weisenden Chipkante angeordnet ist, und
bei dem die Grenzfläche zwischen Rahmen und Chip (CH) umlaufend mit einem geschlossenen Lotrahmen (LR) abgedichtet ist.
8. Bauelement nach einem der Ansprüche 1 bis 7, bei dem in der unteren Schicht (US) des Trägersubstrats (TS) Durchkontaktierungen (DK) vorgesehen sind, die mit einem leitfähigen Material gefüllt sind, wobei die Oberfläche der Durchkontaktierungen die Anschlußflächen (AF) bilden.
9. Bauelement nach einem der Ansprüche 1 bis 8, bei dem das Trägersubstrat (TS) eine verzugsarme LTCC Keramik ist.
10. Bauelement nach einem der Ansprüche 1 bis 9, bei dem an der Unterseite des Trägersubstrats (TS) SMD fähige Anschlußmetallisierungen (KO) vorgesehen sind, die über Durchkontaktierungen (DK) mit zwischen zwei Schichten (US, OS) des zumindest zweischichtigen Trägersubstrats angeordneten Verdrahtungen (LB) zwischen einzelnen Anschlußflächen (AF) oder direkt mit den Anschlußflächen verbunden sind.
11. Bauelement nach einem der Ansprüche 1 bis 10, bei dem der Chip (CH) zumindest im Bereich seiner Unterkante, und das Trägersubstrat (TS) zumindest in einem Streifen unterhalb der Unterkante des Chips metallisiert sind, wobei die Metallisierung zumindest eines der Metalle Al, Ni, Cu, Pt oder Au umfaßt.
12. Bauelement nach einem der Ansprüche 1 bis 11, bei dem auf der Rückseite des Chips (CH) eine Lackschicht ganzflächig aufgebracht ist, die selektiv zur Erzeugung einer Beschriftung entfernt ist.
13. Bauelement nach Anspruch 12, bei dem unter der Lackschicht eine zur Lackschicht einen optischen Kontrast bildende Zusatzschicht vorgesehen ist.
14. Bauelement nach einem der Ansprüche 1 bis 13, bei dem die Außenkanten des Chips (CH) angeschrägt sind, daß sich der Chip zum Trägersubstrat (TS) hin verjüngt.
15. Verfahren zur Herstellung eines verkapselten Bauelements,
bei dem ein mehrschichtiges Trägersubstrat (TS) vorgesehen wird, welches Ausnehmungen (AN) der Tiefe (h1) aufweist, in denen lötfähige Anschlußflächen (AF) freigelegt sind,
bei dem ein auf einer Oberfläche Bauelement-Strukturen (BS) sowie mit diesen verbundene lötfähige Metallisierungen (LM) aufweisender Chip (CH) vorgesehen wird,
bei dem auf der Oberfläche des Chips oder des Trägersubstrats eine Vertiefung (VT) der Tiefe (h2) zur Aufnahme der Bauelement-Strukturen der Höhe (h3) erzeugt wird,
bei dem auf den lötfähigen Anschlußflächen oder den lötfähigen Metallisierungen Bumps (BU) einer Höhe (h4) erzeugt werden, wobei
h4 > (h1 + h2)
bei dem der Chip (CH) in Flip-Chip Anordnung so auf das Trägersubstrat (TS) aufgesetzt und aufgelötet wird, daß die lötfähigen Anschlußflächen (AF) über die Bumps (BU) mit den lötfähigen Metallisierungen (LM) verbunden werden, und
wobei der Chip beim durch das Aufschmelzen bedingten Zusammensinken der Bumps auf die Höhe (h1 + h2) auf das Trägersubstrat absinkt und dort aufliegt
wobei Bauelement-Strukturen (BS) in einem durch die Vertiefung (VT) gebildeten und durch Chip oder Trägersubstrat abgedeckten Hohlraum der Höhe (h2) angeordnet sind.
16. Verfahren nach Anspruch 15,
bei dem auf dem Trägersubstrat (TS) eine erste Kontaktmetallisierung (M) im Bereich unter der Chip-Unterkante erzeugt wird,
bei dem auf dem Chip (CH) im Bereich zwischen der Auflagefläche und den Chip-Stirnflächen eine zweite Kontaktmetallisierung erzeugt wird,
bei dem ein den Chip umlaufender Lotrahmen (LR) zum Verbinden von erster und zweiter Kontaktmetallisierung erzeugt wird.
17. Verfahren nach Anspruch 15 oder 16,
bei dem ein sich zur Oberfläche mit den Bauelementstrukturen verjüngender Chip mit abgeschrägten Seitenkanten verwendet wird,
bei dem der Lotrahmen vor dem Aufsetzen des Chips auf dem Trägersubstrat erzeugt wird
bei dem beim Auflöten die Seitenkanten des Chips mit dort befindlichen Metallisierungen auf dem Lotrahmen aufsitzen und mit diesem verlötet werden.
18. Verfahren nach Anspruch 15 bis 17, bei dem die Bumps (BU) auf den lötfähigen Metallisierungen (LM) des Chips (CH) oder auf den lötfähigen Anschlußflächen (AF) des Trägersubstrats (TS) erzeugt werden durch
a) galvanische Abscheidung
b) Sieb- oder Schablonendruck
c) Einrakeln von Lotpaste in die Ausnehmungen des Trägersubstrats
d) Einrütteln von Lotkugeln in die Ausnehmungen
e) Laserbumping
f) Stanzen von Lotfolie über den Ausnehmungen
19. Verfahren nach Anspruch 15 bis 18, bei dem ein zumindest eine obere und eine untere Schicht (US) aufweisendes Trägersubstrat (TS) verwendet wird und bei dem für die lötfähigen Anschlußflächen (AF) in der unteren Schicht Ausnehmungen erzeugt, mit leitfähigem Material gefüllt und ggf. mit einem lötfähigen Überzug versehen werden, der die lötfähigen Anschlußflächen (AF) darstellt, die in den Ausnehmungen (AN) der oberen Schicht (OS) freigelegt werden.
20. Verfahren nach Anspruch 15 bis 19,
bei dem die Grundfläche der Ausnehmungen (AN) in der oberen Schicht größer gewählt wird als die Fläche der lötfähigen Anschlußflächen (AF) auf der Oberfläche der unteren Schicht (US),
bei dem der Querschnitt der Bumps (BU) geringer gewählt wird als derjenige der Ausnehmungen (AN).
21. Verfahren nach einem der Ansprüche 15 bis 20, bei dem von der Rückseite des Chips (CH) nach dem Auflöten und dem Erzeugen des Lotrahmens (LR) mit Hilfe eines Partikelstrahlverfahrens oder durch Abschleifen Material abgetragen und der Chip so gedünnt wird.
22. Verfahren nach einem der Ansprüche 15 bis 21, bei dem die Chips (CH) im Nutzen auf ein großflächiges Trägersubstrat (TS) aufgebracht werden und erst abschließend durch Auftrennen des Trägersubstrats zwischen den Chips zu Bauelementen oder Modulen vereinzelt werden.
23. Verfahren nach Anspruch 22, bei dem das Vereinzeln durch ein Strahlverfahren erfolgt, bei dem der Lotrahmen (LR) als Maske dient.
24. Verfahren nach einem der Ansprüche 15 bis 23,
bei dem als Trägersubstrat (TS) eine Mehrlagenkeramik verwendet wird,
bei dem die Ausnehmungen (AN) in der oberen Schicht (OS) der Mehrlagenkeramik vor dem Sintern erzeugt und mit einer Füllmasse gefüllt werden,
bei dem die Füllmasse nach dem Sintern wieder entfernt wird.
25. Verfahren nach Anspruch 24, bei dem für das Füllen der Ausnehmungen (AN) und das wieder Entfernen der Füllmasse eine der folgenden Verfahrenskombinationen ausgewählt wird:
a) Füllen mit Al2O3 und Entfernen des Al2O3 mit einem Strahlprozeß
b) Füllen mit PbO und Entfernen des PbO durch Auflösen mit Essigsäure
c) Füllen mit karbonhaltigen Materialien und Entfernen der karbonhaltigen Materialien durch Auflösen mit Essigsäure.
26. Verfahren nach einem der Ansprüche 15 bis 25, bei dem die Haftung der Bumps (BU) auf den lötfähigen Metallisierungen (LM) durch einen der folgenden Schritte a oder b verbessert wird
a) Aufrauhen der Chipoberfläche vor dem Aufbringen der Metallisierungen im Bereich der lötfähigen Metallisierungen
b) Strukturiertes Aufbringen der Metallisierungen so, daß eine durchbrochene, streifen-, gitter- oder siebartige Struktur der lötfähigen Metallisierungen ensteht, in deren Durchbrechungen die Oberfläche des Chips freigelegt ist.
DE10164494.9A 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung Expired - Fee Related DE10164494B9 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10164494.9A DE10164494B9 (de) 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
JP2003559014A JP2005514846A (ja) 2001-12-28 2002-12-11 構造高の小さいカプセル化された構成素子およびその製造方法
US10/500,371 US6982380B2 (en) 2001-12-28 2002-12-11 Encapsulated component which is small in terms of height and method for producing the same
CNB028264010A CN100561860C (zh) 2001-12-28 2002-12-11 结构高度低的封装元器件及制造方法
PCT/DE2002/004535 WO2003058810A1 (de) 2001-12-28 2002-12-11 Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10164494.9A DE10164494B9 (de) 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung

Publications (3)

Publication Number Publication Date
DE10164494A1 true DE10164494A1 (de) 2003-07-17
DE10164494B4 DE10164494B4 (de) 2014-06-18
DE10164494B9 DE10164494B9 (de) 2014-08-21

Family

ID=7711155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10164494.9A Expired - Fee Related DE10164494B9 (de) 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung

Country Status (5)

Country Link
US (1) US6982380B2 (de)
JP (1) JP2005514846A (de)
CN (1) CN100561860C (de)
DE (1) DE10164494B9 (de)
WO (1) WO2003058810A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091062B2 (en) 2003-10-15 2006-08-15 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
DE102004050027B4 (de) * 2003-10-15 2008-02-21 Qimonda Ag Verfahren zum Herstellen eines Wafer Level Packages
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102007028288A1 (de) * 2007-06-20 2008-12-24 Epcos Ag MEMS Bauelement und Verfahren zur Herstellung
US7868448B2 (en) 2004-02-05 2011-01-11 Epcos Ag Electrical component and production thereof
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
WO2013034394A1 (de) * 2011-09-05 2013-03-14 Epcos Ag Bauelement und verfahren zum herstellen eines bauelements
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method
US10448530B2 (en) 2015-12-16 2019-10-15 Rf360 Technology (Wuxi) Co., Ltd. Housing used for electric component and method for manufacturing same
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
DE102004039229B4 (de) 2004-08-12 2022-12-22 Snaptrack, Inc. Bauelement-Anordnung mit einem Trägersubstrat
DE112020004850B4 (de) 2019-10-09 2023-08-10 Microchip Technology Inc. Gehäustes elektronisches die mit mikrokavität und verfahren zur bildung eines gehäusten elektronischen dies mit mikrokavität

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145363A1 (de) * 2001-09-14 2003-04-10 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
CN101300913B (zh) * 2004-11-12 2012-01-25 阿纳洛格装置公司 带间隔、带凸块部件结构
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
CN100456635C (zh) * 2004-12-24 2009-01-28 富士通媒体部品株式会社 电子器件及其制造方法
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR20060115095A (ko) * 2005-05-04 2006-11-08 삼성전기주식회사 기밀특성이 우수한 표면탄성파 소자 패키지
DE102005029453B4 (de) 2005-06-24 2022-03-17 Snaptrack, Inc. Chipbauelement mit verbesserter thermischer Beständigkeit
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
NL1031465C2 (nl) * 2006-03-30 2007-10-03 C2V B V Werkwijze voor het opbouwen van een inrichting met fluïdische en elektrische functies.
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
WO2008016619A1 (en) 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
US7662665B2 (en) * 2007-01-22 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
DE102007020288B4 (de) 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
US20090140419A1 (en) * 2007-11-29 2009-06-04 Kenneth Rhyner Extended plating trace in flip chip solder mask window
JP5111307B2 (ja) * 2008-08-29 2013-01-09 京セラ株式会社 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8296940B2 (en) * 2010-04-19 2012-10-30 General Electric Company Method of forming a micro pin hybrid interconnect array
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品
JP6261867B2 (ja) 2013-01-25 2018-01-17 太陽誘電株式会社 弾性波デバイスの製造方法
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
WO2016068168A1 (ja) * 2014-10-28 2016-05-06 デクセリアルズ株式会社 異方性導電フィルム、その製造方法、及び接続構造体
JP6750205B2 (ja) * 2014-10-31 2020-09-02 デクセリアルズ株式会社 異方性導電フィルム
CN107078420B (zh) * 2014-11-17 2022-04-08 迪睿合株式会社 各向异性导电膜
DE102014223862A1 (de) * 2014-11-24 2016-05-25 Robert Bosch Gmbh Anordnung mit einem Trägersubstrat und einem Leistungsbauelement
DE102014118214B4 (de) * 2014-12-09 2024-02-22 Snaptrack, Inc. Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス
US9443810B1 (en) * 2015-09-14 2016-09-13 Qualcomm Incorporated Flip-chip employing integrated cavity filter, and related components, systems, and methods
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
CN107295746B (zh) 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
DE102016110539A1 (de) 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
DE102016111911A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR20180022153A (ko) * 2016-08-23 2018-03-06 삼성전기주식회사 공통모드필터 및 그 제조방법
CN107834989B (zh) * 2017-11-08 2022-10-25 中电科技集团重庆声光电有限公司 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
KR102404058B1 (ko) 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
CN110039148A (zh) * 2019-05-14 2019-07-23 合肥晶澳太阳能科技有限公司 一种光伏组件接线盒的焊接结构和接线盒
CN110289218B (zh) * 2019-06-18 2021-09-28 北京猎户星空科技有限公司 一种集成电路板生产方法及集成电路板
CN111146093B (zh) * 2020-01-06 2021-08-24 亿芯微半导体科技(深圳)有限公司 一种半导体堆叠封装结构及其制备方法
CN111192863B (zh) * 2020-01-10 2021-07-13 广东汉岂工业技术研发有限公司 一种芯片堆叠封装结构及其制备方法
CN112670278B (zh) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577611A (en) * 1980-06-18 1982-01-14 Fujitsu Ltd Mounting method for elastic surface wave element
US4862247A (en) * 1987-11-24 1989-08-29 Texas Instruments Incorporated Contact joint for semiconductor chip carriers
JPH07221589A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
DE59504639D1 (de) 1994-05-02 1999-02-04 Siemens Matsushita Components Verkapselung für elektronische bauelemente
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2943764B2 (ja) * 1997-05-16 1999-08-30 日本電気株式会社 フリップチップ実装型半導体素子の樹脂封止構造
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP2001094390A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
DE10016867A1 (de) * 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050027B4 (de) * 2003-10-15 2008-02-21 Qimonda Ag Verfahren zum Herstellen eines Wafer Level Packages
US7091062B2 (en) 2003-10-15 2006-08-15 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
US7868448B2 (en) 2004-02-05 2011-01-11 Epcos Ag Electrical component and production thereof
DE102004005668B4 (de) 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
DE102004039229B4 (de) 2004-08-12 2022-12-22 Snaptrack, Inc. Bauelement-Anordnung mit einem Trägersubstrat
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US8404516B2 (en) 2007-06-04 2013-03-26 Epcos Ag Method for producing a MEMS package
DE102007028288B4 (de) * 2007-06-20 2013-06-06 Epcos Ag Mit akustischen Wellen arbeitendes MEMS Bauelement und Verfahren zur Herstellung
DE102007028288A1 (de) * 2007-06-20 2008-12-24 Epcos Ag MEMS Bauelement und Verfahren zur Herstellung
US8110962B2 (en) 2007-06-20 2012-02-07 Epcos Ag MEMS component and method for production
DE102008025202B4 (de) * 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method
US9006868B2 (en) 2010-12-28 2015-04-14 Epcos Ag Encapsulation of an MEMS component and a method for producing said component
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
WO2013034394A1 (de) * 2011-09-05 2013-03-14 Epcos Ag Bauelement und verfahren zum herstellen eines bauelements
US10448530B2 (en) 2015-12-16 2019-10-15 Rf360 Technology (Wuxi) Co., Ltd. Housing used for electric component and method for manufacturing same
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
DE112020004850B4 (de) 2019-10-09 2023-08-10 Microchip Technology Inc. Gehäustes elektronisches die mit mikrokavität und verfahren zur bildung eines gehäusten elektronischen dies mit mikrokavität

Also Published As

Publication number Publication date
CN100561860C (zh) 2009-11-18
DE10164494B4 (de) 2014-06-18
JP2005514846A (ja) 2005-05-19
WO2003058810A1 (de) 2003-07-17
CN1611002A (zh) 2005-04-27
US20050034888A1 (en) 2005-02-17
US6982380B2 (en) 2006-01-03
DE10164494B9 (de) 2014-08-21

Similar Documents

Publication Publication Date Title
DE10164494B9 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE102006025162B3 (de) Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102011016554A1 (de) Waferlevel-Package und Verfahren zur Herstellung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2008148736A2 (de) Verfahren zur herstellung eines mems-packages
WO2004044980A2 (de) Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE10120408A1 (de) Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE102006033701A1 (de) Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
DE10157205A1 (de) Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE102004018468A1 (de) Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
DE102015122434A1 (de) MEMS Bauelement
EP3381052A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung
DE10355508A1 (de) Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
DE102016100585A1 (de) Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150319

R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee