DE102006033701A1 - Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise - Google Patents
Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise Download PDFInfo
- Publication number
- DE102006033701A1 DE102006033701A1 DE102006033701A DE102006033701A DE102006033701A1 DE 102006033701 A1 DE102006033701 A1 DE 102006033701A1 DE 102006033701 A DE102006033701 A DE 102006033701A DE 102006033701 A DE102006033701 A DE 102006033701A DE 102006033701 A1 DE102006033701 A1 DE 102006033701A1
- Authority
- DE
- Germany
- Prior art keywords
- sacrificial substrate
- manufacturing
- encapsulation
- semiconductor element
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000010276 construction Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000005538 encapsulation Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004873 anchoring Methods 0.000 claims abstract description 7
- 238000000465 moulding Methods 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 9
- 241000587161 Gomphocarpus Species 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000000835 fiber Substances 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 2
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- 230000001427 coherent effect Effects 0.000 claims 2
- 239000000463 material Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft ein Herstellungsverfahren für ein elektronisches Bauelement in einer VQFN-Bauweise. Das Herstellungsverfahren ist durch folgende Verfahrensschritte gekennzeichnet: Verankern mindestens eines Halbleiterelementes, insbesondere eines Halbleiterchips (10), auf einem Ofersubstrat (20); Kontaktieren des mindestens einen Halbleiterelementes mit dem Opfersubstrat mit einem Ausbilden von Kontaktierungspunkten (30) auf dem Opfersubstrat; Ausbilden einer einer Verkapselung (40) auf der mit dem verankerten mindestens einen Halbleiterelement bestückten Oberseite des Opfersubstrates; Abtragen des Opfersubstrates mit einer Freilegung der Kontaktierungspunkte auf der Unterseite der Verkapselung.
Description
- Die Erfindung betrifft ein Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise nach dem Oberbegriff des Anspruchs 1 und ein elektronisches Bauelement in VQFN-Bauweise nach dem Oberbegriff des Anspruchs 16.
- Elektronische Bauelemente in VQFN- oder QFN-Bauweise sind Bauteile mit einem reduzierten oder fehlenden Leadframe. Die Bezeichnung QFN steht dabei als eine Abkürzung für die englische Bezeichnung „quad flat pack no-lead". Statt der von herkömmlichen Bauelementgehäusen bekannten Pins ("Beinchen") weisen derartige Bauelemente kurze Anschlussflächen auf, während das Gehäuse des Bauelementes eine nur oberhalb des Verdrahtungsträgers vorgesehene Verkapselung umfasst.
- Derartige Bauelemente werden dort eingesetzt, wo eine möglichst platzsparende Gestaltung einer Leiterplatte oder einer vergleichbaren Schaltungsanordnung erforderlich ist. Sie können auch unter gewissen Umständen als ein Ersatz für elektronische Bauteile mit einer so genannten BGA-Konfiguration dienen. Die Bezeichnung BGA ist eine Abkürzung für „ball grid array" und beschreibt eine mit Lötbällen oder Lötkugeln besetzte Kontaktfläche, die auf der Unterseite eines derart gestalteten elektronischen Bauelementes ausgebildet ist.
- Bauelemente der genannten Art werden durch Aufbringen eines Halbleiterelementes, beispielsweise eines Halbleiterchips, auf einen metallischen Träger hergestellt. Derartige Träger müssen strukturiert sein und verursachen durch ihre Herstellung hohe Kosten. Beim Aufbringen, insbesondere einem Kleben, größerer Chips bilden sich mitunter schlecht leitende Wärmebrücken aus, wodurch derartige Bauelemente sehr anfällig für Überhitzungen sind. Schließlich zeigt das elektronische Bauelement häufig eine schlechte MSL-Performanz mit einem MSL-Wert größer als 2 oder 3 durch eine ungenügende Haftung von Pressmasse und Klebstoff auf der Oberfläche des Leadframes.
- Es besteht somit die Aufgabe, ein Herstellungsverfahren und eine Bauelementstruktur für eine kostengünstige Fertigung derartiger VQFN-Bauelemente anzugeben, das zu Bauelementen mit einer verbesserten Performanz und Betriebssicherheit führt und insbesondere in einer Großserienfertigung einsetzbar ist.
- Diese Aufgabe wird mit einem Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst, wobei die nachfolgenden Unteransprüche zweckmäßige bzw. vorteilhafte Ausführungsformen und Varianten des Herstellungsverfahrens umfassen. Hinsichtlich des Vorrichtungsaspektes wird die Aufgabe mit einem elektronischen Bauelement mit den Merkmalen des Anspruchs 16 gelöst. Auch hier umfassen die Unteransprüche zweckmäßige bzw. vorteilhafte Ausführungsformen.
- Das Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise ist durch folgende Verfahrensschritte gekennzeichnet:
Als erstes wird ein Opfersubstrat bereitgestellt. Im Anschluss daran wird ein Halbleiterelement, insbesondere ein Halbleiterchip, auf dem Opfersubstrat verankert. Das Halbleiterelement wird mit dem Opfersubstrat kontaktiert, wobei Kontaktierungspunkte auf dem Opfersubstrat ausgebildet werden. Als nächstes wird eine Verkapselung auf der mit dem Halbleiterelement bestückten Oberseite des Opfersubstrates ausgebildet. Das Opfersubstrat wird nach dem Ausbilden der Verkapselung abgetragen, wobei dabei die Kontaktierungspunkte auf der Unterseite der Verkapselung freigelegt werden. - Das erfindungsgemäße Herstellungsverfahren beruht somit darauf, die Halbleiterelemente auf einem Opfersubstrat anzuordnen, das nur zeitweilig als Unterlage bzw. Gegenfläche zur Herstellung von Kontaktierungen am Halbleiterelement gebraucht wird und nach der Fertigstellung der Kontaktierungen und der Verkapselung vollständig entfernt (geopfert) wird. Dadurch wird die Unterseite der Verkapselung mit dem nunmehr in der Verkapselung eingeschlossenen Halbleiterelement und den in der Verkapselung eingebetteten Kontaktierungspunkten vollständig freigelegt.
- Es entfallen somit die aus den bekannten Herstellungsverfahren notwendigen kostenintensiven und kompliziert strukturierten Träger vollkommen, während bei den erfindungsgemäß hergestellten Bauelemente allein schon durch das komplette Fehlen eines konventionellen Trägers die erwähnten Performanzprobleme nicht mehr auftreten. Die so gefertigten Bauelemente weisen darüber hinaus auch einen besonders einfachen Aufbau auf.
- Zum mechanischen Verankern der Halbleiterelemente auf dem Opfersubstrat wird ein Auflöten bzw. Auflegieren des Halbleiterelementes mit einer vorhergehenden Metallisierung des Opfersubstrates angewandt. Die Verankerung erfüllt dabei im wesentlichen nur den Zweck, das Halbleiterelement genau und gegen Verschiebungen gesichert auf dem Opfersubstrat zu platzieren.
- Als Opfersubstrat können verschiedene Materialien zum Einsatz kommen. Bei einer ersten Ausführungsform wird auf einen metallisierten, ätz- und schleifbaren Silizium-Wafer zurückgegriffen. Derartige Substrate sind kostengünstig und fallen als Ausschuss oder Nebenprodukte bei der Chip-Herstellung an.
- Alternativ dazu kann als Opfersubstrat ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Glaskörper verwendet werden. Ebenso kann ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Metallkörper verwendet werden, der insbesondere aus Nickel, einer Nickellegierung, Stahl, Kupfer oder eine Kupferlegierung besteht.
- Schließlich bietet sich auch eine Ausführungsform des Opfersubstrates aus einem auf seiner Oberfläche metallisierten Faserverbundwerkstoff, insbesondere Papier, an. Derartige Werkstoffe sind leicht, kostengünstig und besonders gut abtragbar.
- Zum Kontaktieren des Halbleiterelementes auf dem Opfersubstrat wird zweckmäßigerweise ein Drahtbonden angewendet. Hierzu werden bei einer zweckmäßigen Gestaltung des Bondens auf dem Opfersubstrat außerhalb der Peripherie des Halbleiterelementes eine Reihe von Bondbumps gesetzt und das Bonden zwischen den Bondbumps und Bondpads auf dem Halbleiterelement ausgeführt.
- Alternativ zur Ausbildung der Bondbumps kann auch ein Reverse-Bonding zwischen Halbleiterelement und Opfersubstrat ausgeführt werden, wobei Nailheads auf dem Opfersubstrat ausgebildet werden. Die Bondbumps bzw. Nailheads dienen dazu, die Kontaktierungspunkte der entstehenden Drahtbondverbindungen auf dem Opfersubstrat hinreichend groß auszubilden, damit diese später auf der freiliegenden Unterseite der Verkapselung eine ausreichende Größe und Ausdehnung aufweisen.
- Die Bondbumps stellen dabei kleine Erhebungen oder erhabene Punkte mit einer verbreiterten Grundfläche auf der Oberfläche des Opfersubstrates dar. Die Nailheads wiederum entstehen automatisch beim Reverse-Bonding-Prozess, bei dem ein Wedge einen Bond-Zyklus nicht auf dem Substrat, sondern auf dem Halbleiterelement abschließt.
- Die Verkapselung wird zweckmäßigerweise mittels eines großflächigen Moldprozesses in Form einer Bedeckung mehrerer auf dem Opfersubstrat verankerter und kontaktierter Halbleiterelemente ausgeführt, wobei sich eine zusammenhängende, mehrere Halbleiterelemente überdeckende Pressmasseschicht herausbildet. Ein derartiger Verkapselungsschritt ist unter Bedingungen einer Großserienfertigung besonders zweckmäßig.
- Das Abtragen des Opfersubstrates kann auf unterschiedlichem Wege erfolgen. Bei einer ersten Ausführungsform erfolgt das Abtragen durch ein Abschleifen des Materials des Opfersubstrates. Bei einer weiteren Ausführungsform wird das Opfersubstrat durch Abätzen oder ein Ablösen abgetragen. Der jeweils zweckmäßigste, zum Abtragen des Opfersubstrates verwendete Prozess richtet sich nach den chemisch-physikalischen Eigenschaften des das Opfersubstrat bildenden Materials.
- Zweckmäßigerweise erfolgt nach dem Abtragen des Opfersubstrates ein Vereinzeln der zusammenhängenden Pressmasseschicht in eine Menge einzelner Bauelemente. Das Vereinzeln kann bei einer ersten Ausführungsform durch Schneiden, insbesondere ein Laserschneiden erfolgen. Bei einer zweiten Ausführungsform erfolgt das Vereinzeln durch Sägen und/oder Trennschleifen. Der jeweils zweckmäßigste Vereinzelungsprozess hängt von der Art des Verkapselungsmaterials bzw. der zu erreichenden Güte der Trennkanten der einzelnen Bauelemente ab.
- Ein erfindungsgemäßes elektronisches Bauelement zeichnet sich durch eine substratlose Anordnung aus einem Halbleiterelement, insbesondere einem Halbleiterchip, und einer das Halbleiterelement mindestens auf dessen Oberseite überdeckenden Verkapselung mit einer Reihe von dem Halbleiterelement zur Unterseite der Verkapselung führenden Bonddrähten mit auf der Unterseite der Verkapselung eingebetten Kontaktierungspunkten aus.
- Das Bauelement besteht demnach ausschließlich aus dem Halbleiterelement und der Verkapselung mit der eingebetten Kontaktierung. Aufwändige Trägermaterialien und Trägergestaltungen entfallen vollkommen. Das Bauteil ist durch den nachhaltig vereinfachten Aufbau besonders flach und platzsparend in Schaltungen einfügbar.
- Die Kontaktierungspunkte sind bei einer ersten Ausführungsform als in die Verkapselung eingebettete Bonddrahtkugeln ausgebildet. Bei einer zweiten Ausführungsform sind die Kontaktierungspunkte als in die Verkapselung eingebettete Nailheads mit einem in der Verkapselung verborgenen Bonddrahtrest ausgebildet. Beide Ausführunsgformen weisen hinreichend große Kontaktierungspunkte auf.
- Bei einer zweckmäßigen Erweiterung des elektronischen Bauelementes ist die Unterseite der Verkapselung als ein Ball Grid Arrag mit auf den Kontaktierungspunkten aufgebrachten Lötbällen ausgebildet. Das elektronische Bauelement kann damit wie ein BGA-Substrat oder ein Bauelement nach BGA-Bauweise verarbeitet und mit einem Leiterplatte kontaktiert werden.
- Das Herstellungsverfahren und das elektronische Bauelement sollen nachfolgend anhand von Ausführungsbeispielen und Figuren näher erläutert werden. Es werden für gleiche oder gleich wirkende Teile in allen Figuren dieselben Bezugszeichen verwendet.
- Es zeigt
-
1 eine beispielhafte Schichtstruktur des elektronischen Bauelementes mit Opfersubstrat und abgetragenem Opfersubstrat in einer Schnittdarstellung, -
2 das in1 gezeigte elektronische Bauelement in einer Ansicht von unten, -
3 bis8 eine Reihe beispielhafter Schritte des erfindungsgemäßen Herstellungsverfahrens in einer Großserienproduktion. -
1 zeigt in der oberen Darstellung eine beispielhafte Schichtstruktur des elektronischen Bauelementes vor und nach dem Abtragen des Opfersubstrats. Ein Halbleiterelement10 , beispielsweise ein Halbleiterchip, ist auf dem Opfersubstrat20 verankert und über eine Reihe von Kontaktierungspunkten30 mit dessen Oberfläche kontaktiert. Die mit dem Halbleiterelement besetzte Oberfläche des Opfersubstrates sowie die Kontaktierungspunkte liegen unter einer Verkapselung40 . - Das Opfersubstrat
20 ist in der unteren Darstellung abgetragen. Die Kontaktierungspunkte30 liegen nun auf der Unterseite der Verkapselung40 frei und bilden nun die äußeren Kontaktierungsstellen des fertigen elektronischen Bauelementes in der VQFN-Bauweise. - Die Kontaktierungspunkte
30 sind für eine komplikationslose Kontaktierung des elektronischen Bauelementes als Bonddrahtkugeln oder Ballbumps50 ausgebildet, von denen jeweils ein Bonddraht51 zum Halbleiterelement10 verläuft. Die Bonddrahtkugeln bilden dabei eine vergrößerte Grundfläche auf dem Opfersubstrat20 und somit eine vergrößerte Kontaktfläche auf dem schließlich fertigen Bauelement nach dem Abtragen des Opfersubstrates aus. - Die Bonddrähte und Ballbumps bestehen aus dem für Halbleiterkontaktierungen üblichen Material, insbesondere Aluminium, Kupfer, Gold oder den entsprechenden Legierungen. Das Halbleiterelement
10 ist mit den üblichen Mitteln auf dem Opfersubstrat verankert, insbesondere aufgelötet oder auflegiert. Das Opfersubstrat und/oder das Halbleiterelement weisen zu diesem Zweck eine Metallisierung52 auf. -
2 zeigt beispielhaft eine Untersicht des erfindungsgemäßen Bauelementes. Zu erkennen ist die Unterseite der Verkapselung40 mit dem darin eingebetteten Halbleiterelement10 und den sich auf der Fläche der Verkapselung abzeichnenden Kontaktierungspunkten30 , insbesondere den nun freigelegten Unterseiten der Ballbumps50 . Wie aus der Figur zu ersehen ist, weisen die Kontaktierungspunkte eine zueinander definierte geometrische Lage auf und sind in diesem Beispiel entlang einer im wesentlichen quadratisch verlaufenden Linie angeordnet. - Die Unterseite ses elektronischen Bauelementes ist bei einer solchen Ausführungsform als ein Ball-Grid-Array (BGA) ausgebildet und kann wie ein BGA-Substrat auf einer Leiterplatte oder einem sonstigen Elementeträger kontaktiert werden.
- Die
3 bis8 zeigen beispielhafte Herstellungsschritte des erfindungsgemäßen Bauelementes, die insbesondere für eine Großserienfertigung geeignet sind. -
3 zeigt einen beispielhaften Bestückungsprozess des Opfersubstrates20 . In dem hier dargestellten Beispiel handelt es sich um einen Siliziumwafer, der mindestens im Bereich der Verankerungsplätze des Halbleitersubstrates metallisierte Bereiche52 aufweist. Bei dem Siliziumwafer handelt es sich beispielsweise um einen sogenannten „Dummy"-Wafer, der zur Auffüllung von Beschickungschargen in den Bearbeitungsprozessen zur Erzeugung von Halbleiterchips mitläuft, auf dem aber keine Halbleiterchips erzeugt werden, und der aus dem Produktionsprozess der Chipherstellung als Nebenprodukt anfällt. - Ebenso können Wafer zum Einsatz kommen, die als Ausschuss aus anderen Produktionsprozessen ausgesondert wurden bzw. nach einem gewissen Recycling-Prozess wieder in den Produktionsprozess überführt werden. Derartige Opfersubstrate in Form von Silizium-Wafern sind also im Prinzip ohne größeren Kosten- und Herstellungsaufwand verfügbar.
- Die Metallisierung
52 weist eine Dicke im Bereich von bis zu 3 μm auf und wird zweckmäßigerweise in einem Gasphasenabscheidungsverfahren, insbesondere durch ein Sputtern oder Vakuumaufdampfen unter Verwendung der dazu üblichen Beschichtungsanlagen und -technologien aufgebracht. - Bei der Darstellung in
3 läuft ein größeres Opfersubstrat20 in einer Produktionsanlage durch und wird in regelmäßigen Abständen mit den Halbleiterelementen10 besetzt. Die Besetzung kann in eindimensionaler Richtung, d.h. entlang eines Streifens, erfolgen. Bevorzugt werden aber zweidimensionale Anordnungen von Halbleiterelementen auf einem einzigen größeren Opfersubstrat verankert werden. Das Besetzen und Verankern erfolgt durch Auflöten oder Auflegieren. Ein Aufkleben ist ebenso möglich. - Die auf dem Opfersubstrat
20 verankerten Halbleiterelemente werden nunmehr auf dem Opfersubstrat kontaktiert. Ein Beispiel hierfür zeigt4 . Bei diesem Beispiel werden zunächst in der Umgebung jedes verankerten Halbleiterelementes eine Reihe von Ballbumps oder Bonddrahtkugeln auf dem Opfersubstrat in der für das spätere Bauelement erforderlichen Kontaktgeometrie abgesetzt. Hierzu kann auf ein herkömmliches Wedge- oder Ballbonden zurückgegriffen werden. Die abgesetzten Ballbumps bilden dabei auf dem Opfersubstrat eine Reihe von Kontaktierungspunkten mit vergrößerten Kontaktflächen aus. - Anschließend erfolgt ein Bonden zwischen den Ballbumps und dem Halbleiterelement unter Verwendung eines herkömmlichen Wedge- oder Ballbondverfahrens.
- Anstelle des Setzens der Ballbumps und des danach folgenden Bondens kann auch ein Reverse-Bonden zwischen dem Halbleiterelement und dem Opfersubstrat ausgeführt werden. Bei diesem Bondverfahren werden Nailheads mit Bonddrahtresten auf dem Opfersubstrat erzeugt und gleichzeitig das Halbleiterelement kontaktiert. Unter Hinweis auf die Darstellung in
4 ist anzumerken, dass mehr als zwei Kontaktierungspunkte je Halbleiterelement auf dem Opfersubstrat mit mehr als zwei Bonddrähten erzeugt werden können, wobei die Kontaktierungspunkte beispielsweise gemäß der Darstellung in2 um die Halbleiterelemente herum verteilt sein können. Die konkrete Anordnung der Halbleiterelemente auf dem Opfersubstrat sowie die effektivste Raumaufteilung und Konzeption der Bondgeometrie wird in Abhängigkeit von dem zu erzeugenden Bauelement geplant. - Eine besondere Strukturierung des Opfersubstrates ist dabei nicht notwendig. Die Halbleiterelemente können in einer sehr hohen Dichte auf dem Opfersubstrat platziert werden. Die Pitchabstände können sehr fein realisiert werden und sind frei programmierbar.
- Der Kontaktierung schließt sich ein Verkapselungsschritt an. Ein erster Teilschritt ist beispielhaft in
5 dargestellt. Im Folgenden wird ein Verkapseln unter Verwendung eines so genannten Moldprozesses, d.h. unter Auftragen einer Pressmasse beschrieben. - Die Anordnung der auf dem Opfersubstrat kontaktierten Halbleiterelemente wird mit einer Pressmatrize
61 überdeckt. Die Pressmatrize weist bei einer zweckmäßigen Ausgestaltung eine innere Formgebung auf, die ein späteres Vereinzeln der elektronischen Bauelemente erleichtert. Sie wird nachfolgend mit Pressmasse gefüllt. - Nach dem Einfüllen der Pressmasse und dem Entfernen der Pressmatritze ist die Anordnung der kontaktierten Halbleiterelemente auf dem Opfersubstrat flächig mit Pressmasse überdeckt. Diese bildet eine flächige Pressmasseschicht
60 aus, die gegebenenfalls eine Reihe von Sollbruchstellen62 zum späteren Vereinzeln aufweist. - Das Opfersubstrat
10 wird im Anschluss daran abgetragen. Hierzu können insbesondere Ätz- oder Schleifverfahren zur Anwendung kommen. Die genaue Planung und technologische Gestaltung des Abtragens hängt vom Material und der Dicke des Opfersubstrats ab. Opfersubstrate aus Faserverbundwerkstoffen, insbesondere Papier oder verwandten Werkstoffen, können in einem kombinierten Ätz- und Abweichprozess abgetragen werden. Hierzu ist insbesondere die Einwirkung von Heißdampf unter Hinzugabe zellulosezersetzender Chemikalien möglich. - Opfersubstrate aus Glaswerkstoffen können unter der Einwirkung von Flusssäure oder dergleichen Verbindungen abgeätzt werden. Wegen den umweltgefährdenden Eigenschaften bzw. der Gefährlichkeit derartiger Chemikalien kann auch ein Abschleifen des Opfersubstrates erfolgen. Das Abschleifen wird entweder durch eine auf dem Opfersubstrat rotierende Schleiffläche oder durch einen Pulverstrahlprozess erreicht. Letzterer bietet den Vorteil einer hohen Abtragungsgeschwindigkeit und einer verschleißarmen und genauen Schleiftechnologie. Opfersubstrate aus Silizium oder Metallen können ebenso abgeschliffen oder abgeätzt werden. Hierzu werden die entsprechenden Chemikalien bzw. Schleiftechniken verwendet.
- Als Ergebnis liegt die in
7 dargestellte Pressmasseschicht60 mit den im Innern eingebetteten Halbleiterelementen und den auf der Unterseite freigelegten Ballbumps50 vor. Das Gehäuse weist eine Reihe von Sollbruchstellen62 auf, an denen die Bauelemente anschließend vereinzelt werden. - Hierzu wird die Pressmasseschicht zweckmäßigerweise auf eine Sägefolie, dem so genannten Dicing Tape, überführt und entlang der Sollbruchstellen getrennt. Der Trennvorgang kann durch ein Sägen, ein Laserschneiden oder ein Trennschleifen erfolgen. Durch die Keilwirkung der Sollbruchstellen wird der Trennvorgang vereinfacht. Alternativ dazu ist auch ein Brechen entlang der Sollbruchstellen unter Einwirkung eines auf die Sollbruchstellen aufgesetzten Keil- oder Stanzwerkzeuges möglich.
-
8 zeigt den Trennvorgang schematisch. Das auf das Dicing Tape aufgesetzte Gehäuse60 wird entlang der Sollbruchstellen62 getrennt. Das vereinzelte Bauelement70 haftet auf dem Dicing Tape und fällt dadurch nicht unkontrolliert ab. Nach dem Trennen der einzelnen elektronischen Bauelemente wird das Dicing Tape mit den nun einzeln vorliegenden Bauelementen zu einer Entnahmestation bewegt, von der die nun einzeln vorliegenden Bauelemente entnommen und weiter verarbeitet werden können. - Das beschriebene Herstellungsverfahren ist durch die große Bauteilmenge, die auf einem Opfersubstrat angeordnet und quasi gleichzeitig erzeugt wird, sehr produktiv. Auf der Unterseite der elektronischen VQFN-Packages sind lötbare Oberflächen, d.h. die Kontaktierungen
30 , unmittelbar vorhanden und ein zusätzliches Metallbeschichten (Plating) kann daher bei nachfolgenden Verarbeitungsschritten entfallen. Die Gehäuse selbst können extrem dünn, insbesondere in einer Dicke von weniger als 500 μm realisiert werden. - Die entstehenden Bauelemente weisen eine niedrige Feuchtigkeitssensitivität, d.h. einen MSL von 1 oder 2 auf.
- Das Herstellungsverfahren bzw. das elektronische Bauelement wurden anhand von Ausführungsbeispielen näher erläutert. Es können im Rahmen fachmännischen Handelns weitere vorteilhafte bzw. zweckmäßige Änderungen vorgenommen werden. Weitere Ausführungsformen ergeben sich aus den Unteransprüchen.
-
- 10
- Halbleiterelement
- 20
- Opfersubstrat
- 30
- Kontaktierungspunkt
- 40
- Verkapselung
- 50
- Ballbump
- 51
- Bonddraht
- 52
- Metallisierung
- 60
- Pressmasseschicht
- 61
- Pressmatritze
- 62
- Sollbruchstelle
- 70
- vereinzeltes Bauelement
Claims (18)
- Herstellungsverfahren für ein elektronisches Bauelement, mit den Schritten: – Bereitstellen eines Opfersubstrates (
20 ), – Verankern eines Halbleiterelementes, insbesondere eines Halbleiterchips (10 ), auf dem Opfersubstrat, – Kontaktieren des Halbleiterelementes mit dem Opfersubstrat mit einem Ausbilden von Kontaktierungspunkten (30 ) auf dem Opfersubstrat, – Ausbilden einer Verkapselung (40 ) auf der mit dem Halbleiterelement bestückten Oberseite des Opfersubstrates, – Abtragen des Opfersubstrates mit einer Freilegung der Kontaktierungspunkte auf der Unterseite der Verkapselung. - Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Kontaktieren des Halbleiterelementes auf dem Opfersubstrat ein Drahtbonden angewendet wird.
- Herstellungsverfahren nach Anspruch 2, dadurch gekennzeichnet, dass vor dem Ausführen des Bondens auf dem Obersubstrat eine Anordnung von Bondbumps (
50 ) gesetzt wird und das Bonden zwischen den Bondbumps und Bondpads auf dem Halbleiterelement (10 ) ausgeführt wird. - Herstellungsverfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Bonden als ein Reverse-Bonding mit einem Ausbilden von Nailheads auf dem Opfersubstrat (
20 ) ausgeführt wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Ausbilden der Verkapselung mit einem flächigen Moldprozess mit einer Bedeckung mehrerer auf dem Opfersubstrat verankerter und kontaktierter Halbleiterelemente mit einer Herausbildung einer zusammenhängenden, mehrere Halbleiterelemente überde ckenden Pressmasseschicht (
60 ) erfolgt und nach dem Abtragen des Opfersubstrates ein Vereinzeln der zusammenhängenden Pressmasseschicht in eine Menge einzelner Bauelemente ausgeführt wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abtragen des Opfersubstrates durch Abschleifen erfolgt.
- Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abtragen des Opfersubstrates durch Ätzen und/oder ein chemisches Ablösen erfolgt.
- Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Vereinzeln der zusammenhängenden Pressmasseschicht (
60 ) durch Schneiden, insbesondere Laserschneiden, erfolgt. - Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Vereinzeln der zusammenhängenden Pressmasseschicht durch Sägen und/oder Trennschleifen erfolgt.
- Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Verankern des Halbleiterelementes (
10 ) auf dem Opfersubstrat (20 ) ein Auflöten oder Auflegieren mit einer vorhergehenden Metallisierung des Opfersubstratoberfläche angewendet wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (
20 ) ein auf der Oberseite metallisierter ätz- und schleifbarer Siliziumwafer verwendet wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (
20 ) ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Glaskörper verwendet wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (
20 ) ein flächiger, auf der Oberseite metallisierter ätz- und schleifbarer Metallkörper, insbesondere bestehend aus Nickel, einer Nickellegierung, Stahl, Kupfer oder einer Kupferlegierung, verwendet wird. - Herstellungsverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Opfersubstrat (
20 ) ein auf der Oberseite metallisierter ätz- und ablösbarer Faserverbundwerkstoff, insbesondere Papier verwendet wird. - Elektronisches Bauelement in VQFN-Bauweise, gekennzeichnet durch eine substratlose Anordnung aus einem Halbleiterelement, insbesondere einem Halbleiterchip (
10 ), und einer das Halbleiterelement mindestens auf dessen Oberseite überdeckenden Verkapselung (40 ) mit einer Reihe von dem Halbleiterelement zur Unterseite der Verkapselung führenden Bonddrähten (51 ) mit auf der Unterseite der Verkapselung eingebetteten Kontaktierungspunkten (30 ). - Elektronisches Bauelement nach Anspruch 15, dadurch gekennzeichnet, dass die Kontaktierungspunkte (
30 ) als in die Verkapselung (40 ) eingebettete Bonddrahtkugeln (50 ) ausgebildet sind. - Elektronisches Bauelement nach Anspruch 15, dadurch gekennzeichnet, dass die Kontaktierungspunkte (
30 ) als in die Verkapselung (40 ) eingebettete Nailheads mit je einem in er Verkapselung verborgenen Bonddrahtrest ausgebildet sind. - Elektronisches Bauelement nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die Unterseite der Verkapselung (
70 ) als ein Ball Grid Array mit auf den Kontaktierungspunkten aufgebrachten Lötbällen ausgebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006033701A DE102006033701B4 (de) | 2006-07-20 | 2006-07-20 | Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise |
US11/780,827 US8330260B2 (en) | 2006-07-20 | 2007-07-20 | Electronic component of VQFN design and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006033701A DE102006033701B4 (de) | 2006-07-20 | 2006-07-20 | Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006033701A1 true DE102006033701A1 (de) | 2008-01-31 |
DE102006033701B4 DE102006033701B4 (de) | 2012-02-23 |
Family
ID=38859168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006033701A Expired - Fee Related DE102006033701B4 (de) | 2006-07-20 | 2006-07-20 | Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise |
Country Status (2)
Country | Link |
---|---|
US (1) | US8330260B2 (de) |
DE (1) | DE102006033701B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022109053A1 (de) | 2022-04-13 | 2023-10-19 | Infineon Technologies Ag | Herstellen eines Packages mittels einer lötbaren oder sinterbaren metallischen Verbindungsstruktur, welche auf einem Opferträger aufgebracht ist |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103236486B (zh) * | 2013-04-22 | 2017-04-26 | 厦门立达信绿色照明集团有限公司 | Led封装方法、封装结构及使用该封装结构的led灯 |
US9461009B1 (en) * | 2015-05-27 | 2016-10-04 | Freescale Semiconductor, Inc. | Method and apparatus for assembling a semiconductor package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19744266A1 (de) * | 1996-10-07 | 1998-04-16 | Denso Corp | Drahtbondierungsverfahren |
US5869905A (en) * | 1996-01-15 | 1999-02-09 | Kabushiki Kaisha Toshiba | Molded packaging for semiconductor device and method of manufacturing the same |
EP1328023A2 (de) * | 2002-01-09 | 2003-07-16 | Matsushita Electric Industrial Co., Ltd. | Leiterrahmen, Herstellungsverfahren dafür, in Kunststoff eingekapselte Halbleiteranordnung und Herstellungsverfahren dafür |
US20040222503A1 (en) * | 2003-05-08 | 2004-11-11 | Advanced Semiconductor Engineering Inc. | Multi-chip package with electrical interconnection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5552345A (en) * | 1993-09-22 | 1996-09-03 | Harris Corporation | Die separation method for silicon on diamond circuit structures |
US5950312A (en) * | 1997-06-18 | 1999-09-14 | William Zinsser & Co., Incorporated | Wallpaper scarifying device |
JP3450236B2 (ja) * | 1999-09-22 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6770959B2 (en) * | 2000-12-15 | 2004-08-03 | Silconware Precision Industries Co., Ltd. | Semiconductor package without substrate and method of manufacturing same |
US6734571B2 (en) * | 2001-01-23 | 2004-05-11 | Micron Technology, Inc. | Semiconductor assembly encapsulation mold |
US6827128B2 (en) * | 2002-05-20 | 2004-12-07 | The Board Of Trustees Of The University Of Illinois | Flexible microchannel heat exchanger |
TWI236113B (en) * | 2003-08-28 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor chip package and method for making the same |
JP4421972B2 (ja) * | 2004-04-30 | 2010-02-24 | 日東電工株式会社 | 半導体装置の製法 |
US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
US7309622B2 (en) * | 2005-02-14 | 2007-12-18 | Stats Chippac Ltd. | Integrated circuit package system with heat sink |
-
2006
- 2006-07-20 DE DE102006033701A patent/DE102006033701B4/de not_active Expired - Fee Related
-
2007
- 2007-07-20 US US11/780,827 patent/US8330260B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5869905A (en) * | 1996-01-15 | 1999-02-09 | Kabushiki Kaisha Toshiba | Molded packaging for semiconductor device and method of manufacturing the same |
DE19744266A1 (de) * | 1996-10-07 | 1998-04-16 | Denso Corp | Drahtbondierungsverfahren |
EP1328023A2 (de) * | 2002-01-09 | 2003-07-16 | Matsushita Electric Industrial Co., Ltd. | Leiterrahmen, Herstellungsverfahren dafür, in Kunststoff eingekapselte Halbleiteranordnung und Herstellungsverfahren dafür |
US20040222503A1 (en) * | 2003-05-08 | 2004-11-11 | Advanced Semiconductor Engineering Inc. | Multi-chip package with electrical interconnection |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022109053A1 (de) | 2022-04-13 | 2023-10-19 | Infineon Technologies Ag | Herstellen eines Packages mittels einer lötbaren oder sinterbaren metallischen Verbindungsstruktur, welche auf einem Opferträger aufgebracht ist |
Also Published As
Publication number | Publication date |
---|---|
US20080017986A1 (en) | 2008-01-24 |
DE102006033701B4 (de) | 2012-02-23 |
US8330260B2 (en) | 2012-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10164494B4 (de) | Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung | |
DE10238523B4 (de) | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung | |
DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
DE60101159T2 (de) | Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene | |
WO2007137568A1 (de) | Flip-chip-bauelement und verfahren zur herstellung | |
DE10392228T5 (de) | Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss | |
DE19818824B4 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE102007025992A1 (de) | Verfahren zur Herstellung eines MEMS-Packages | |
EP0860876A2 (de) | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile | |
DE102013112797B4 (de) | Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung | |
WO2004044980A2 (de) | Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung | |
DE10356885B4 (de) | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement | |
DE102015111492B4 (de) | Bauelemente und Verfahren zur Herstellung von Bauelementen | |
DE102013205138A1 (de) | Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls | |
DE69722661T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE102015106444A1 (de) | Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen | |
DE102017129924B4 (de) | Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung | |
DE102006033701B4 (de) | Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise | |
DE102004010956B9 (de) | Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips | |
DE112005003629T5 (de) | IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe | |
DE102013102857B4 (de) | Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung | |
DE19702186C2 (de) | Verfahren zur Gehäusung von integrierten Schaltkreisen | |
DE10047135B4 (de) | Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement | |
EP1678756B1 (de) | Halbleiterbauteil mit gehäusekunststoffmasse, halbleiterchip und schaltungsträger sowie verfahren zur herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120524 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |