DE102013205138A1 - Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls - Google Patents

Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls Download PDF

Info

Publication number
DE102013205138A1
DE102013205138A1 DE102013205138.7A DE102013205138A DE102013205138A1 DE 102013205138 A1 DE102013205138 A1 DE 102013205138A1 DE 102013205138 A DE102013205138 A DE 102013205138A DE 102013205138 A1 DE102013205138 A1 DE 102013205138A1
Authority
DE
Germany
Prior art keywords
semiconductor
metallization
semiconductor device
moisture barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013205138.7A
Other languages
English (en)
Inventor
Thilo Stolze
Jürgen Högerl
Gottfried Beer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102013205138.7A priority Critical patent/DE102013205138A1/de
Priority to US14/207,777 priority patent/US9337155B2/en
Priority to CN201410107083.4A priority patent/CN104064529B/zh
Publication of DE102013205138A1 publication Critical patent/DE102013205138A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Aspekt der Erfindung betrifft ein Halbleiterbauelement (100). Das Halbleiterbauelement (100) weist einen Halbleiterkörper (1) mit einer Oberseite (1t) und einer der Oberseite (1t) entgegengesetzten Unterseite (1b) auf. Auf die Oberseite (1t) ist eine obere Metallisierung (11) aufgebracht, auf die Unterseite (1b) eine untere Metallisierung (16). Eine Feuchtigkeitsbarriere (2) dichtet den Halbleiterkörper (1) in Zusammenwirkung mit der oberen Metallisierung (11) und der unteren Metallisierung (16) vollständig ab.

Description

  • Die Erfindung betrifft Halbleiterbauelemente und Halbleitermodule sowie Verfahren zur deren Herstellung. Halbleiterbauelemente, welche beispielsweise auch in Halbleitermodulen Verwendung finden, werden häufig in ungekapselter Form auf einem Schaltungsträger montiert und dann, insbesondere auch um Feuchtigkeit von dem Halbleiterchip abzuhalten, in einem Modulgehäuse verbaut. Der Halbleiterchip selbst kann dabei optional in eine Weichvergussmasse wie beispielsweise ein Silikongel eingebettet werden, die in das Modulgehäuse eingefüllt wird. Für herkömmliche Halbleiterchips, die auf einem Siliziumhalbleiterkörper basieren, stellt diese Art der Montage einen hinreichenden Schutz gegenüber Schäden an, die durch feuchtigkeitsbedingte Korrosion hervorgerufen werden.
  • In zunehmendem Maße kommen jedoch auch Halbleiterchips mit einem Halbleiterkörper auf Siliziumkarbid-Basis zum Einsatz. Derartige Halbleiterchips auf Siliziumkarbid-Basis werden häufig bei höheren elektrischen Feldstärken im Halbleiterkörper des Chips betrieben, als sie in einem Halbleiterkörper eines herkömmlichen Halbleiterchips auftreten, der nicht auf Siliziumkarbid (SiC) basiert. Aufgrund der hohen Feldstärken besteht bei solchen Siliziumkarbidbasierten Halbleiterchips eine erhöhte Neigung zur Korrosion.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement bereitzustellen, das ausreichend durch Korrosion geschützt ist und dessen Struktur unter anderem die Verwendung eines Halbleiterkörpers auf Siliziumkarbid-Basis erlaubt. Weitere Aufgaben der Erfindung bestehen darin, ein Halbleitermodul mit einem derartigen Halbleiterbauelement sowie Verfahren zur Herstellung eines derartigen Halbleiterbauelements und eines derartigen Halbleitermoduls bereitzustellen. Diese Aufgaben werden durch ein Halbleiterbauelement gemäß Patentanspruch 1, durch ein Halbleitermodul gemäß Patentanspruch 18, durch ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Patentanspruch 20 bzw. durch ein Verfahren zur Herstellung eines Halbleitermoduls gemäß Patentanspruch 22 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Aspekt der Erfindung betrifft ein Halbleiterbauelement. Dieses besitzt einen Halbleiterkörper mit einer Oberseite und einer der Oberseite entgegengesetzten Unterseite. Auf die Oberseite ist eine strukturierte oder unstrukturierte obere Metallisierung aufgebracht, auf die untere Seite eine untere Metallisierung. Der Halbleiterkörper, die obere Metallisierung und die untere Metallisierung bilden einen Verbund. Auf den Halbleiterkörper ist eine dielektrische Feuchtigkeitsbarriere derart aufgebracht, dass sie – zusammen mit der oberen Metallisierung und der unteren Metallisierung – den Halbleiterkörper vollständig abdichtet. Die Abdichtung kann dabei optional vollständig aus der Feuchtigkeitsbarriere, der oberen Metallisierung und der unteren Metallisierung bestehen. In diesem Fall bilden die obere Metallisierung, die untere Metallisierung und die Feuchtigkeitsbarriere eine geschlossene Umhüllung, die den Halbleiterkörper vollständig umschließt. Die Feuchtigkeitsbarriere kann beispielsweise aus einem einheitlichen Material oder aus einer homogenen Materialmischung bestehen. In jedem Fall kann die Feuchtigkeitsbarriere den Halbleiterkörper mittelbar oder unmittelbar mechanisch kontaktieren.
  • Der Halbleiterkörper kann aus einem beliebigen Halbleitergrundmaterial, insbesondere aus Siliziumkarbid, hergestellt sein. In diesem Sinne wird als "Halbleitergrundmaterial" der Typ des Halbleitermaterials verstanden, in dem zur Realisierung des gewünschten Bauelements (z.B. Diode, IGBT, MOSFET, JFET, Thyristor, usw.) dotierte Gebiete erzeugt und in den Gräben eingebracht und auf den dielektrische Isolationsschichten oder Leiterschichten/Leiterbahnen aus Metall oder aus polykristallinem Halbleitermaterial, usw. aufgebracht werden.
  • Das Halbleiterbauelement ist weiterhin so ausgestaltet, dass es wie ein herkömmlicher Halbleiterchip verarbeitet, d. h. verbaut und elektrisch kontaktiert, werden kann, d. h. wie ein Halbleiterchip, der keine derartige Feuchtigkeitsbarriere aufweist. Durch die Feuchtigkeitsbarriere wird ein Vordringen von Feuchtigkeit und anderen Schadstoffen aus der Umgebung des Halbleiterbauelements bis zum Halbleiterkörper verhindert oder im Vergleich zu einem herkömmlichen Halbleiterbauelement, das keine derartige Feuchtigkeitsbarriere aufweist, zumindest signifikant verzögert.
  • Zur Herstellung eines derartigen Halbleiterbauelements kann die Feuchtigkeitsbarriere so auf einen Verbund, wie er oben erläutert wurde, aufgebracht werden, dass der Halbleiterkörper durch die obere Metallisierung, die untere Metallisierung und die Feuchtigkeitsbarriere nach außen hin vollständig abgedichtet ist. Das Material der Feuchtigkeitsbarriere ist ein Dielektrikum, beispielsweise ein Kunststoff. Das Material der Feuchtigkeitsbarriere kann beispielsweise ein oder mehrere polykondensierte Polymere (z.B. ein Epoxidharz oder ein polyurethan-basiertes Material) aufweisen oder aus einem oder mehreren polykondensierten Polymeren bestehen.
  • Das Aufbringen der Feuchtigkeitsbarriere kann beispielsweise dadurch erfolgen, dass der Verbund mit einem pastösen Material umhüllt wird. Nach dem Umpressen wird die Pressmasse ausgehärtet, sie bildet dann die Feuchtigkeitsbarriere. Sofern das Umhüllen durch Umpressen erfolgt, kann der zum Umpressen erforderliche pastöse Zustand des Materials dadurch herbeigeführt werden, dass das Material zum Zweck des Umpressens erwärmt und dadurch aufgeweicht wird, was beispielsweise mit einem thermoplastischen Material möglich ist. Das Aushärten des Materials nach dem Verpressen kann dann durch Abkühlen des Materials erfolgen. Es besteht jedoch auch die Möglichkeit, ein pastöses Material auf Harzbasis zu verwenden, das nach dem Umpressen mit Hilfe eines beigefügten Härters und/oder mit Hilfe eines Temperschrittes und/oder durch Bestrahlung mit ultraviolettem Licht ausgehärtet wird.
  • Um sicherzustellen, dass die obere und die untere Metallisierung nach der Herstellung der Feuchtigkeitsbarriere kontaktierbar sind, können diese während des Verpressens teilweise abgedeckt werden. Das Verpressen kann insbesondere dadurch erfolgen, dass der Verbund in eine Form eingelegt und mit der pastösen Masse umspritzt wird, oder dadurch, dass die pastösen Masse auf den Halbleiterchip aufgebracht und mit einem Stempel an der Verbund gepresst wird.
  • Ein derartiges (erstes) Halbleiterbauelement kann zusammen mit einem zweiten, herkömmlichen Halbleiterbauelement, das keine derartige Feuchtigkeitsbarriere aufweist, auf einem Schaltungsträger angeordnet und stoffschlüssig mit diesem verbunden werden, wodurch ein Halbleitermodul entsteht. Dabei kann das zweite Halbleiterbauelement optional einen Halbleiterkörper aufweisen, der aus einem anderen Halbleitergrundmaterial als Siliziumkarbid hergestellt ist.
  • Zumindest wenn der Halbleiterkörper des ersten Halbleiterbauelements einen Halbleiterkörper aufweist, der aus dem Halbleitergrundmaterial Siliziumkarbid hergestellt ist, besitzt das Halbleitermodul wegen der durch die Feuchtigkeitsbarriere des ersten Halbleiterbauelements verringerten Feuchtigkeitsempfindlichkeit eine erhöhte Lebensdauer gegenüber einem ansonsten identischen Halbleitermodul, bei dem das erste Halbleiterbauelement nicht mit der Feuchtigkeitsbarriere ausgestattet ist.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren anhand von Ausführungsbeispielen erläutert. Die verschiedenen Figuren sind weder in sich noch relativ zueinander maßstäblich dargestellt. Vielmehr wurde Wert darauf gelegt, die Prinzipien der Erfindung anhand der Figuren zu veranschaulichen. Es zeigen:
  • 1 einen Vertikalschnitt durch ein Halbleiterbauelement, welches eine Feuchtigkeitsbarriere aufweist;
  • 2 eine perspektivische Ansicht auf die Oberseite des Halbleiterbauelements gemäß 1;
  • 3 eine perspektivische Ansicht auf die Unterseite des Halbleiterbauelements gemäß 1;
  • 4 eine perspektivische Ansicht auf die Unterseite eines Halbleiterbauelements, dessen Aufbau sich vom Aufbau des in 1 gezeigten Halbleiterbauelements lediglich durch die fehlende Lötstoppschicht an der Unterseite unterscheidet;
  • 5 ein Halbleitermodul mit einem Schaltungsträger, auf dem ein Halbleiterbauelement gemäß den 1 bis 3 montiert ist;
  • 6–9G verschiedene Schritte eines Verfahrens zur Herstellung eines gemäß 4 ausgebildeten Halbleiterbauelements;
  • 10A–10F verschiedene Schritte zur Herstellung eines gemäß den 1 bis 3 ausgebildeten Halbleiterbauelements;
  • 11 einen Querschnitt durch ein Halbleiterbauelement, das dessen obere Metallisierung ein Kontaktstück aufweist;
  • 12 eine perspektivische Ansicht auf die Oberseite des Halbleiterbauelements gemäß 11;
  • 13 eine perspektivische Ansicht auf die Unterseite des Halbleiterbauelements gemäß 11;
  • 14 eine perspektivische Ansicht auf die Unterseite eines Halbleiterbauelements, dessen Aufbau sich vom Aufbau des in 11 gezeigten Halbleiterbauelements lediglich durch die fehlende Lötstoppschicht unterscheidet;
  • 15 ein Halbleitermodul mit einem Schaltungsträger, auf dem ein Halbleiterbauelement gemäß den 11 bis 13 montiert ist;
  • 16A–16J verschiedene Schritte eines Verfahrens zur Herstellung eines gemäß den 11 bis 14 ausgebildeten Halbleiterbauelements;
  • 17 ein Halbleitermodul gemäß 5, das zusätzlich ein Gehäuse aufweist, in das eine Weichvergussmasse eingefüllt ist;
  • 18 ein Halbleitermodul gemäß 15, das zusätzlich ein Gehäuse aufweist, in das eine Weichvergussmasse eingefüllt ist;
  • 19A einen Zwischenschritt eines Verfahrens zur Herstellung mehrerer Halbleiterbauelemente, bei denen die obere Metallisierung jeweils zwei voneinander getrennte Segmente aufweist;
  • 19B einen Vertikalschnitt durch ein Halbleiterbauelement, das gemäß dem anhand von 19A erläuterten Verfahren hergestellt wurde;
  • 19C eine Draufsicht auf das Halbleiterbauelement gemäß 19B;
  • 20A einen Zwischenschritt eines Verfahrens zur Herstellung mehrerer identischer Halbleiterbauelemente, bei denen die obere Metallisierung jeweils zwei voneinander getrennte Segmente aufweist, von denen auf jedes ein Kontaktstück gelötet ist;
  • 20B einen Vertikalschnitt durch ein Halbleiterbauelement, das gemäß dem anhand von 20A erläuterten Verfahren hergestellt wurde;
  • 20C eine Draufsicht auf das Halbleiterbauelement gemäß 20B;
  • 21 einen Vertikalschnitt durch ein Halbleitermodul mit einem ersten, gemäß den 1 bis 3 ausgebildeten und mit einer Feuchtigkeitsbarriere ausgestatteten Halbleiterbauelement, sowie mit einem weiteren Hableiterbauelement, das keine solche Feuchtigkeitsbarriere besitzt;
  • 22 ein Halbleitermodul gemäß 21, das zusätzlich ein Gehäuse aufweist, in das eine Weichvergussmasse eingefüllt ist;
  • 23 einen Vertikalschnitt durch ein Halbleitermodul mit einem ersten, gemäß den 11 bis 13 ausgebildeten und mit einer Feuchtigkeitsbarriere ausgestatteten Halbleiterbauelement, sowie mit einem weiteren Hableiterbauelement, das keine solche Feuchtigkeitsbarriere besitzt; und
  • 24 ein Halbleitermodul gemäß 23, das zusätzlich ein Gehäuse aufweist, in das eine Weichvergussmasse eingefüllt ist.
  • Die in den verschieden Figuren und Ausführungsbeispielen gezeigten Merkmale können auf beliebige Weise miteinander kombiniert werden, sofern sich die betreffenden Merkmale nicht gegenseitig ausschließen.
  • 1 zeigt einen Vertikalschnitt durch ein Halbleiterbauelement 100. Das Halbleiterbauelement 100 weist einen Halbleiterkörper 1 auf, der lediglich schematisch dargestellt ist. Zur Realisierung der gewünschten Funktion des Halbleiterbauelements kann der Halbleiterkörper 1 p-dotierte und n-dotierte Halbleitergebiete aufweisen. Das Halbleiterbauelement 100 kann beispielsweise als Diode ausgebildet sein, als Feldeffektransistor mit isoliertem Gate (IGFET= Insulated Gate Field Effect Transistor) wie z. B. als IGBT oder als MOSFET, oder als Sperrschicht-Feldeffekttransistor (JFET = Junction Field Effect Transistor), aber auch als Thyristor oder als beliebiges anderes aktives Halbleiterbauelement.
  • Der Halbleiterkörper 1 besitzt eine Oberseite 1t und eine der Oberseite 1t entgegengesetzte Unterseite 1b. Im Sinne der vorliegenden Anmeldung sind die Begriffe "oben", "unten", "Oberseite" und "Unterseite" jeweils bezogen auf die Lage der Oberseite 1t und der Unterseite 1b zu verstehen. Wenn einer Bezugsziffer ein "t" ("t" = "top") nachgestellt ist, so bedeutet dies, dass damit eine Seite oder eine Fläche desjenigen Elements bezeichnet wird, das durch die Bezugsziffer ohne "t" gekennzeichnet ist, wobei sich die Seite oder Fläche im obige erläuterten Sinn oben bzw. an der Oberseite des betreffenden Elements befindet. Entsprechend bedeutet ein nachgestelltes "b" ("b" = "bottom"), dass damit eine Seite oder eine Fläche desjenigen Elements bezeichnet wird, das durch die Bezugsziffer ohne "b" gekennzeichnet ist, wobei sich die Seite oder Fläche im oben erläuterten Sinn unten bzw. an der Unterseite des betreffenden Elements befindet.
  • So sind beispielsweise auf die Oberseite 1t eine als Schicht ausgebildete obere Metallisierung 11 aufgebracht, auf die Unterseite 1b eine als Schicht ausgebildete untere Metallisierung 16. Die Oberseite der oberen Metallisierung 11 ist demgemäß mit "11t" bezeichnet, weil sie sich im oben erläuterten Sinn "oben" befindet, die Unterseite der unteren Metallisierung 16 entsprechend mit "16t", da sie sich im oben erläuterten Sinn "unten" befindet
  • Der Halbleiterkörper 1, die obere Metallisierung 11 und die untere Metallisierung 16 bilden einen Verbund, auf den eine dielektrische Feuchtigkeitsbarriere 2 aufgebracht ist, die aus einem einheitlichen Material oder aus einer homogenen Materialmischung bestehen kann. In diesem Zusammenhang wird darauf hingewiesen, dass im Sinne der vorliegenden Erfindung auch eine Materialmischung als "Material" bezeichnet wird. Zusammen mit der oberen Metallisierung 11 und der unteren Metallisierung 16 dichtet die Feuchtigkeitsbarriere 2 den Halbleiterkörper 1 vollständig ab, wodurch das Vordringen von Wasserdampf aus der äußeren Umgebung des Halbleiterbauelements 100 zum Halbleiterkörper 1 verhindert oder zumindest erschwert wird. Die obere Metallisierung 11, die untere Metallisierung 16 und die Feuchtigkeitsbarriere 2 bilden eine geschlossene Umhüllung, die den Halbleiterkörper 1 vollständig umschließt. Die Feuchtigkeitsbarriere 2 kontaktiert dabei den Halbleiterkörper 1 (d.h. ein dotiertes oder undotiertes Halbleitermaterial) unmittelbar. Alternativ dazu könnte der Halbleiterkörper 1 jedoch auch mit einer zusätzlichen Beschichtung versehen sein, die zwischen dem Halbleiterkörper und der Feuchtigkeitsbarriere 2 angeordnet ist.
  • Um eine elektrische Kontaktierung der oberen Metallisierung 11 des Halbleiterbauelements 100 von dessen äußerer Umgebung her zu ermöglichen, weist die obere Metallisierung 11 auf ihrer dem Halbleiterkörper 1 abgewandten Oberseite 11t einen Oberflächenabschnitt auf, der nicht von der Feuchtigkeitsbarriere 2 bedeckt ist. Zumindest im unverbauten Zustand des Halbleiterbauelements 100, insbesondere also wenn das Halbleiterbauelement 100 nicht auf einem Schaltungsträger montiert ist und wenn weder die obere Metallisierung 11 noch die untere Metallisierung 16 elektrisch nicht kontaktiert sind, ist dieser Oberflächenabschnitt von der äußeren Umgebung des Halbleiterbauelements 100 aus frei zugänglich und kann deshalb elektrisch kontaktiert werden.
  • Das Vordringen von Wasserdampf aus der äußeren Umgebung des Halbleiterbauelements 100 bis zum Halbleiterkörper 1 lässt sich zum Einen dadurch vermeiden oder verringern, dass für die Feuchtigkeitsbarriere 2 ein Material mit einem geringen Diffusionskoeffizienten verwendet wird, und/oder dadurch, dass sichergestellt wird, dass die Strecke, die ein Wassermolekül von der frei zugänglichen äußeren Oberfläche 2s der Feuchtigkeitsbarriere 2 zum Halbleiterkörper 1 zurücklegen muss, möglichst lang gewählt ist.
  • Beispielsweise kann für die Feuchtigkeitsbarriere 2 ein Material gewählt werden, das für Wasserdampf bei einer Temperatur von 30°C einen Diffusionskonstante von weniger als 5 × 10–7 cm2/sec aufweist. Solche Materialien sind beispielsweise in Form von polykondensierten Polymeren wie z.B. Epoxidharzen oder Epoxidharzmischungen, oder polyurethan-basierten Materialien verfügbar, die zur Herstellung der Feuchtigkeitsbarriere ausgehärtet (vernetzt) werden müssen, was optional unter Zugabe eines Härters erfolgen kann.
  • Alternativ oder zusätzlich zu dem genannten Diffusionskoeffizienten kann für das unverbaute Halbleiterbauelement 100 gelten, dass für jede beliebige Stelle S1, S2, S3 auf der von der äußeren Umgebung des Halbleiterbauelements 100 aus frei zugänglichen Oberfläche der kürzeste Pfad p1, p2 bzw. p3, der von dieser Stelle S1, S2 bzw. S3 zum Halbleiterkörper 1 führt und der ausschließlich innerhalb der Feuchtigkeitsbarriere 2 verläuft, eine Länge von wenigstens 50 µm aufweist.
  • Das Bezugszeichen "11" kennzeichnet die gesamte obere Metallisierung 11, die auf die Oberseite 1t des Halbleiterkörpers 1 aufgebracht ist, das Bezugszeichen "15" eine obere Metallisierungsschicht 15, das als eine einzige Metallisierungsschicht ausgebildet sein kann, oder als Schichtstapel mit zwei oder mehr Teilmetallisierungsschichten. Bei dem gezeigten Beispiel sind die obere Metallisierung 11 und die obere Metallisierungsschicht 15 identisch. Optional kann die obere Metallisierung 11 jedoch noch eine oder mehrere weitere Metallisierungen aufweisen, die auf die obere Metallisierungsschicht 15 aufgebracht sind.
  • In jedem Fall kann die obere Metallisierungsschicht 15 vollständig oder zu wenigstens 90 Atom% aus Aluminium bestehen. Grundsätzlich können jedoch für die obere Metallisierung 11 und die obere Metallisierungsschicht 15 beliebige andere elektrisch gut leitende Materialien oder Materialkombinationen eingesetzt werden.
  • Die untere Metallisierung 16 kann ebenfalls aus einem Metall oder aus einer homogenen Metalllegierung bestehen, oder aber, wie in dem vergrößerten Ausschnitt gemäß 1 gezeigt ist, aus einem Schichtstapel mit zwei oder mehrer Teilschichten. In dem gezeigten Beispiel weist die Metallisierung 16 eine erste Teilmetallisierung 161 aus Titan, eine zweite Teilmetallisierung 162 aus Nickel, eine dritte Teilmetallisierung 163 aus Titan und eine vierte Teilmetallisierung 164 aus Silber auf, die, ausgehend von der dem Halbleiterkörper 1 zugewandten Seite der Metallisierung 16 in einer Richtung weg vom Halbleiterkörper 1 aufeinander folgend angeordnet sind.
  • Ebenfalls in 1 gezeigt ist eine optionale Polyimidschicht 4, die den Rand 115 der Grenzfläche zwischen der oberen Metallisierungsschicht 15 und dem Halbleiterkörper 1 vollständig abdeckt.
  • Ebenfalls optional kann eine Schutzschicht 3, beispielsweise eine Schicht aus einem Lötstopplack, vorgesehen sein, die den unteren Rand 216 der Grenzfläche zwischen der Feuchtigkeitsbarriere 2 und dem seitlichen Rand der unteren Metallisierung 16 vollständig abdeckt.
  • Wie weiterhin in 1 gezeigt ist, können die Oberseite 11t der oberen Metallisierung 11 und/oder die Oberseite 15t der oberen Metallisierungsschicht 15 gegenüber der Oberseite 2t der Feuchtigkeitsbarriere 2 in Richtung des Halbleiterkörpers 1 zurückversetzt sein.
  • 2 zeigt eine perspektivische Ansicht auf die Oberseite des Halbleiterbauelements 100 gemäß 1, und 3 eine Ansicht der Unterseite. Wie in 3 zu erkennen ist, bildet die Schutzschicht 3 einen geschlossenen Ring.
  • Da die Schutzschicht 3 wie erwähnt optional ist, zeigt 4 noch ein alternativ ausgestaltetes Halbleiterbauelement 100, welches sich von dem anhand der 1 bis 3 erläuterten Halbleiterbauelements lediglich durch die fehlende Schutzschicht 3 unterscheidet. In diesem Fall können die Unterseite 2b der Feuchtigkeitsbarriere 2 und die dem Halbleiterkörper 1 abgewandte Unterseite der unteren Metallisierung 16 bündig aneinander liegen und beispielsweise in einer Ebene angeordnet sein.
  • 5 zeigt einen Vertikalschnitt durch ein Halbleitermodul, bei dem ein anhand der 1 bis 3 ausgestaltetes Halbleiterbauelement 100 mittels einer elektrisch leitenden Verbindungsschicht 6 stoffschlüssig mit einem Abschnitt 511 einer oberen Metallisierungsschicht 51 eines Schaltungsträgers 5 verbunden ist.
  • Bei der Verbindungsschicht 6 kann es sich beispielsweise um eine Lotschicht handeln, oder um eine Schicht, die durch Sintern einer silberpulverhaltigen Paste hergestellt wurde und die demgemäß ein versintertes Silberpulver enthält.
  • Die Verbindungsschicht 6 kontaktiert in jedem Fall sowohl den Abschnitt 511 der oberen Metallisierungsschicht 51, als auch die untere Metallisierung 16 des Halbleiterbauelements 100.
  • Weiterhin ist die obere Metallisierung 11 mittels eines Bonddrahtes 7 elektrisch angeschlossen. Der Bonddraht 7 ist hierzu an einer ersten Bondstelle unmittelbar durch Drahtbonden an die Oberseite 11t der oberen Metallisierung 11 gebondet. Lediglich beispielhaft ist der Bonddraht 7 an einer weiteren Bondstelle an einen anderen Abschnitt 512 der oberen Metallisierung 51 des Schaltungsträgers 5 gebondet. Grundsätzlich muss sich die zweite Bondstelle jedoch nicht an einem Abschnitt 52 der oberen Metallisierung 51 des Schaltungsträgers 5 befinden. Vielmehr sich die zweite Bondstelle an jedem beliebigen anderen elektrisch leitenden Anschlusspunkt des Halbleitermoduls befinden.
  • Anstelle eines Bonddrahtes 7 kann auch ein elektrisch leitendes Anschlussblech verwendet werden, das stoffschlüssig, beispielsweise durch Löten, mit der oberen Metallisierung 11 verbunden ist. Ebenso besteht die Möglichkeit, die obere Metallisierung 11 mit Hilfe eines Druckkontaktstempels zu kontaktieren, und zwar ohne dass eine stoffschlüssige oder formschlüssige Verbindung zwischen dem Druckkontaktstempel und der oberen Metallisierung 11 hergestellt wird.
  • In gleicher Weise könnte ein gemäß 4 ausgebildetes Halbleiterbauelement 100 auf dem Schaltungsträger 5 verbaut und elektrisch angeschlossen sein. Der einzige Unterschied besteht in diesem Fall in der fehlenden Schutzschicht 3, sowie darin, dass sich die Verbindungsschicht 6 über die gesamte dem Halbleiterkörper 1 abgewandte Unterseite 16b der unteren Metallisierung 16 erstreckt.
  • Nachfolgend wird anhand der 6 bis 9G beispielhaft ein Verfahren erläutert, mit dem ein gemäß 4 ausgebildetes Halbleiterbauelement 100 hergestellt werden kann.
  • Gemäß 6 wird hierzu ein Wafer bereitgestellt, dessen Prozessierung im Wesentlichen abgeschlossen ist und der eine Vielzahl identischer Rohchips enthält, die sich jedoch noch im Waferverbund befinden und aus denen ein Halbleiterbauelement 100 gemäß den 1 bis 3 oder 4 hergestellt werden kann. 6 zeigt den Wafer lediglich schematisch in Draufsicht.
  • Die im Waferverbund vorliegenden Rohchips 101 werden dann, beispielsweise durch Sägen, vereinzelt, so dass sie als einzelne, voneinander separierte Rohchips 101 vorliegen, was im Ergebnis in 7 gezeigt ist. Das Vereinzeln kann beispielsweise dadurch erfolgen, dass der in 6 gezeigte Wafer in konventioneller Weise auf eine Sägefolie aufgeklebt wird, von der die gemäß 7 vereinzelten Rohchips 101, beispielsweise mittels einer Pick-and-Place Verfahrens, abgenommen und weiterverarbeitet werden können.
  • 8 zeigt einen Träger 20, welcher eine klebende Oberfläche aufweist, auf die die vereinzelten Rohchips 101 in einem vorgegebenen Rastermaß aufgeklebt sind. Der Abstand d101 zwischen zwei benachbarten Rohchips 101 kann dabei, wie auch bei allen anderen Ausgestaltungen der Erfindung, jeweils wenigstens 100 µm betragen. Indem die Rohchips 101 auf dem Träger 20 fixiert sind, können sie im Verbund weiterverarbeitet werden.
  • 9A zeigt einen Vertikalschnitt durch diese Anordnung in einer in 8 dargestellten Schnittebene E-E. Die Schnittansicht zeigt zwei benachbarte Rohchips 101. Der Träger 20 weist eine stabile Platte 21 auf, die mit einer Klebeschicht 22 versehen ist und mittels der die Rohchips 101 auf dem Träger 20 fixiert sind.
  • Um die Rohchips 101 mit einer Feuchtigkeitsbarriere zu versehen, ist es erforderlich, die späteren elektrischen Kontaktflächen, welche durch die obere Metallisierung 11 bzw. die untere Metallisierung 16 gebildet werden, vom Material der Feuchtigkeitsbarriere 2 freizuhalten. Wie aus 9B hervorgeht, ist hierzu ist ein Stempel 80 vorgesehen, der ein stabiles Formteil 81 aufweist, welches auf seiner den Rohchips 101 zugewandten Seite mit einer Haftschutzbeschichtung 82 versehen ist. Die Haftschutzbeschichtung 82 verhindert beim weiteren Herstellungsverfahren ein zu starkes Anhaften des Stempels 80 und an den oberen Metallisierungen 11 der Rohchips 101 sowie der herzustellenden Feuchtigkeitsbarriere, so dass der Stempel 80 nach Fertigstellung der Feuchtigkeitsbarriere wieder entfernt werden kann.
  • Auf seiner den Rohchips 101 zugewandten Seite weist der Stempel 80 für einen jeden der Rohchips 101 einen Vorsprung 83 mit einer ebenen Oberfläche auf, die die obere Metallisierung 11 des betreffenden Rohchips 101 nach dem Aufsetzen des Stempels 80 auf die Rohchips 101 kontaktiert, was im Ergebnis in 9C gezeigt ist.
  • Der Träger 20 und der gegen diesen gepresste Stempel 80 bilden nun eine Form, in die die Rohchips 101 eingelegt sind. In diese Form 20, 80 kann nun eine pastöse Masse 2' eingepresst und nachfolgend ausgehärtet werden. Nach dem Aushärten bildet die pastöse Masse 2' die bereits vorangehend erläuterte Feuchtigkeitsbarriere 2. 9D zeigt die Anordnung nach dem Einpressen der pastösen Masse 2'.
  • Wenn die pastöse Masse 2' ausgehärtet ist, kann der Stempel 80 abgenommen werden, was im Ergebnis in 9E gezeigt ist.
  • Um aus dieser Anordnung einzelne Halbleiterbauelemente 100 herzustellen, wird der in 9E vorliegende Verbund durch Einschnitte 23, welche zwischen benachbarten Halbleiterbauelemente 100 innerhalb der Feuchtigkeitsbarriere 2 verlaufen, vereinzelt. Die Trennschnitte 23 erstrecken sich dabei bis in die Klebeschicht 22, jedoch ohne diese vollständig zu durchtrennen. Auf diese Weise kann sichergestellt werden, dass die vereinzelten Halbleiterbauelemente 100, wie in 9G gezeigt ist, vom Träger 20 abgenommen werden können. Um das Abnehmen zu erleichtern, kann die Temperatur des Trägers 20 erhöht werden, so dass sich die Adhäsion der Klebeschicht 22 verringert. Die einzelnen Halbleiterbauelement gemäß 9G sind jeweils identisch mit dem Halbleiterbauelement 100 gemäß 4.
  • Zur Herstellung eines gemäß den 1 bis 3 aufgebauten Halbleiterbauelements 100 ist es erforderlich, jeden der herzustellenden Halbleiterchips 100 mit einer Schutzschicht 3 zu versehen, was beispielsweise ausgehend von der Anordnung gemäß 9E erfolgen kann. Hierzu wird auf die dem ersten Träger 20 abgewandte Oberseite 2t der Feuchtigkeitsbarriere 2 ein zweiter Träger 25 aufgesetzt, welcher einen starre Platte 26 umfasst, die auf ihrer dem ersten Träger 20 zugewandten Seite mit einer Klebeschicht 27 versehen ist, was im Ergebnis in 10A dargestellt ist. 10B zeigt die auf den Kopf gedrehte Anordnung gemäß 10A nach dem Entfernen des unteren Trägers 20.
  • Wie im Ergebnis in 10C gezeigt ist, wird auf die Anordnung gemäß 10B für jeden der Rohchips 101 die Kontaktfläche zwischen dem seitlichen Rand der unteren Metallisierung 16 und der Feuchtigkeitsbarriere 2 an ihrer dem Halbleiterkörper 1 abgewandten Seite mit einer Schutzschicht 3, beispielsweise einem Lötstopplack, vollständig überdeckt. Die Schutzschicht 3 bildet daher für jeden der Rohchips 101 und später für jedes der daraus hergestellten Halbleiterbauelemente 100 einen geschlossenen Ring. Die Schutzschicht 3 kann beispielsweise als geschlossene Schicht aufgebracht und dann fotolithografisch strukturiert werden.
  • Zur Herstellung einzelner, voneinander getrennter Halbleiterchips 100, die gemäß der 1 bis 3 ausgebildet sind, wird der in 10C gezeigte Verbund dann durch Trennschnitte 24, beispielsweise mittels Sägen, vereinzelt. Die Trennschnitte 24 erstrecken sich dabei bis in die Klebeschicht 27 hinein, ohne diese vollständig zu durchtrennen, was im Ergebnis in 10D gezeigt ist.
  • Die einzelnen Halbleiterbauelemente 100 können nun, wie in 10E dargestellt ist, von dem zweiten Träger 25 abgenommen werden. Um das Abnehmen zu erleichtern, kann die Temperatur des Trägers 25 erhöht werden, so dass sich die Adhäsion der Klebeschicht 27 verringert.
  • 11 zeigt ein weiteres Beispiel eines Halbleiterbauelements 100, dessen Halbleiterkörper 1 mit einer oberen Metallisierung 11, einer unteren Metallisierung 16 sowie einer Feuchtigkeitsbarriere 2 versehen ist, so dass die obere Metallisierung 11, die untere Metallisierung 16 und die Feuchtigkeitsbarriere 2 eine geschlossene Hülle um den Halbleiterkörper 1 herum bilden.
  • Während bei den vorangehend erläuterten Halbleiterbauelementen die Oberseite 11t der oberen Metallisierung 11 gegenüber der Oberseite 2t der Feuchtigkeitsbarriere 2 abgesenkt war, weist die obere Metallisierung 11 des Halbleiterbauelements 100 gemäß 11 ein elektrisch leitendes, metallisches Kontaktstück 17 auf, das mittels einer Lotschicht 18 an die obere Metallisierungsschicht 15 gelötet ist. Optional kann zwischen der oberen Metallisierung 15 einerseits und dem Kontaktstück 17 und der Lotschicht 18 andererseits eine Barriereschicht 19 angeordnet sein, die verhindert, dass Material aus dem Kontaktstück 17 und/oder der Lotschicht 18 in den Halbleiterkörper 1 eindiffundiert. Eine derartige Barriereschicht 19 ist vor allem dann vorteilhaft, wenn das Kontaktstück 17 Kupfer aufweist oder aus Kupfer besteht, da das Eindringen von Kupfer in den Halbleiterkörper 1 dessen elektrische Eigenschaften signifikant verändern würde.
  • Bei der Anordnung gemäß 11 weist die Barriereschicht 19 eine erste Teilschicht 191 aus Titan, eine zweite Teilschicht 192 aus Wolfram und eine dritte Teilschicht 193 aus Kupfer auf, wobei die erste, die zweite und die dritte Teilschicht 191, 192 und 193 von der dem Halbleiterköper 1 zugewandten Seite der Barriereschicht 19 in einer Richtung weg vom Halbleiterkörper 1 aufeinander folgend angeordnet sind. Während die erste Teilschicht 191 aus Titan und die zweite Teilschicht 192 aus Wolfram eine Barriere für das Eindringen von Kupfer in den Halbleiterkörper 1 darstellen, gewährleistet die dritte Teilschicht 193 die Lötbarkeit der Barriereschicht 19. Anstelle der ersten Teilschicht 191 und der zweiten Teilschicht 192 kann auch nur die erste Teilschicht 191 aus Titan oder nur die zweite Teilschicht 192 aus Wolfram vorgesehen sein, oder die Reihenfolge der ersten Teilschicht 191 und der zweiten Teilschicht 192 kann vertauscht sein, so dass die erste Teilschicht 191 aus Titan zwischen der zweiten Teilschicht 192 aus Wolfram und der dritten Teilschicht 193 aus Kupfer angeordnet ist. Alternativ oder zusätzlich kann die Barriereschicht 19 auch eine Schicht aus einer Titan-Wolfram-Legierung aufweisen oder aus einer Titan-Wolfram-Legierung bestehen.
  • Da das Kontaktstück 17 elektrisch leitend mit der oberen Metallisierungsschicht 15 verbunden ist, kann die dem Halbleiterkörper 1 abgewandte Oberseite 17t des Kontaktstücks 17 als elektrische Kontaktfläche zur externen Kontaktierung des Halbleiterbauelements 100 verwendet werden. Durch das Kontaktstück 17 ist die obere Kontaktfläche 17t des Halbleiterbauelements 100 nicht oder zumindest weniger stark gegenüber der dem Halbleiterkörper 1 abgewandten Oberseite 2t der Feuchtigkeitsbarriere 2 abgesenkt, als dies bei den anhand der vorangehenden 1 bis 10E erläuterten Halbleiterbauelementen 100 der Fall ist. Insbesondere können die Oberseite 17t des Kontaktstücks 17 und die Oberseite 2t der Feuchtigkeitsbarriere 2 bündig nebeneinander aneinander angrenzen und in einer gemeinsamen Ebene angeordnet sein.
  • Der Aufbau an der Unterseite des Halbleiterbauelements 100, insbesondere der Aufbau der unteren Metallisierung 16 sowie der optionalen Schutzschicht 3 ist identisch mit dem anhand der 1 bis 4 erläutern Aufbau.
  • 12 zeigt eine perspektivische Draufsicht auf die Oberseite und 13 eine perspektivische Draufsicht auf die Unterseite des anhand von 11 erläuterten Halbleiterbauelements 100.
  • Das Halbleiterbauelement 100 gemäß 14 ist identisch mit dem Halbleiterbauelement 100 gemäß 13, es fehlt lediglich die optionale Schutzschicht 3.
  • 15 zeigt ein Halbleitermodul, dessen Aufbau sich von dem Halbleitermodul gemäß 5 lediglich dadurch unterscheidet, dass das Halbleiterbauelement 100 einen Aufbau gemäß den 11 bis 13 besitzt, und dass der Bonddraht 7 an seiner ersten Bondstelle unmittelbar an die Oberseite 17t des Kontaktstücks 17 gebondet ist und nicht unmittelbar an die Oberseite 15t der oberen Metallisierungsschicht 15.
  • Nachfolgend wird anhand der 16A bis 16J ein Verfahren zur Herstellung eines gemäß 15 ausgebildeten Halbleiterbauelements 100 erläutert. Ebenso wie vorangehend anhand der 6, 7, 8 beschrieben wurde, wird zunächst ein fertig prozessierter Wafer bereitgestellt (6), zu voneinander separierten Rohchips 101 vereinzelt (7), und die vereinzelten Rohchips 101 in einem vorgegebenen Raster auf die klebende Oberfläche eines ersten Trägers 20 aufgesetzt (8).
  • 16A zeigt einen Vertikalschnitt durch einen Abschnitt des auf diese Weise bestückten ersten Trägers 20 gemäß 8 in einer Schnittebene E-E. Die Anordnung gemäß 16A entspricht der Anordnung gemäß 9A mit dem einzigen Unterschied, dass die Rohchips 101 zusätzlich bereits mit der Barriereschicht 19 versehen sind, welche im Rahmen der Herstellung des noch nicht vereinzelten Wafers (6) aufgebracht wurde.
  • Wie weiterhin in 16B gezeigt ist, wird dann für jeden der Rohchips 101 ein Kontaktstück 17 bereitgestellt, welches optional mit einem Lot 18 vorbelotet sein kann.
  • Jedes der beloteten Kontaktstücke 17 wird dann mit dem Lot 18 auf die Barriereschicht 19 eines der Rohchips 101 aufgesetzt und durch Aufschmelzen und nachfolgendes Abkühlen des Lotes 18 stoffschlüssig mit der Barriereschicht 19 und dadurch auch mit dem Halbleiterkörper 1 verbunden, was im Ergebnis in 16C gezeigt ist. Grundsätzlich ist es jedoch nicht erforderlich, ein mit einem Lot 18 vorbelotetes Kontaktstück 17 zu verwenden. So kann das Lot 18 beispielsweise jeweils auch auf die Barriereschicht 19 als Plättchen aufgelegt oder als Paste aufgedruckt werden und dann aufgeschmolzen und nachfolgend abgekühlt werden.
  • Nach dem Verlöten der einzelnen Kontaktstücke 17 mit der jeweiligen Barriereschicht 19 wird, wie in 16D dargestellt ist, eine pastöse Masse 2' auf die Gesamtheit der auf dem ersten Träger 20 angeordneten und jeweils mit einem Kontaktstück 17 versehenen Rohchips 101 aufgebracht und mit Hilfe eines Stempels 30 in Richtung des ersten Trägers 20 gepresst, so dass die pastöse Masse 2' sämtliche Zwischenräume verfüllt. Nach dem Aushärten der pastösen Masse 2' bildet diese die Feuchtigkeitsbarriere 2, und der Stempel 30 kann, wie in 16E gezeigt ist, entfernt werden. 16F schließlich zeigt die Anordnung nach dem Entfernen des Stempels 30.
  • In einem nachfolgenden Schritt wird die in 16F gezeigte Anordnung auf ihrer dem ersten Träger 20 abgewandten Seite derart beschliffen, dass die Kontaktstücke 17, wie in 16G gezeigt ist, frei liegen und als elektrische Kontakte des Halbleiterbauelements 100 von Außen her zugänglich sind.
  • Die Anordnung gemäß 16G kann nun durch Trennschnitte 23, wie bereits anhand von 9F beschrieben wurde, vereinzelt werden, was im Ergebnis in 16H gezeigt ist. Danach können die vereinzelten Halbleiterbauelemente 100, wie bereits anhand von 9G beschrieben wurde und im Ergebnis in 16J gezeigt ist, vom ersten Träger 20 abgelöst werden. Der Aufbau der auf diese Weise hergestellten Halbleiterbauelemente 100 entspricht dem Aufbau des Halbleiterbauelements 100 gemäß 14.
  • Wenn ein Halbleiterbauelement 100 hergestellt werden soll, dessen Aufbau dem anhand der 11 bis 13 erläuterten Aufbau entspricht, muss es zusätzlich mit der optionalen Schutzschicht 3 versehen werden. Hierzu kann an der Anordnung gemäß 16G entsprechend dem anhand der 10A bis 10E erläuterten Verfahren ein zweiter Träger 25 angebracht und der erste Träger 20 entfernt werden. Danach kann die Schutzschicht 3 aufgebracht und die Anordnung danach durch Trennschnitte 24 vereinzelt werden.
  • 17 zeigt einen Querschnitt durch ein Halbleitermodul, dessen Aufbau identisch ist mit dem Aufbau des Halbleitermoduls gemäß 5, das jedoch zusätzlich in einem Gehäuse 40 montiert ist, in das nachfolgend eine Weichvergussmasse 41, beispielsweise ein Silikongel, eingefüllt wurde. Auf die Darstellung der aus dem Inneren des Gehäuses 40 herausragenden elektrische Anschlüsse zur Beschaltung des Halbleitermoduls wurde vorliegend, wie auch bei den weiteren 18, 22 und 24, verzichtet.
  • Entsprechend zeigt 18 ein Halbleitermodul, dessen Aufbau dem Halbleitermodul gemäß 15 entspricht, das jedoch zusätzlich in ein Gehäuse 41 eingebaut wurde, in das dann eine Weichvergussmasse 41, beispielsweise ein Silikongel, eingefüllt wurde.
  • Die bisher erläuterten Halbleiterbauelemente 100 waren an ihrer Oberseite jeweils nur mit genau einem elektrischen Anschlusskontakt versehen, der durch die obere Metallisierung 11 gebildet wurde. Derartige Ausgestaltungen eigenen sich beispielsweise zur Herstellung von Dioden oder anderen Bauelementen, die an ihrer Oberseite lediglich einen einzigen elektrischen Anschlusskontakt benötigen. Wenn jedoch andere elektrische Bauelemente, z. B. steuerbare Halbleiterbauelemente wie beispielsweise Halbleiterbauelemente mit isoliertem Gate (IGFET= Insulated Gate Field Effect Transistor), z. B. IGBTs oder MOSFETs, aber auch Sperrschicht-Feldeffekttransistoren (JFETs = Junction Field Effect Transistor) oder Thyristoren, hergestellt werden sollen, kann die obere Metallisierung 11 auch zwei oder mehr voneinander getrennte Abschnitte 111, 112 aufweisen, wie dies in den 19A bis 19C gezeigt ist. "Getrennt" bedeutet in diesem Zusammenhang, dass die voneinander getrennten Abschnitte 111 und 112 nicht elektrisch leitend miteinander verbunden sind.
  • Der Abschnitt 111 und die untere Metallisierung 16 können beispielsweise eine Anodenelektrode und eine Kathodenelektrode, eine Kathodenelektrode und eine Anodenelektrode, eine Drainelektrode und eine Sourceelektrode, eine Sourceelektrode und eine Drainelektrode, eine Emitterelektrode und eine Kollektorelektrode darstellen, oder eine Kollektorelektrode und eine Emitterelektrode. Bei dem Abschnitt 112 kann es sich um eine Gateelektrode oder um eine Basiselektrode handeln.
  • Die Anordnung gemäß 19A entspricht der Anordnung gemäß 9D mit dem einzigen Unterschied, dass die obere Metallisierung 11 eines jeden der Rohchips 101 zwei voneinander getrennte Abschnitte 111 und 112 aufweist, und dass der Stempel 80 zu jedem der Rohchips 101 für jeden der Abschnitte 111, 112 einen separaten Vorsprung 831 bzw. 832 aufweist.
  • Die 19B und 19C zeigen einen Vertikalschnitt durch bzw. eine Draufsicht auf ein mit dem anhand von 19A erläuterten Verfahren hergestelltes Halbleiterbauelement 100. Wie zu erkennen ist, sind die beiden Abschnitte 111 und 112 der oberen Metallisierung 11 durch einen Steg 28, welcher durch einen Abschnitt der Feuchtigkeitsbarriere 2 gegeben ist, voneinander getrennt.
  • Bei den anhand der Beschreibung von 18 erläuterten Bauelementtypen, bei denen die obere Metallisierung 11 zwei oder mehr voneinander getrennte Abschnitte 111, 112 aufweist, besitzt ein jedes der Halbleiterbauelemente 100 eine der Anzahl der getrennten Abschnitte 111, 112 entsprechende Anzahl voneinander beabstandeten Abschnitte 151, 152 der oberen Metallisierungsschicht 15 mit Oberseiten 151t bzw. 152t. Diese Abschnitte 151, 152 werden jeweils mit einem separaten Kontaktstück 171 bzw. 172 versehen, indem die Kontaktstücke 171, 172 auf den zugehörigen und jeweils mit einem Abschnitt 191 bzw. 192 der Barriereschicht 19 versehenen Abschnitt 151 bzw. 152 aufgelötet werden. Das Aufbau- und Herstellungsprinzip ist ebenso, wie dies anhand der 11 bis 16J bereits für das Auflöten des Kontaktstücks 17 auf die mit der Barriereschicht 19 versehene obere Metallisierungsschicht 15 erläutert wurde. Der Unterschied besteht lediglich darin, dass mehrere Abschnitte 151, 152 der oberen Metallisierung 15 vorhanden sind, wobei auf jedem der Abschnitte 151, 152 ein Abschnitt 191 bzw. 192 einer Barriereschicht, ein Abschnitt 181 bzw. 182 einer Lotschicht sowie ein Kontaktstück 171 bzw. 172 aufgebracht sind. Der Aufbau der Schichtfolge 151, 191, 181, 171 sowie der Aufbau der Schichtfolge 152, 192, 182, 172 ist dabei identisch mit dem Aufbau der anhand von 11 erläuterten Schichtfolge 15, 19, 18, 17. Die Kontaktstücke 171, 172 besitzen jeweils eine Oberseite 171t bzw. 172t, welche identisch sind mit den Oberseiten 111t bzw. 112t der Abschnitte 111 bzw. 112 der oberen Metallisierung 11. Die Oberseiten 111t und 112t des fertigen Halbleiterbauelements 100 sind, zumindest dann, wenn es noch unverbaut ist, von dessen äußerer Umgebung her zugänglich. Sie können daher auf einfache Weise elektrisch kontaktiert werden, beispielsweise durch Drahtbonden oder durch Anlöten eines metallischen Kontaktblechs.
  • Wie nachfolgend anhand der 21 bis 24 beispielhaft erläutert wird, können in einem Halbleitermodul zwei oder mehr Halbleiterbauelemente gemeinsam verbaut sein, von denen ein erstes Halbleiterbauelement 100 entsprechend einem der vorangehend erläuterten Halbleiterbauelement 100 aufgebaut und mit einer Feuchtigkeitsbarriere 2 versehen ist, während es sich bei dem zweiten Halbleiterbauelement 100' um ein herkömmliches Halleiterbauelement ohne solche Feuchtigkeitsbarriere 2 handelt. Das erste Halbleiterbauelement 100 kann optional einen ersten Halbleiterkörper 1 aufweisen, der aus dem Halbleitergrundmaterial Siliziumkarbid (SiC) hergestellt ist, während der zweite Halbleiterkörper 1' des zweiten Halbleiterbauelements 100' aus einem Halbleitergrundmaterial hergestellt ist, welches verschieden ist von Siliziumkarbid. Beispielsweise kann es sich bei dem Halbleitergrundmaterial, aus dem der zweite Halbleiterkörper 1' hergestellt ist, um Silizium, Galliumarsenid, aber auch jedes andere Halbleitergrundmaterial handeln.
  • In den 21 bis 24 sind das erste Halbleiterbauelement 100 und das zweite Halbleiterbauelement 100' beispielhaft auf verschiedenen Metallisierungsabschnitten 511, 512 einer oberen Metallisierungsschicht 51 eines gemeinsamen Trägers 5 angeordnet. Alternativ dazu können das erste Halbleiterbauelement 100 und das zweite Halbleiterbauelement 100' jedoch auch auf verschiedenen Trägern angeordnet und optional elektrisch miteinander verschaltet sein. Der Schaltungsträger 5 weist dabei einen als dünnes Plättchen ausgebildeten, dielektrischen Isolationsträger 50 auf, der aus einer Keramik bestehen kann. Der Isolationsträger 50 besitzt eine ebene obere Hauptfläche 50t, auf die eine obere Metallisierungsschicht 51 aufgebracht ist.
  • Bei der Anordnung gemäß der 21 ist das erste Halbleiterbauelement 100 entsprechend den 1 bis 3 und bei der Anordnung gemäß 23 gemäß 11 ausgebildet. Grundsätzlich können für das erste Halbleiterbauelement 100 jedoch alle beliebigen anderen vorangehend erläuterten und mit einer Feuchtigkeitsbarriere 2 versehenen Halbleiterbauelemente 100 verwendet werden.
  • 22 zeigt die Anordnung gemäß 21 und 24 die Anordnung gemäß 23 jeweils nach deren Montage in einem Gehäuse 40, sowie nach dem Einfüllen einer Vergussmasse 41, beispielsweise eines Silikongels, in das Gehäuse.
  • Bei Halbleitermodulen, wie sie anhand der 22 und 24 erläutert wurden, können das erste Halbleiterbauelement 100 und das zweite Halbleiterbauelement 100' in einem gemeinsamen Gehäuse 40 angeordnet sein, in das ein Silikongel 41 eingefüllt ist, welches sich vom Schaltungsträger 5 zumindest bis über die dem Schaltungsträger 5 abgewandten Seiten sowohl des ersten Halbleiterbauelements 100 als auch des zweiten Halbleiterbauelements 100' erstreckt. Da die Feuchtigkeitsbarriere 2 eine große Dicke besitzt, kann der erste Halbleiterkörper 1 des ersten Halbleiterbauelements 100 in jeder zu der ebenen Hauptfläche 50t parallelen lateralen Richtung r von dem Silikongel 41 einen minimalen Abstand d141 aufweisen, der um wenigstens 50 µm größer ist als der minimale Abstand d141', den der Halbleiterkörper 100' des zweiten Halbleiterbauelements 100' in derselben lateralen Richtung r von dem Silikongel 41 aufweist. Der Abstand d141' kann dabei gleich Null sein, oder aber größer als Null, beispielsweise wenn der zweite Halbleiterkörper 100' mit einer dünnen Schicht überzogen versehen ist.
  • Die anhand der vorangehend erläuterten Ausführungsbeispiele beschriebenen, eine Feuchtigkeitsbarriere 2 aufweisenden Halbleiterbauelemente 100 können in jeder zur Unterseite 16b der unteren Metallisierung 16 parallelen Richtung eine maximale Breite b100 aufweisen, und der Halbleiterkörper 1 dieser Halbleiterbauelemente 100 kann, jeweils in derselben Richtung, eine maximale Breite b1 aufweisen, siehe die 1 und 11. Dabei kann in jeder dieser Richtungen gelten, dass die Differenz b100 minus b1 zwischen der minimalen Breite b100 und der maximalen Breite b1 wenigstens 250 µm.
  • Unabhängig davon kann ein Halbleiterbauelement 100 in jeder zur Unterseite 16b der unteren Metallisierung 16 parallelen Richtung eine maximale Breite b100 aufweisen, die kleiner ist als 5 mm, oder sogar kleiner als 3 mm.
  • Ebenfalls unabhängig von den anderen Parametern kann der Halbleiterkörper 1 eines Halbleiterbauelements 100 in jeder zur Unterseite 16b der unteren Metallisierung 16 parallelen Richtung eine maximale Breite b1 aufweisen, die kleiner ist als 4,9 mm.
  • Weiterhin kann die Feuchtigkeitsbarriere 2 in jeder zur Unterseite 16b der unteren Metallisierung 16 parallelen Richtung eine Breite d2 (siehe ebenfalls die 1 und 11) von wenigstens 50 µm aufweisen.
  • Bei sämtlichen der vorangehend erläuterten Schaltungsträger 5 kann es sich um beliebige Leiterplatten oder sonstige Träger handeln. Insbesondere aber kann ein derartiger Schaltungsträger einen dielektrischen Isolationsträger 50 aufweisen, der aus einer Keramik bestehen kann. Geeignete Keramiken sind Metall- oder Übergangsmetalloxide, -nitride oder -carbide, soweit diese elektrisch isolierend sind, wie beispielsweise Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Berylliumoxid (BeO), Zirkoniumoxid (ZrO2), Siliziumnitrid (Si3N4), oder Silziumcarbid (SiC).
  • Der Isolationsträger 50, der als flaches Plättchen ausgebildet ist, besitzt eine ebene oder im Wesentlichen ebene obere Hauptfläche 50t, auf die eine strukturierte oder unstrukturierte obere Metallisierungsschicht 51 aufgebracht ist. Als "Hauptfläche" wird hierbei eine der beiden großflächigsten Seiten des Isolationsträgers 50 verstanden. Optional kann der Schaltungsträger 5 auch eine strukturierte oder unstrukturierte untere Metallisierungsschicht 52 aufweisen, die auf die der oberen Hauptfläche 50t entgegengesetzte Seite des Isolationsträgers 50 aufgebracht ist. Die obere Metallisierungsschicht 51 und die untere Metallisierungsschicht 52 können dabei durch den zwischen ihnen befindlichen Isolationsträger 50 elektrisch voneinander isoliert sein.
  • Die obere Metallisierungsschicht 51 und – soweit vorhanden – die untere Metallisierungsschicht 52 können außerdem unmittelbar auf den Isolationsträger 50 aufgebracht sein, diesen also unmittelbar mechanisch kontaktieren. Die Metallisierungsschichten sind elektrisch gut leitend, sie können beispielsweise aus Kupfer oder Aluminium bestehen, oder aus Kupfer- oder Aluminiumlegierungen. Grundsätzlich sind jedoch auch andere elektrisch gut leitenden Stoffe verwendbar.
  • Ein Schaltungsträger 5 kann beispielsweise als DCB-Substrat (DCB = Direct Copper Bonded) ausgebildet sein (Isolationsträger aus Aluminiumoxid und obere Metallisierungsschicht 51 sowie ggf. untere Metallisierungsschicht 52 aus Kupfer oder einer Kupferlegierung).

Claims (22)

  1. Halbleiterbauelement mit: einem Halbleiterkörper (1), der eine Oberseite (1t) aufweist, auf die eine obere Metallisierung (11) aufgebracht ist, sowie eine der Oberseite (1t) entgegengesetzte Unterseite (1b), auf die eine untere Metallisierung (16) aufgebracht ist, so dass der Halbleiterkörper (1), die obere Metallisierung (11) und die untere Metallisierung (16) einen Verbund (1, 15, 16) bilden; einer Feuchtigkeitsbarriere (2), die den Halbleiterkörper (1) in Zusammenwirkung mit der oberen Metallisierung (11) und der unteren Metallisierung (16) vollständig abdichtet.
  2. Halbleiterbauelement nach Anspruch 2, bei dem der Halbleiterkörper (1) aus dem Halbleitergrundmaterial Siliziumkarbid (SiC) hergestellt ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die obere Metallisierung (11), die untere Metallisierung (16) und die Feuchtigkeitsbarriere (2) eine geschlossene Umhüllung bilden, die den Halbleiterkörper (1) vollständig umschließt.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die obere Metallisierung (11) eine dem Halbleiterkörper (1) abgewandte Oberseite (11t) aufweist, die einen oder genau einen Oberflächenabschnitt (11t) aufweist, der nicht von der Feuchtigkeitsbarriere (2) bedeckt ist; oder mehrere voneinander beabstandete Oberflächenabschnitte (111t, 112t, 171t, 172t) aufweist, von denen keiner von der Feuchtigkeitsbarriere (2) bedeckt ist.
  5. Halbleiterbauelement nach Anspruch 4, bei dem die obere Metallisierung (11) strukturiert ist und zwei voneinander beabstandete Metallisierungsabschnitte (151, 171, 181, 191; 152, 172, 182, 192) aufweist.
  6. Halbleiterbauelement nach einem der Ansprüche 4 oder 5, bei dem ein jeder der Oberflächenabschnitte (15t, 151t, 152t, 17t, 171t, 172t) von der äußeren Umgebung des Halbleiterbauelements (100) her frei zugänglich ist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die dem Halbleiterkörper (1) abgewandte Unterseite (16b) der unteren Metallisierung (16) nicht von der Feuchtigkeitsbarriere (2) bedeckt ist.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Feuchtigkeitsbarriere (2) die untere Metallisierung (16) entlang einer ringförmig geschlossenen Kontaktfläche kontaktiert.
  9. Halbleiterbauelement nach Anspruch 8, bei dem der dem Halbleiterkörper (1) abgewandte Rand (216) der Kontaktfläche vollständig mit einer ringförmig geschlossenen Lötstoppschicht (3) bedeckt ist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche bei dem die Feuchtigkeitsbarriere (2) elektrisch isolierend ist und ein Epoxidharz aufweist oder aus einem Epoxidharz besteht, oder ein polyurethanbasiertes Material aufweist oder aus einem polyurethan-basierten Material besteht.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Feuchtigkeitsbarriere (2) aus einem einheitlichen Material oder einer homogenen Materialmischung besteht.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die obere Metallisierung (11) eine obere Metallisierungsschicht (15) aufweist, sowie ein metallisches Kontaktstück (17), das mittels einer Lotschicht (18) mittelbar oder unmittelbar an die dem Halbleiterkörper (1) abgewandte Seite (15t) der oberen Metallisierungsschicht (15) gelötet ist.
  13. Halbleiterbauelement nach Anspruch 12, bei dem ein Abschnitt der Feuchtigkeitsbarriere (2) zwischen der oberen Metallisierungsschicht (15) und dem metallischen Kontaktstück (17) angeordnet ist.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, bei dem die obere Metallisierung (11) eine Barriereschicht (19) aufweist, die zwischen der oberen Metallisierungsschicht (15) und dem metallischen Kontaktstück (17) angeordnet ist, und die – Wolfram aufweist oder aus Wolfram besteht: – eine Legierung aus Titan-Wolfram aufweist oder aus einer Legierung aus Titan-Wolfram besteht; – eine Wolframschicht (192) aufweist, sowie eine Titanschicht (191), die zischen der Wolframschicht (192) und der oberen Metallisierungsschicht (15) angeordnet ist.
  15. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest ein Abschnitt der dem Halbleiterkörper (1) abgewandten Unterseite (16b) der unteren Metallisierung (16) frei liegt, so dass er im unverbauten Zustand des Halbleiterbauelements (100) von der äußeren Umgebung des Halbleiterbauelements (100) her frei zugänglich ist.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Feuchtigkeitsbarriere (2) im unverbauten Zustand des Halbleiterbauelements (100) eine von der äußeren Umgebung aus frei zugängliche Oberfläche (2s) aufweist; und für jede Stelle (S1, S2, S3) auf der frei zugänglichen Oberfläche (2s) gilt, dass jeder Pfad (p1, p2, p3), der von dieser Stelle (S1, S2, S3) zum Halbleiterkörper (1) führt und der ausschließlich innerhalb der Feuchtigkeitsbarriere (2) verläuft, eine Länge von wenigstens 50 µm aufweist.
  17. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Feuchtigkeitsbarriere (2) den Halbleiterkörper (1) unmittelbar mechanisch kontaktiert.
  18. Verfahren, mit dem ein gemäß einem der vorangehenden Ansprüche ausgebildetes Halbleiterbauelement (100) hergestellt wird, mit folgenden Schritten: Bereitstellen eines Halbleiterkörpers (1), der eine Oberseite (1t) aufweist, auf die eine strukturierte oder unstrukturierte obere Metallisierung (11) aufgebracht ist, sowie eine der Oberseite (1t) entgegengesetzte Unterseite (1b), auf die eine untere Metallisierung (16) aufgebracht ist, so dass der Halbleiterkörper (1), die obere Metallisierung (11) und die untere Metallisierung (16) einen Verbund (1, 11, 16) bilden; Aufbringen einer Feuchtigkeitsbarriere (2) auf den Verbund, so dass der Halbleiterkörper (1) durch die obere Metallisierung (11), die untere Metallisierung (16) und die Feuchtigkeitsbarriere (2) vollständig abgedichtet ist.
  19. Verfahren gemäß Anspruch 18, bei dem das Aufbringen der Feuchtigkeitsbarriere (2) dadurch erfolgt, dass ein pastöses Material simultan auf den Verbund (1, 11, 16) sowie auf eine Vielzahl von weiteren Verbünden aufgebracht wird, deren Aufbau identisch ist mit dem Aufbau des Verbundes (1, 11, 16); und der Verbund (1, 11, 16) nachfolgend von den weiteren Verbünden getrennt und dadurch vereinzelt wird.
  20. Halbleitermodul mit einem Schaltungsträger (5); einem ersten Halbleiterbauelement (100), das gemäß einem der Ansprüche 1 bis 17 ausgebildet, auf einer oberen Schaltungsträgermetallisierung (51) des Schaltungsträgers (5) angeordnet und stoffschlüssig mit dieser verbunden ist; einem zweiten Halbleiterbauelement (100'), das einen Halbleiterkörper (1') mit einem von Siliziumkarbid (SiC) verschiedenen Halbleitergrundmaterial aufweist, und das auf dem Schaltungsträger (5) angeordnet und stoffschlüssig mit diesem verbunden ist.
  21. Halbleitermodul nach Anspruch 20, bei dem der Schaltungsträger (5) einen als dünnes Plättchen ausgebildeten, dielektrischen Isolationsträger (50) mit einer ebenen Hauptfläche (50t) aufweist, auf den eine obere Schaltungsträgermetallisierung (51) aufgebracht ist; das erste Halbleiterbauelement (100) und das zweite Halbleiterbauelement (100') in einem gemeinsamen Gehäuse (40) angeordnet sind; in das gemeinsame Gehäuse (40) ein Silikongel (41) eingefüllt ist, das sich vom Schaltungsträger (5) zumindest bis über die dem Schaltungsträger (5) abgewandten Seiten sowohl des ersten Halbleiterbauelements (100) als auch des zweiten Halbleiterbauelements (100') erstreckt; der Halbleiterkörper (1) des ersten Halbleiterbauelements (100) in jeder zu der ebenen Hauptfläche (50t) parallelen lateralen Richtung (r) von dem Silikongel (41) einen minimalen Abstand (d141) aufweist, der um wenigstens 50 µm größer ist als der minimale Abstand (d141'), den der Halbleiterkörper (100') des zweiten Halbleiterbauelements (100') in der lateralen Richtung (r) von dem Silikongel (41) aufweist.
  22. Verfahren, mit dem ein gemäß einem der Ansprüche 20 oder 21 ausgebildetes Halbleitermodul hergestellt wird und das folgende Schritte umfasst: Bereitstellen eines Schaltungsträgers (5); Bereitstellen eines ersten Halbleiterbauelements (100), das gemäß einem der Ansprüche 1 bis 17 ausgebildet ist; Bereitstellen eines zweiten Halbleiterbauelements (100'), das einen Halbleiterkörper (1') basierend auf einem von Siliziumkarbid (SiC) verschiedenen Halbleitergrundmaterial aufweist; Herstellen einer stoffschlüssigen Verbindung zwischen dem ersten Halbleiterbauelement (100) und dem Schaltungsträger (5); und Herstellen einer stoffschlüssigen Verbindung zwischen dem zweiten Halbleiterbauelement (100') und dem Schaltungsträger (5).
DE102013205138.7A 2013-03-22 2013-03-22 Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls Withdrawn DE102013205138A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013205138.7A DE102013205138A1 (de) 2013-03-22 2013-03-22 Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
US14/207,777 US9337155B2 (en) 2013-03-22 2014-03-13 Semiconductor component with moisture barrier for sealing semiconductor body
CN201410107083.4A CN104064529B (zh) 2013-03-22 2014-03-21 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013205138.7A DE102013205138A1 (de) 2013-03-22 2013-03-22 Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls

Publications (1)

Publication Number Publication Date
DE102013205138A1 true DE102013205138A1 (de) 2014-09-25

Family

ID=51484724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013205138.7A Withdrawn DE102013205138A1 (de) 2013-03-22 2013-03-22 Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls

Country Status (3)

Country Link
US (1) US9337155B2 (de)
CN (1) CN104064529B (de)
DE (1) DE102013205138A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112452A1 (de) * 2015-07-30 2017-02-02 Danfoss Silicon Power Gmbh Leistungshalbleitermodul und Leistungshalbleiterbaugruppe
CN111326479A (zh) * 2018-12-17 2020-06-23 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117245B4 (de) * 2014-11-25 2018-03-22 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE102015109186A1 (de) 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
EP3958305B1 (de) * 2020-08-17 2023-09-27 Infineon Technologies AG Leistungshalbleitermodulanordnung und verfahren zur herstellung davon

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US20020048905A1 (en) * 2000-08-25 2002-04-25 Gorou Ikegami Chip-type semiconductor device
DE102009044863A1 (de) * 2008-12-17 2010-10-14 Infineon Technologies Ag Halbleiter-Bauelement
US20120049263A1 (en) * 2010-08-30 2012-03-01 Wei-Chieh Lin Semiconductor device having extra capacitor structure and manufacturing method thereof
US20120061812A1 (en) * 2010-09-09 2012-03-15 Ralf Otremba Power Semiconductor Chip Package
US20120286292A1 (en) * 2010-01-15 2012-11-15 Mitsubishi Electric Corporation Power semiconductor module
US20120319249A1 (en) * 2010-05-18 2012-12-20 Panasonic Corporation Semiconductor chip, semiconductor wafer and semiconductor chip manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2006203086A (ja) * 2005-01-24 2006-08-03 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
KR20120119395A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 발광소자 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US20020048905A1 (en) * 2000-08-25 2002-04-25 Gorou Ikegami Chip-type semiconductor device
DE102009044863A1 (de) * 2008-12-17 2010-10-14 Infineon Technologies Ag Halbleiter-Bauelement
US20120286292A1 (en) * 2010-01-15 2012-11-15 Mitsubishi Electric Corporation Power semiconductor module
US20120319249A1 (en) * 2010-05-18 2012-12-20 Panasonic Corporation Semiconductor chip, semiconductor wafer and semiconductor chip manufacturing method
US20120049263A1 (en) * 2010-08-30 2012-03-01 Wei-Chieh Lin Semiconductor device having extra capacitor structure and manufacturing method thereof
US20120061812A1 (en) * 2010-09-09 2012-03-15 Ralf Otremba Power Semiconductor Chip Package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112452A1 (de) * 2015-07-30 2017-02-02 Danfoss Silicon Power Gmbh Leistungshalbleitermodul und Leistungshalbleiterbaugruppe
DE102015112452B4 (de) * 2015-07-30 2020-10-15 Danfoss Silicon Power Gmbh Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
CN111326479A (zh) * 2018-12-17 2020-06-23 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Also Published As

Publication number Publication date
US20140284624A1 (en) 2014-09-25
US9337155B2 (en) 2016-05-10
CN104064529B (zh) 2017-06-30
CN104064529A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102009014794B3 (de) Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102015115999B4 (de) Elektronische Komponente
DE102014114808B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE112014000862T5 (de) Halbleitervorrichtung
DE102015118664A1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee