DE102009044863A1 - Halbleiter-Bauelement - Google Patents

Halbleiter-Bauelement Download PDF

Info

Publication number
DE102009044863A1
DE102009044863A1 DE200910044863 DE102009044863A DE102009044863A1 DE 102009044863 A1 DE102009044863 A1 DE 102009044863A1 DE 200910044863 DE200910044863 DE 200910044863 DE 102009044863 A DE102009044863 A DE 102009044863A DE 102009044863 A1 DE102009044863 A1 DE 102009044863A1
Authority
DE
Germany
Prior art keywords
semiconductor
encapsulant
metal layer
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200910044863
Other languages
English (en)
Other versions
DE102009044863B4 (de
Inventor
Joachim Mahler
Edward Fuergut
Manfred Mengel
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009044863A1 publication Critical patent/DE102009044863A1/de
Application granted granted Critical
Publication of DE102009044863B4 publication Critical patent/DE102009044863B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Halbleiter-Bauelement offenbart. Ein Aspekt liefert ein Halbleiter-Bauelement, das folgendes enthält: einen Halbleiterchip, der eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche aufweist, ein Kapselungsmittel, das anorganische Teilchen aufweist, die den Halbleiterchip kapseln, eine erste Metallschicht, die an der ersten Fläche des Halbleiterchips angebracht ist, eine zweite Metallschicht, die an der zweiten Fläche des Halbleiterchips angebracht ist, und elektrisch leitendes Material, das konfiguriert ist, die erste Metallschicht mit der zweiten Metallschicht zu verbinden.

Description

  • Die Marktnachfragen nach kleineren und funktionaleren Elektronikgeräten haben die Entwicklung von Halbleiter-Bauelementen einschließlich Halbleiter-Packages und von auf einem Chip angeordneten ganzen Systemen vorangetrieben. Im Allgemeinen enthalten Halbleiter-Packages mindestens einen Halbleiterchip, der mit einem Kunststoff- oder Epoxidkapselungsmaterial bedeckt ist. Einige Elektronikgeräte werden in Hochtemperaturanwendungen eingesetzt, beispielsweise in Kraftfahrzeuganwendungen, und arbeiten in schwierigen Umgebungen.
  • Die Temperaturwechselbelastung des Halbleiter-Packages hat das Potential, den Halbleiterchip von dem Kapselungsmaterial zu trennen, und zwar teilweise weil diese Komponenten unterschiedliche Wärmeausdehnungskoeffizienten aufweisen. Das Trennen an der Grenzfläche des Halbleiterchips und des Kapselungsmaterials liefert eine Öffnung für den Eintritt von Feuchtigkeit. Der Feuchtigkeitseintritt lässt elektrische Verbindungen auf dem Chip unerwünschterweise korrodieren und hat das Potential, den Chip zu verziehen oder anderweitig seine Abmessungen zu beeinflussen.
  • Es ist demgemäß Aufgabe der vorliegenden Erfindung, ein Halbleiter-Bauelement mit verbesserter thermischer Stabilität anzugeben.
  • Ein Aspekt liefert ein Halbleiter-Bauelement, das folgendes enthält: einen Halbleiterchip, der eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche aufweist, ein Kapselungsmittel, das anorganische Teilchen aufweist, die den Halbleiterchip kapseln, eine erste Metallschicht, die an der ersten Fläche des Halbleiterchips angebracht ist, eine zweite Metallschicht, die an der zweiten Fläche des Halbleiterchips angebracht ist, und elektrisch leitendes Material, das konfi guriert ist, die erste Metallschicht mit der zweiten Metallschicht zu verbinden.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 ist eine schematische Querschnittsansicht einer Ausführungsform eines Halbleiterchips.
  • 2A–8 zeigen schematische Querschnittsansichten von Halbleiter-Dies, die auf einem Träger platziert und hergestellt sind, um Halbleiter-Bauelemente gemäß einer Ausführungsform bereitzustellen.
  • 9–18 sind schematische Darstellungen der Fabrikation einer dünnen Die-Halbleiterstruktur gemäß einer Ausführungsform.
  • 19 ist eine schematische Querschnittsansicht eines vertikalen Leistungstransistorbauelements gemäß einer Ausführungsform.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausfüh rungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen, wie sie in dieser Spezifikation verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sind; dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Ausführungsformen liefern ein anorganisches Kapselungsmittel für Halbleiter-Packages mit verbesserter thermischer Stabilität, das den Feuchtigkeitseintritt zwischen Kapselungsmittel und Chip(s) des Package minimiert oder eliminiert, wodurch das Package im Hinblick auf verbesserte Zuverlässigkeit über ein breiteres thermisches Verwendungsspektrum konfiguriert wird.
  • Ausführungsformen sorgen für das Reduzieren von Stress, wenn Halbleiter-Bauelemente hohen Temperaturen ausgesetzt werden, und für das Schützen der Halbleiterchips vor Feuchtigkeitsbeschädigung an elektrischen Kontakten.
  • Ausführungsformen liefern ein hermetisches Kapselungsmittel für das Wafer-Level-Packaging von Halbleiter-Bauelementen. Bei einer Ausführungsform enthält ein Wafer eine Metallisierungsschicht und an die Metallisierungsschicht gekoppelte Chips. Ein Kapselungsmittel aus anorganischen Teilchen wird zwischen den auf dem Träger beabstandeten Halbleiterchips abgeschieden. Die Kapselungsmittelteilchen werden zwischen den Chips gehärtet und danach gesägt oder anderweitig unterteilt, um Durchgangsöffnungen bereitzustellen. Ein elektrisch leitendes Material wird zwischen dem neu unterteilten Kapselungsmittel platziert und an der ersten Fläche und zweiten Fläche der Halbleiterchips angebracht. Ätz- oder andere Verfahren, die in der Halbleiterindustrie verwendet werden, werden auf dem auf der ersten und zweiten Fläche platzierten elektrisch leitenden Material implementiert, um elektrische Wege bereitzustellen. Bei einer Ausführungsform wird das elektrisch leitende Material letztlich strukturiert, um getrennte Gate-, Source- und Drain-Kontakte für jeden Chip zu liefern. Die Halbleiter-Packages werden letztlich von dem Wafer zur weiteren Verwendung mit anderen Bauelementen vereinzelt. Nach der Vereinzelung von dem Wafer werden vollständige Halbleiter-Packages bereitgestellt, die für die Montage und/oder das Anbringen an gedruckten Leiterplatten und anderen Elektronikbauelementen geeignet sind.
  • 1 ist eine schematische Querschnittsansicht eines einzelnen Halbleiter-Bauelements 200 nach der Vereinzelung. Das Halbleiter-Bauelement 200 enthält einen Halbleiterchip 22, der mindestens teilweise von einem Kapselungsmittel 76/78 gekapselt ist, eine erste Metallschicht 84, die an einer ersten Fläche 24 des Halbleiterchips 22 angebracht ist, eine zweite Metallschicht 66, die an einer zweiten Fläche 26 des Halbleiterchips 22 angebracht ist, und elektrisch leitendes Material 82, das konfiguriert ist, die erste Metallschicht 84 mit der zweiten Metallschicht 66 zu verbinden. Bei einer Ausführungsform wird das Bauelement 200 mit einer Platine oder einem anderen Bauelement verbunden, und elektrisch leitendes Material 82 verbindet die erste Metallschicht 84 mit der zweiten Metallschicht 66.
  • Bei einer Ausführungsform ist die erste Metallschicht 84 ein elektrisch leitendes Material, das sich seitlich über die erste Fläche 24 des Halbleiterchips 22 und das Kapselungsmittel 76 erstreckt. Das elektrisch leitende Material 84 ist mit elektrisch leitendem Material 82 verbunden. Das elektrisch leitende Material 82 ist entlang dem Halbleiterchip 22 abgeschieden, zwischen dem elektrisch leitenden Material 84 und erstreckt sich zur zweiten Fläche 26 des Halbleiterchips 22.
  • Bei einer Ausführungsform wird das Kapselungsmittel 76 separat von dem Kapselungsmittel 78 abgeschieden, doch versteht sich, dass das Kapselungsmittel 76 dem Kapselungsmittel 78 ähnlich ist oder es sich um das gleiche handelt. Bei einer Ausführungsform wird der Halbleiterchip 22 an der zweiten Fläche 26 zu elektrisch leitendem Material 66 angebracht und Kapselungsmittel 76/78 wird über dem exponierten Bereich der ersten Fläche 24 und des elektrisch leitenden Materials 84 platziert.
  • Bei einer Ausführungsform enthält das Kapselungsmittel 76/78 anorganische Teilchen. Das Kapselungsmittel 76/78 ist konfiguriert, einen Wärmeausdehnungskoeffizienten (CTE – Coefficient of Thermal Expansion) von weniger als etwa 10 × 10–6/K aufzuweisen, was dem CTE von Silizium in Siliziumchips (etwa 2,5 × 10–6/K) nahe kommt. Im Gegensatz weisen herkömmliche Epoxid- oder Polymerkapselungsmaterialien in der Regel einen größeren CTE von etwa 1 × 10–5/K oder etwa eine Größenordnung größer als der CTE für Silizum auf. Die Fehlanpassung zwischen dem CTE der herkömmlichen Epoxid- oder Polymerkapselungs-Mittelmaterialien und Silizium trägt zu einer ungleichen Wärmeausdehnung der Materialien bei, wenn die Materialien thermisch zykliert werden, was das Potential besitzt, die Materialien unerwünschterweise zu trennen und einen Weg für den Feuchtigkeitseintritt zu dem Halbleiter-Package zu erzeugen.
  • Zu geeigneten Materialien für das Kapselungsmittel 76/78 zählen anorganische oder organische Materialien oder Keramikmaterialien. Bei einer Ausführungsform wird das Kapselungsmittel 76/78 als ein Keramikmaterial bereitgestellt. Zu geeigneten Keramikmaterialien zählen Aluminiumoxid, Siliziumoxid, Zirkoniumoxid, Siliziumcarbidoxid und andere geeignete Zusammensetzungen aus solchen Oxiden. Bei einer Ausführungsform wird das Kapselungsmittel 76/78 als ein organometallisches Material bereitgestellt. Zu geeigneten organometallischen Materialien zählen Polysiloxan und organisch modifizierte Silikate. Bei einer Ausführungsform wird das Kapselungsmittel 76/78 als ein keramikartiges Glas bereitgestellt. Zu geeigneten keramikartigen Glasmaterialien zählen zum Beispiel Boroxid, Wismutoxid, Zinkoxid, Siliziumoxid oder Zinnoxid.
  • Bei einer Ausführungsform wird das Kapselungsmittel 76/78 durch einen Sinterprozess gehärtet, bei dem Teilchen miteinander verschmolzen werden, um das Kapselungsmittel 76/78 zu verfestigen oder zu härten. Bei einer Ausführungsform wird das Kapselungsmittel 76/78 als ein Sol-Gel aus einer Suspension aus organometallischen oder keramischen Nanoteilchen mit Verarbeitungstemperaturen zwischen etwa 200 und 400 Grad Celsius hergestellt. Bei einer Ausführungsform wird das Kapselungsmittel 76/78 als eine Paste in einem Druckprozess abgeschieden, wie etwa Basisdrucken oder Schablonendrucken, und dann bei Temperaturen zwischen 300 und 450 Grad Celsius verarbeitet, um die Teilchen zu einer gesinterten Masse zu härten.
  • Nach dem Härten liefert das Kapselungsmittel 76/78 dem Array von Halbleiterchips 22 Stabilität bei einer Temperaturstabilität von über 300 Grad Celsius und eine Feuchtigkeitsbeständigkeit. Das Kapselungsmittel 76/78 gestattet einen niedrigeren Wärmeausdehnungskoeffizienten im Vergleich zu anderen Materialien (z. B. Epoxid). Das Kapselungsmittel 76/78 führt zu weniger Korrosion der Bauelemente aufgrund von Ionen-Verunreinigung. Bei einer Ausführungsform liefert das Kapselungsmittel 76/78 eine hermetische Dichtung um den Halbleiterchip 22 herum und ist konfiguriert, den Feuchtigkeitseintritt zu verhindern. Es werden verschiedene Techniken eingesetzt, um die Halbleiterchips 22 mit Kapselungsmittel 76/78 einzubetten, beispielsweise Formpressen und Spritzgießen, Laminierung oder Dispensieren.
  • Bei einer Ausführungsform handelt es sich bei den elektrisch leitenden Materialien 66, 82 und 84 um ein beliebiges leitendes Material, beispielsweise Kupfer, Gold, Silber, Legierungen von diesen Metallen oder andere Metalle. Die elektrisch leitenden Materialien 66, 82 und 84 werden mit einem beliebigen geeigneten Abscheidungsprozess abgeschieden. Zu geeigneten Abscheidungsprozessen zählen chemische Abscheidung, galvanische Abscheidung, Dampfabscheidung, Sputtern oder anderweitiges Beschichten eines leitenden Materials mit geeignet hoher thermischer und elektrischer Leitfähigkeit. Elektrisch leitende Materialien schalten die eintretende Gate-/Source- Elektrode zusammen. Metallisierte Abscheidungen bilden die Drain-, Source- und Gate-Kontakte.
  • Die 2A bis 8 zeigen ein hermetisches Kapselungsmittel für Leistungsbauelemente gemäß einer Ausführungsform.
  • 2A zeigt eine Ausführungsform, bei der Halbleiterchips 22 mit einer vorbestimmten Beabstandung auf einem mit einer Klebefolie 38 gekoppelten Wafer-Träger 32 platziert werden. Bei einer Ausführungsform enthalten die Chips 22 Steuerchips, Logikchips, vertikale Hochspannungschips, Leistungstransistorchips, Metalloxidhalbleiter-Feldeffekttransistorchips oder andere geeignete Halbleiter-Dies. Bei einer Ausführungsform werden mindestens zwei Halbleiterchips 22 platziert, wobei die erste Fläche 24 exponiert ist und die zweite Fläche 26 an dem Folienkleber 38 angebracht ist. Auf diese Weise werden Kontakte 30 exponiert, wie in 2A–2C und 3 zu sehen ist.
  • Bei einer Ausführungsform weist der Halbleiterchip 22 mindestens einen Kontakt 30 auf der ersten Fläche 24 auf. Bei einer Ausführungsform weist der Halbleiterchip 22 auch mindestens einen Kontakt auf der zweiten Fläche 26 auf. Bei einer Ausführungsform sind die Halbleiterchips 22 bestromte Transistoren, der Kontakt 30 ist ein Source-Anschluss und der Kontakt 30 ist ein Gate-Anschluss. Bei einer weiteren Ausführungsform ist der Halbleiterchip 22 eine Leistungsdiode und nur ein Kontakt 30 (z. B. der Anoden-Anschluss) ist auf der ersten Fläche 24 vorgesehen. Bei einer weiteren Ausführungsform ist der Halbleiterchip 22 eine integrierte Logikschaltung, in der Regel mit mehreren auf der ersten Fläche 24 angeordneten Kontakten 30.
  • Bei einer Ausführungsform ist die Klebefolie 38 eine Metallisierungsschicht wie etwa ein metallisierter Kleber, eine me tallisierte Keimschicht, ein metallisiertes Substrat, ein Träger oder eine andere geeignete metallische Schicht, beim Ausbilden des Wafers. Bei einer Ausführungsform ist der Wafer 32 so konfiguriert, dass er Chips 22 enthält, die beabstandet sind, um auf dem Wafer einen ”Fan-Out”-Bereich zu definieren, und eine metallisierte Keimschicht wird auf einer Hauptoberfläche eines rekonfigurierten Wafers durch chemische Abscheidung, stromlose Abscheidung oder Sputtern abgeschieden. Bei einer anderen Ausführungsform werden die Chips auf einem Träger mit einer metallischen Schicht abgeschieden.
  • 2B zeigt Halbleiterchips 22, die auf dem Wafer-Träger 32 aufgebracht sind, wobei Kapselungsmittelteilchen 36 über dem Träger 32 und den Halbleiterchips 22 und zwischen den Halbleiterchips 22 auf dem Wafer-Träger 32 aufgebracht sind. Die Kapselungsmittelteilchen 36 werden auf den selektiv exponierten Abschnitt der Klebefolie 38 abgeschieden. Die 2B und 2C zeigen weiterhin zu Kapselungsmittelmaterial 56 verfestigte Kapselungsmittelteilchen 36, während die Halbleiterchips 22 an dem Wafer-Träger 32 haften. Bei einer Ausführungsform werden die Kapselungsmittelteilchen 36 durch einen Sinterungsprozess gehärtet, bei dem Kapselungsmittelteilchen 36 reagieren und zu Kapselungsmittel 56 verfestigen. Bei einer Ausführungsform werden die Teilchen 36 und/oder das gehärtete Kapselungsmittel 56 zur oberen Oberfläche 24 der Halbleiterchips 22 abgetragen oder planarisiert.
  • 3 ist eine schematische Darstellung einer Halbleiterstruktur gemäß einer Ausführungsform. Bei einer Ausführungsform wird ein Zersägen verwendet, um Durchgangsöffnungen 40 des Kapselungsmittels 56 zwischen Halbleiterchips 22 nach dem Härten bereitzustellen. Bei einer Ausführungsform werden in der Industrie bekannte Zersägungsverfahren wie etwa Sägen und Schneiden durch das Kapselungsmittel 56 verwendet, bis die Klebeschicht 38 erreicht wird. Bei einer Ausführungsform wer den die Halbleiterchips 22 getrennt, so dass das Kapselungsmittel 56 an den Seiten der Halbleiterchips 22 angebracht bleibt.
  • 4 ist eine schematische Darstellung einer Halbleiterstruktur gemäß einer Ausführungsform, nachdem der Wafer-Träger 32 freigegeben worden ist. Bei einer Ausführungsform wird metallisiertes Material 42 in Durchgangsöffnungen 40 zwischen jedem Halbleiterchip 22 abgeschieden. Bei einer Ausführungsform erstreckt sich das metallisierte Material 44 seitlich über der aktiven ersten Fläche 24 des Halbleiterchips 22 und ist elektrisch mit Kontakten 30 verbunden. Bei einer Ausführungsform ist eine metallisierte Rückseite 48 an der zweiten Fläche 26 des Halbleiterchips 22 angebracht. Bei einer weiteren Ausführungsform wird die metallisierte Rückseite 48 galvanisch auf die gewünschte Dicke von bis zu 250 μm auf der zweiten Fläche 26 des Halbleiterchips 22 verstärkt.
  • 5 ist eine schematische Darstellung einer Halbleiterstruktur gemäß einer Ausführungsform. Der Halbleiterchip 22 ist mit einer Metallabscheidung 54 an Kontakten 30 auf der ersten Fläche 24 des Halbleiterchips 22 verbunden. Metallabscheidungen 42 erstrecken sich von der metallisierten Abscheidung 54 an der ersten Fläche 24 des Halbleiterchips 22 zwischen dem Kapselungsmittel 46 zu einer metallisierten Abscheidung 58. Bei einer Ausführungsform wird die metallisierte Abscheidung 58 selektiv auf einer zweiten Fläche 26 des Halbleiterchips 22 geätzt, um durch das Kapselungsmittel 46 isoliert zu bleiben. Bei einer weiteren Ausführungsform wird die metallisierte Abscheidung 54 selektiv auf der ersten Fläche 24 des Halbleiterchips 22 geätzt. Insbesondere wird die Struktur einem Ätzmittel ausgesetzt. Das Ätzmittelmaterial hängt von der Zusammensetzung des metallisierten Materials ab. Bei einer Ausführungsform werden photolithographische oder Laserverfahren eingesetzt, so dass zwischen Gate-/Source- und Drain-Kontakten der individuellen Einheiten keine elektrisch leitenden Verbindungen verbleiben.
  • 6 zeigt eine schematische Zeichnung eines Halbleiter-Bauelements gemäß einer Ausführungsform nach Trennung der Halbleiter-Bauelemente. Metallisierte Abscheidungen 62 sind gesägt oder anderweitig derart getrennt worden, dass sich die Source-Drains auf beiden Seiten der Durchgangsöffnung 50 von der metallisierten Abscheidung 64 auf der ersten Fläche 24 zur metallisierten Abscheidung 58 auf der zweiten Fläche 26 des Halbleiterchips 22 erstrecken. Bei einer Ausführungsform erfolgt die Trennung des metallisierten Materials 62 durch Vereinzelung. Auf diese Weise können isolierte Halbleiter-Bauelemente direkt auf gedruckten Leiterplatten platziert werden, wobei die erste Fläche 24, die aktive Fläche, des Halbleiterchips 22 an die gedruckte Leiterplatte gekoppelt ist.
  • 7 ist ein Schemadiagramm eines Halbleiter-Bauelements gemäß einer Ausführungsform. Bei einer Ausführungsform erfolgt eine Wafer-Level-Kapselung der Frontseite 24 des Halbleiterchips 22 vor der Trennung der Halbleiter-Bauelemente. Bei einer Ausführungsform wird Kapselungsmittel 68 auf der exponierten Frontseite 24 des Halbleiterchips 22 und der metallisierten Schicht 74 vorgesehen.
  • 8 zeigt eine Halbleiterstruktur gemäß einer Ausführungsform nach der Vereinzelung der Halbleiter-Bauelemente. Die Halbleiter-Bauelemente 200 sind an der Durchgangsöffnung 70 zwischen den Halbleiterchips 22 vereinzelt worden. Bei einer Ausführungsform wurde das Kapselungsmittel 78 heruntergeschliffen. Individuelle Halbleitereinheiten werden mittels des Kapselungsmittelmaterials und der seitlichen Schichten aus Metall voneinander getrennt. Auf diese Weise kann das isolierte oder getrennte Halbleiter-Bauelement 200 direkt mit der unteren Rückseite auf der Leiterplatte verbunden werden.
  • Die 9–18 zeigen Halbleiterstrukturen gemäß einer Ausführungsform für dünne Dies. Wie in 9 gezeigt, sind die Halbleiter-Bauelemente 102 an einen metallisierten Kleber 104 auf dem Wafer-Träger 106 angebracht. Die Halbleiterchips 102 werden so platziert, dass die erste Fläche 124 auf dem metallisierten Kleber 104 und die zweite Fläche 126 exponiert ist. Die Halbleiterchips 102 werden mit einer vorbestimmten Beabstandung auf dem Kleber 104 und dem Wafer-Träger 106 platziert. Kontakte 130 auf der ersten Fläche 124 des Halbleiterchips 102 stehen in Kontakt mit dem metallisierten Kleber 104 auf dem Wafer-Träger 106.
  • Bei einer Ausführungsform zeigt 10 Kapselungsmittelteilchen 108, die auf der zweiten Fläche 126 der Halbleiterchips 102 sowie zwischen den Halbleiterchips 102 auf Kleber 104 platziert sind. Bei einer Ausführungsform zeigt 11 das durch einen Verarbeitungsschritt gehärtete Kapselungsmittel 118, wobei das Kapselungsmittel 118 in einem Bereich zwischen 200 und 400 Grad Celsius erhitzt wird. Bei einer Ausführungsform härtet der Erhitzungsprozess oder das Sintern das Kapselungsmittel 118 und verfestigt das Material zwischen den Halbleiterchips 102. Bei einer Ausführungsform wird das Kapselungsmittel 118 von der zweiten Fläche 126 der Halbleiterchips 102 abgeschmirgelt oder abgeschliffen. Bei einer anderen Ausführungsform werden das Kapselungsmittel 118 und die zweite Fläche 126 des Halbleiterchips 112 weiter abgeschmirgelt oder abgeschliffen, bis die gewünschte Dicke des Halbleiterchips 112 erreicht ist. Als solches findet das Schleifen oder Schmirgeln auf der inaktiven Rückseite oder der zweiten Fläche des Halbleiterchips 112 statt, wie in 12 zu sehen ist. Bei einer Ausführungsform bleibt die erste Fläche 124, auf der aktiven Seite, mit den Kontakten 130 der Halbleiterchips 112 an dem metallisierten Kleber 104 angebracht.
  • 13 zeigt eine Halbleiterstruktur gemäß einer Ausführungsform, wenn das Kapselungsmittel 138 zwischen den Halbleiterchips 112 zersägt wird, bis das Klebematerial 104 erreicht ist. Alternativ wird das Kapselungsmittel 138 durchgesägt, wodurch etwas Kapselungsmittel 128 auf beiden Seiten der Durchgangsöffnung 122 an dem Klebematerial 104 angebracht bleibt. Auf diese Weise werden die Halbleiterchips 112 isoliert.
  • 14 zeigt den von den Halbleiterchips 112 getrennten Wafer-Träger 106. Bei einer Ausführungsform wird metallisiertes Material 116 auf der ersten Fläche 124 abgeschieden, wird metallisiertes Material 114 auf der zweiten Fläche 126 abgeschieden und wird metallisiertes Material 132 zwischen den Halbleiterchips 112 an Durchgangsöffnungen 122 abgeschieden (zuvor in 13 gezeigt).
  • Die 15–18 zeigen eine Ausführungsform von Halbleiterstrukturen für dünne Dies, ähnlich den Ausführungsformen von in 5–8 gezeigten Leistungsbauelementen. 15 zeigt die Halbleiterstruktur gemäß einer Ausführungsform. Bei einer Ausführungsform ist das selektive Ätzen von Metallabscheidungen für Source-, Drain- und Gate-Kontakte gezeigt. 16 zeigt die Trennung der Halbleiterchips 112 nach der Trennung des metallisierten Materials 142. Die Trennung erfolgt an Durchgangsöffnungen 156 durch Sägen, Zerlegen oder ein anderes Verfahren. Alternativ werden die Halbleiterchips 112 auf der ersten Fläche 124 gekapselt und dann vereinzelt, wie in 17 und 18 gezeigt.
  • Es werden Wafer-Level-Halbleiter-Packages bereitgestellt, die auf dem Wafer-Level vollständig ausgebildet werden und danach vereinzelt werden, um diskrete Halbleiter-Packages bereitzustellen. Bei einer Ausführungsform werden die Halbleiter-Packages durch das Durchsägen von zwischen Chips innerhalb jedes Packages abgeschiedenem leitendem Material vereinzelt. Ausführungsformen stellen Wafer-Level-Packages für bestromte Bauelemente bereit, einschließlich dünnen Wafer-Level-Packages für bestromte Bauelemente. Bei einigen Ausführungsformen werden die Wafer-Level-Packages danach an eine Umverdrahtungsschicht gekoppelt, die sich zur Befestigung an gedruckten Leiterplatten und anderen Elektronikbauelementen eignet.
  • 19 ist eine schematische Querschnittsansicht eines vertikalen Leistungstransistorbauelements 220 gemäß einer Ausführungsform. Das Bauelement 220 wird auf eine Weise ähnlich dem Bauelement 200 hergestellt und enthält ein Kapselungsmittel 76/78, das den Chip 222, die erste und zweite Metallschicht 84, 66 und elektrisch leitendes Material 82, das konfiguriert ist, eine Verbindung zwischen der ersten und zweiten Metallschicht 84, 66 herzustellen, mindestens teilweise kapselt. Bei einer Ausführungsform enthält das Bauelement 220 zusätzlich eine erste Elektrode 223, die auf einer ersten Fläche 224 des Chips 222 angeordnet ist, und eine zweite Elektrode 225, die auf einer zweiten Fläche 226 des Chips 222 gegenüber der ersten Fläche 224 angeordnet ist. Bei einer Ausführungsform ist die erste Elektrode 223 elektrisch mit der ersten Metallschicht 84 verbunden und ist die zweite Elektrode 225 mit der zweiten Metallschicht 66 verbunden. Bei einer Ausführungsform ist die erste Elektrode 223 eine Source-Elektrode oder ein Emitter und ist die zweite Elektrode 225 eine Drain-Elektrode oder ein Collector. Das Bauelement 220 liefert somit eine vertikale Transistorstruktur mit einer Source-Elektrode auf der Fläche 224 gegenüber der Drain-Elektrode 225 auf der Fläche 226.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Halbleiter-Bauelement, umfassend: einen Halbleiterchip, der eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst; ein Kapselungsmittel, das anorganische Teilchen umfasst, die den Halbleiterchip kapseln; eine erste Metallschicht, die an der ersten Fläche des Halbleiterchips angebracht ist; eine zweite Metallschicht, die an der zweiten Fläche des Halbleiterchips angebracht ist; und elektrisch leitendes Material, das konfiguriert ist, die erste Metallschicht mit der zweiten Metallschicht zu verbinden.
  2. Halbleiter-Bauelement nach Anspruch 1, wobei das Kapselungsmittel zusätzlich organisches Material umfasst.
  3. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei das Kapselungsmittel Keramikglas umfasst.
  4. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 1 bis 3, wobei die erste Metallschicht sich seitlich über den Halbleiterchip und das Kapselungsmittel erstreckt.
  5. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 1 bis 4, wobei die zweite Metallschicht sich seitlich über den Halbleiterchip und das Kapselungsmittel erstreckt.
  6. Halbleiter-Bauelement nach einem oder mehreren der An- sprüche 1 bis 5, wobei die Chips eine erste Elektrode auf der ersten Fläche und eine zweite Elektrode auf der zweiten Fläche aufweisen.
  7. Halbleiter-Bauelement nach Anspruch 6, wobei die erste Elektrode elektrisch mit der ersten Metallschicht verbunden ist.
  8. Halbleiter-Bauelement nach Anspruch 7, wobei die zweite Elektrode elektrisch mit der zweiten Metallschicht verbunden ist.
  9. Halbleiter-Bauelement nach Anspruch 8, wobei das elektrisch leitende Material so strukturiert ist, dass es sich von der ersten Metallschicht zu der zweiten Metallschicht erstreckt.
  10. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 1 bis 9, wobei der Halbleiterchip einen Leistungstransistor mit einer ersten Elektrode verbunden mit einem Drain und einer zweiten Elektrode verbunden mit einem Source umfasst.
  11. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Platzieren von mehreren Halbleiterchips über einem Träger; Aufbringen eines Kapselungsmittelmaterials über dem Träger und mindestens einem der Halbleiterchips, wobei das Kapselungsmittelmaterial ein Pulver oder eine Flüssigkeit ist; und Erhitzen des Kapselungsmittelmaterials, bis das Kapselungsmittelmaterial die mehreren Halbleiterchips starr umgibt.
  12. Verfahren nach Anspruch 11, wobei das Kapselungsmittelmaterial ausgewählt ist aus der Gruppe bestehend aus Keramikmaterialien, organometallischen Polymeren und keramikartigem Glas.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Erhitzen das Sintern des Kapselungsmittelmaterials umfasst.
  14. Verfahren nach einem oder mehreren der Ansprüche 11 bis 13, weiterhin umfassend das Fragmentieren des gesinterten Kapselungsmittelmaterials, um die mehreren Halbleiterchips voneinander zu trennen.
  15. Verfahren nach einem oder mehreren der Ansprüche 11 bis 14, weiterhin umfassend das Schleifen des starren Kapselungsmittelmaterials auf einer ersten Seite der mehreren Halbleiterchips.
  16. Verfahren nach einem oder mehreren der Ansprüche 11 bis 15, umfassend das Platzieren der mehreren Halbleiterchips auf einer ersten elektrisch leitenden Schicht des Trägers.
  17. Verfahren nach einem oder mehreren der Ansprüche 11 bis 16, weiterhin umfassend das selektive Entfernen eines Teils des starren Kapselungsmittelmaterials, um Durchgangsöffnungen durch das starre Kapselungsmittel auszubilden.
  18. Verfahren nach Anspruch 17, weiterhin umfassend das Füllen der Durchgangsöffnungen mit einem ersten elektrisch leitenden Material.
  19. Halbleiter-Bauelement, umfassend: einen Halbleiterchip, der eine aktive Oberfläche gegenüber einer hinteren Oberfläche umfasst; ein Kapselungsmittel, das gesinterte Teilchen umfasst, die Seiten des Halbleiterchips kapseln; eine erste Metallschicht, die an einen ersten Kontakt auf der ersten Oberfläche des Halbleiterchips angebracht ist; eine separate zweite Metallschicht, die an einem zweiten Kontakt auf der aktiven Oberfläche des Halbleiterchips angebracht ist; und elektrisch leitendes Material, das sich zwischen der ersten Metallschicht und der hinteren Oberfläche und zwischen der getrennten zweiten Metallschicht und der hinteren Oberfläche erstreckt.
  20. Halbleiter-Bauelement nach Anspruch 19, wobei das Kapselungsmittel einen Abschnitt der aktiven Oberfläche kapselt.
  21. Halbleiter-Bauelement nach Anspruch 19 oder 20, wobei das Kapselungsmittel zwischen den Seiten des Halbleiterchips und dem elektrisch leitenden Material angeordnet ist.
  22. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 19 bis 21, wobei die hintere Oberfläche des Halbleiterchips eine metallisierte Rückseite umfasst.
  23. Verfahren zum Herstellen einer Halbleiterstruktur, umfassend: Platzieren von mehreren Halbleiterchips auf einem Träger; Aufbringen eines Kapselungsmittelmaterials über dem Träger und mindestens einem der Halbleiterchips; Erhitzen mindestens des Kapselungsmittelmaterials, um das Kapselungsmittelmaterial zu härten; Durchsägen des Kapselungsmittels, um Straßen auszubilden, die die mehreren Halbleiterchips isolieren; und Abscheiden von elektrisch leitendem Material mindestens entlang der Straßen.
  24. Verfahren nach Anspruch 23, wobei das Kapselungsmittelmaterial anorganische Teilchen umfasst.
  25. Verfahren nach Anspruch 23 oder 24, wobei das Erhitzen das Sintern der Teilchen umfasst.
DE200910044863 2008-12-17 2009-12-10 Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements Expired - Fee Related DE102009044863B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/337,245 2008-12-17
US12/337,245 US7994646B2 (en) 2008-12-17 2008-12-17 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102009044863A1 true DE102009044863A1 (de) 2010-10-14
DE102009044863B4 DE102009044863B4 (de) 2014-02-20

Family

ID=42239544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910044863 Expired - Fee Related DE102009044863B4 (de) 2008-12-17 2009-12-10 Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements

Country Status (2)

Country Link
US (1) US7994646B2 (de)
DE (1) DE102009044863B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102013111772B4 (de) * 2012-10-26 2020-10-08 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US9666499B2 (en) 2012-10-31 2017-05-30 Infineon Technologies Ag Semiconductor device with encapsulant
US9362191B2 (en) 2013-08-29 2016-06-07 Infineon Technologies Austria Ag Encapsulated semiconductor device
US9159701B2 (en) 2013-09-17 2015-10-13 Infineon Technologies Ag Method of manufacturing a chip package, chip package, method of manufacturing a chip assembly and chip assembly
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
US9349680B2 (en) 2014-01-05 2016-05-24 Infineon Technologies Austria Ag Chip arrangement and method of manufacturing the same
TWI584387B (zh) * 2014-08-15 2017-05-21 矽品精密工業股份有限公司 封裝結構之製法
US10906274B2 (en) * 2018-11-14 2021-02-02 Qorvo Us, Inc. Laminate substrate with sintered components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816299A (en) * 1987-05-20 1989-03-28 Corning Glass Works Encapsulating compositions containing ultra-pure, fused-silica fillers
EP1114807B1 (de) * 1999-06-14 2005-07-27 Sumitomo Electric Industries, Ltd. Einen verbundwerkstoff verwendendes halbleiterbauteil oder wärmeableitendes substrat dafür
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
DE10158307A1 (de) 2001-11-28 2003-02-20 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20070236859A1 (en) * 2006-04-10 2007-10-11 Borland William J Organic encapsulant compositions for protection of electronic components
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111772B4 (de) * 2012-10-26 2020-10-08 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
US9337155B2 (en) 2013-03-22 2016-05-10 Infineon Technologies Ag Semiconductor component with moisture barrier for sealing semiconductor body

Also Published As

Publication number Publication date
US7994646B2 (en) 2011-08-09
DE102009044863B4 (de) 2014-02-20
US20100148381A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
DE102009044863B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102012108305B4 (de) Sensorbauelement und Verfahren
EP0610709B1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102014102006B4 (de) Halbleitermodul
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009029201B4 (de) Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils
DE102009018396A1 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102014100278A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102015114304A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102010000402A1 (de) Halbleiteranordnung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141121

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee