DE102014102006B4 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102014102006B4
DE102014102006B4 DE102014102006.5A DE102014102006A DE102014102006B4 DE 102014102006 B4 DE102014102006 B4 DE 102014102006B4 DE 102014102006 A DE102014102006 A DE 102014102006A DE 102014102006 B4 DE102014102006 B4 DE 102014102006B4
Authority
DE
Germany
Prior art keywords
semiconductor
chip
opening
package
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014102006.5A
Other languages
English (en)
Other versions
DE102014102006A1 (de
Inventor
Josef Hoeglauer
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014102006A1 publication Critical patent/DE102014102006A1/de
Application granted granted Critical
Publication of DE102014102006B4 publication Critical patent/DE102014102006B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05584—Four-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

Halbleitermodul, mit:einem ersten Halbleitergehäuse, das einen ersten Halbleiterchip (50) aufweist, der in einem ersten Einkapselungsmittel (80) angeordnet ist;einer Öffnung (100) im ersten Einkapselungsmittel (80);einem zweiten Halbleitergehäuse (150), das einen zweiten Halbleiterchip aufweist, der in einem zweiten Einkapselungsmittel (180) angeordnet ist, wobei das zweite Halbleitergehäuse (150) wenigstens teilweise innerhalb der Öffnung (100) im ersten Einkapselungsmittel (80) angeordnet ist; undeinem dritten Einkapselungsmittel, das über dem zweiten Halbleitergehäuse (150) angeordnet ist, wobei der erste (50) und der zweite Halbleiterchip diskrete Leistungshalbleiter aufweisen.

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen, und insbesondere Halbleitermodule und Verfahren zu deren Bildung.
  • Halbleitervorrichtungen werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleitervorrichtungen umfassen integrierte Schaltkreise oder diskrete Vorrichtungen, die auf Halbleiter-Wafern durch Abscheiden vieler Typen dünner Materialschichten auf den Halbleiter-Wafern und Strukturieren der dünnen Materialschichten zur Bildung der integrierten Schaltkreise gebildet werden.
  • Die Halbleitervorrichtungen sind typischerweise innerhalb eines Keramik- oder Kunststoffkörpers eingehaust, um gegen physischen Schaden und Korrosion zu schützen. Das Gehäuse trägt auch die elektrischen Kontakte, die erforderlich sind, um die Vorrichtungen zu verbinden. Viele verschiedene Typen von Gehäusen sind in Abhängigkeit von dem Typ und der beabsichtigten Verwendung des Chips, der eingehäust wird, verfügbar. Typische Gehäuse, z.B. Abmessungen der Gehäuse, Stiftzahl (Pinzahl), können mit offenen Standards übereinstimmen, wie vom Joint Electron Devices Engineering Council (JEDEC). Das Gehäuse (Package) kann auch als Halbleitervorrichtungs-Zusammenbau oder einfach als Zusammenbau bezeichnet werden.
  • Die Einhäusung kann wegen der Komplexität der Verbindung mehrfacher elektrischer Anschlüsse mit externen Kontaktstellen, wobei diese elektrischen Anschlüsse und die darunterliegenden Chips geschützt werden, ein kostenintensiver Prozess sein.
  • Eingehäuste Vorrichtungen werden auf einer Leiterplatte oder anderen äquivalenten Bauteil für eine Verbindung mit anderen Bauteilen montiert. In vielen Anwendungen ist der Platz auf einer Leiterplatte oder innerhalb einer fertiggestellten Vorrichtung (z.B. einer Handhalte-Vorrichtung) begrenzt. Daher werden in einigen Auslegungen die Gehäuse übereinander gestapelt. Eine vertikale Stapelung kann jedoch nicht ausreichend sein, wenn die Bauteile innerhalb eines begrenzten Raums gepackt werden müssen. Alternativ dazu sind vertikal gestapelte Chips innerhalb eines einzigen Gehäuses aufgrund des komplexeren Einhausungsprozesses teuer und müssen vorgefertigt werden und bieten dem Konsumenten daher keine Flexibilität.
  • Aus dem Dokument US 2009 / 0 057 862 A1 ist ein Halbleitermodul mit einem ersten Halbleitergehäuse und einem zweiten Halbleitergehäuse bekannt. Das erste Halbleitergehäuse weist einen ersten Halbleiterchip auf, der in einem ersten Einkapselungsmittel angeordnet ist; und das zweite Halbleitergehäuse weist einen zweiten Halbleiterchip auf, der in einem zweiten Einkapselungsmittel angeordnet ist. Das erste Einkapselungsmittel weist eine Öffnung auf, in welcher das zweite Halbleitergehäuse angeordnet ist.
  • Aus dem Dokument US 2009 / 0 152 700 A1 ist ein Halbleitermodul mit einem ersten Halbleitergehäuse und einem zweiten Halbleitergehäuse bekannt. Das erste Halbleitergehäuse weist einen ersten Halbleiterchip auf, der in einem ersten Einkapselungsmittel angeordnet ist; und das zweite Halbleitergehäuse weist einen zweiten Halbleiterchip auf, der in einem zweiten Einkapselungsmittel angeordnet ist. Das erste Einkapselungsmittel weist eine Öffnung auf, in welcher das zweite Halbleitergehäuse angeordnet ist. Zwischen dem ersten und dem zweiten Halbleitergehäuse ist eine Vielzahl von Kontaktstellen gebildet.
  • Gemäß der vorliegenden Erfindung umfasst ein Halbleitermodul ein erstes Halbleitergehäuse, das einen ersten Halbleiterchip umfasst, der in einem ersten Einkapselungsmittel angeordnet ist, eine Öffnung im ersten Einkapselungsmittel und ein zweites Halbleitergehäuse, das einen zweiten Halbleiterchip umfasst, der in einem zweiten Einkapselungsmittel angeordnet ist. Das zweite Halbleitergehäuse ist wenigstens teilweise innerhalb der Öffnung im ersten Einkapselungsmittel angeordnet. Das Halbleitermodul weist ferner ein drittes Einkapselungsmittel auf, das über dem zweiten Halbleitergehäuse angeordnet ist, wobei der erste (50) und der zweite Halbleiterchip diskrete Leistungshalbleiter aufweisen.
  • In noch einer Ausgestaltung kann das erste Halbleitergehäuse eine Klammer aufweisen, die eine Kontaktstelle auf dem ersten Halbleiterchip mit einem Anschluss verbindet, und das zweite Halbleitergehäuse kann eine Kontaktstelle aufweisen, die mit einem Teil der Klammer gekoppelt ist. In noch einer Ausgestaltung kann der erste Halbleiterchip eine Kontaktstelle aufweisen, und das das zweite Halbleitergehäuse kann eine Kontaktstelle aufweisen, die mit der Kontaktstelle des ersten Halbleiterchips verbunden ist. In noch einer Ausgestaltung kann das Halbleitermodul ferner eine Umverteilungsschicht aufweisen, die über dem ersten Halbleiterchip angeordnet ist, einer Kontaktstelle, die auf der Umverteilungsschicht angeordnet ist, wobei das zweite Halbleitergehäuse eine Bauteilkontaktstelle umfasst, die mit der Kontaktstelle verbunden ist. In noch einer Ausgestaltung kann das zweite Halbleitergehäuse einen Induktor, einen Widerstand und/oder einen Kondensator aufweisen. In noch einer Ausgestaltung kann zweite Halbleitergehäuse eine diskrete passive Vorrichtung aufweisen.
  • In einem Beispiel umfasst ein Halbleitergehäuse einen ersten Halbleiterchip, der in einem ersten Einkapselungsmittel angeordnet ist, eine Öffnung im ersten Einkapselungsmittel und einen zweiten Halbleiterchip, der wenigstens teilweise innerhalb der Öffnung im ersten Einkapselungsmittel angeordnet ist, wobei der zweite Halbleiterchip aus der Öffnung vorsteht.
  • In Teilaspekten von verschiedenen Ausführungsformen wird ein Halbleitermodul bereitgestellt, mit: einem ersten Halbleitergehäuse, das einen ersten Halbleiterchip umfasst, der in einem ersten Einkapselungsmittel angeordnet ist; einer Öffnung im ersten Einkapselungsmittel; und einem zweiten Halbleiterchip, der wenigstens teilweise innerhalb der Öffnung im ersten Einkapselungsmittel angeordnet ist.
  • In einer Ausgestaltung kann der zweite Chip einen Induktor, einen Widerstand und/oder einen Kondensator aufweisen. In noch einer Ausgestaltung kann der zweite Chip eine diskrete passive Vorrichtung aufweisen. In noch einer Ausgestaltung kann das Halbleitermodul ferner aufweisen das zweite Einkapselungsmittel, das über dem zweiten Halbleiterchip und dem Halbleitergehäuse angeordnet ist. In noch einer Ausgestaltung kann der zweite Halbleiterchip vollständig innerhalb der Öffnung angeordnet sein. In noch einer Ausgestaltung kann der zweite Halbleiterchip über der Klammer angeordnet seinIn noch einer Ausgestaltung kann die Kontaktstelle deszweiten Halbleiterchips an der Kontaktstelle des ersten Halbleiterchips angebracht sein.
  • Gemäß einem Beispiel umfasst ein Verfahren zur Bildung eines Halbleitermoduls das Bereitstellen eines Halbleitergehäuses, das einen Halbleiterchip umfasst, der in einem ersten Einkapselungsmittel angeordnet ist, und Bilden einer Öffnung im ersten Einkapselungsmittel des Halbleitergehäuses, um eine Vielzahl von Kontaktmetallisierungen des Halbleiterchips freizulegen. Dann werden Kontaktstellen über der Vielzahl von Kontaktmetallisierungen gebildet, wobei das Bilden von Kontaktstellen über der Vielzahl von Kontaktmetallisierungen das Vornehmen eines elektrochemischen Abscheidungsprozesses aufweist. Das Halbleiterbauteil wird innerhalb der Öffnung platziert und an den Kontaktstellen angebracht.
  • In einer Ausgestaltung kann das Verfahren ferner das Bilden eines zweiten Einkapselungsmittels über dem Halbleiterbauteil aufweisen. In noch einer Ausgestaltung kann das Anbringen des Halbleiterbauteils an den Kontaktstellen das elektrische Verbinden des Halbleiterbauteils unter Verwendung eines Bondprozesses aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Aufbringen eines zweiten Einkapselungsmittels nach dem Anbringen des Halbleiterbauteils an den Kontaktstellen aufweisen. In noch einer Ausgestaltung kann der Halbleiterchip einen Leistungshalbleiterchip aufweisen. In noch einer Ausgestaltung kann das Halbleiterbauteil einen innerhalb eines Einkapselungsmittels eingehausten Halbleiterchip aufweisen. In noch einer Ausgestaltung kann das Halbleiterbauteil einen Halbleiterchip nach Wafer-Vereinzelung aufweisen.
  • Gemäß einem Beispiel umfasst ein Verfahren zur Bildung eines Halbleitermoduls das Vorsehen eines Halbleitergehäuses mit einer Vielzahl von Anschlüssen, einem ersten Halbleiterchip, der von einem Chippaddel getragen wird und in einem ersten Einkapselungsmittel angeordnet ist, und einer Klammer, die eine Region mit einem Anschluss der Vielzahl von Anschlüssen des Halbleitergehäuses verbindet. Eine Öffnung wird im ersten Einkapselungsmittel des Halbleitergehäuses gebildet, um einen Teil einer oberen Fläche der Klammer freizulegen. Ein Halbleiterbauteil wird innerhalb der Öffnung platziert. Das Halbleiterbauteil wird am freigelegten Teil der oberen Fläche der Klammer angebracht.
  • In einer Ausgestaltung kann das Verfahren ferner die Bildung eines zweiten Einkapselungsmittels über dem Halbleiterbauteil aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Abscheiden einer Kontaktstelle durch das Vornehmen eines elektrochemischen Abscheidungsprozesses nach dem Freilegen des Teils der oberen Fläche der Klammer über dem freigelegten Teil der oberen Fläche der Klammer aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Aufbringen eines zweiten Einkapselungsmittels nach dem Anbringen des Halbleiterbauteils aufweisen. In noch einer Ausgestaltung kann das Halbleiterbauteil einen innerhalb eines Einkapselungsmittels eingehausten Halbleiterchip aufweisen. In noch einer Ausgestaltung kann das Halbleiterbauteil einen Halbleiterchip nach Wafer-Vereinzelung aufweisen.
  • Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen Bezug genommen, die in Verbindung mit den beigeschlossenen Zeichnungen zu lesen sind, in denen:
    • 1, welche die 1A - 1B umfasst, ein Halbleitermodul gemäß einem Beispiel, welches Teilaspekte von Ausführungsformen der Erfindung veranschaulicht, wobei 1A eine Querschnittansicht veranschaulicht, wohingegen 1B eine Draufsicht veranschaulicht;
    • 2, welche die 2A - 2B umfasst, ein Halbleitermodul gemäß einem Beispiel, welches Teilaspekte von Ausführungsformen der Erfindung veranschaulicht, wobei 2A eine Querschnittansicht veranschaulicht, wohingegen 2B eine Draufsicht veranschaulicht;
    • 3, welche die 3A - 3C umfasst, ein Halbleitermodul gemäß einem Beispiel, welches Teilaspekte von Ausführungsformen der Erfindung veranschaulicht, wobei die 3A und 3B Querschnittansichten veranschaulichen, wohingegen 3C eine Draufsicht veranschaulicht;
    • 4 ein alternatives einem Beispiel, welches Teilaspekte der Ausführungsform der Querschnittansicht eines Halbleitermoduls veranschaulicht;
    • 5 eine Querschnittansicht eines Halbleitermoduls, das eine Überlaufschicht aufweist, gemäß einem Beispiel, welches Teilaspekte einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 6 ein Halbleitermodul, das ein vorstehendes Halbleiterbauteil aufweist, gemäß einem Beispiel, welches Teilaspekte einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 7 ein Halbleitermodul, das ein direkt an ein Basishalbleitergehäuse gebondetes Halbleiterbauteil ohne zusätzliche Schutzschichten aufweist, gemäß einem Beispiel, welches Teilaspekte einer alternativen Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 8 einen an einem Anschlussrahmen angebrachten Chip während der Herstellung eines Basishalbleitermoduls gemäß einem Beispiel, welches Teilaspekte einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 9, die 9A - 9C umfasst, ein Halbleitergehäuse während der Herstellung nach dem Anbringen von Verdrahtungen gemäß einem Beispiel, welches Teilaspekte einer Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei 9A und 9B unterschiedliche Typen von Klammern veranschaulichen, wohingegen 9C Bonddrähte als Verdrahtungen veranschaulicht;
    • 10 ein Halbleitergehäuse während der Herstellung nach der Bildung einer Schutzeinkapselungsschicht rund um den Chip gemäß einem Beispiel, welches Teilaspekte einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 11 ein Halbleitergehäuse während der Herstellung nach der Bildung einer Öffnung in der Einkapselungsschicht gemäß einem Beispiel, welches Teilaspekte einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 12 ein Halbleitergehäuse während der Herstellung nach der Bildung von Kontaktstellen in der freigelegten Öffnung einem Beispiel, welches Teilaspekte gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 13 ein Halbleitergehäuse während der Herstellung nach der Platzierung eines Halbleiterbauteils über der Öffnung gemäß einem Beispiel, welches Teilaspekte einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 14 ein Halbleitermodul während der Herstellung mit einem zweiten Einkapselungsmaterial, das über dem ersten Einkapselungsmaterial angeordnet ist und die das Halbleiterbauteil aufnehmende Öffnung füllt, gemäß einem Beispiel, welches Teilaspekte Ausführungsformen der vorliegenden Erfindung veranschaulicht;
    • 15 ein Halbleitermodul während der Herstellung nach der Bildung einer Öffnung über dem ersten Einkapselungsmaterial einem Beispiel, welches Teilaspekte gemäß alternativen Ausführungsformen der vorliegenden Erfindung veranschaulicht;
    • 16 ein Halbleitermodul während der Herstellung nach der Platzierung des Halbleiterbauteils über der Öffnung einem Beispiel, welches Teilaspekte der gemäß alternativen Ausführungsformen der vorliegenden Erfindung veranschaulicht; und
    • 17 ein Halbleitermodul während der Herstellung nach der Bildung eines weiteren Einkapselungsmittels über dem Halbleiterbauteil einem Beispiel, welches Teilaspekte gemäß alternativen Ausführungsformen der vorliegenden Erfindung veranschaulicht.
  • Entsprechende Bezugszahlen und Symbole in den unterschiedlichen Figuren beziehen sich allgemein auf entsprechende Teile, wenn nichts anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht unbedingt maßstabgetreu. Die 1 bis 17 veranschaulichen erläuternde Beispiele, insbesondere Teilaspekte der Erfindung, zum besseren Verständnis der Erfindung, wobei das dritte Einkapselungsmittel nicht dargestellt ist.
  • Die Herstellung und Verwendung verschiedener Ausführungsformen wird nachstehend detailliert diskutiert. Es ist jedoch klar, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte vorsieht, die in verschiedensten spezifischen Kontexten verkörpert werden können. Die diskutierten spezifischen Ausführungsformen dienen nur zur Veranschaulichung spezifischer Wege zur Herstellung und Verwendung der Erfindung und schränken den Umfang der Erfindung nicht ein.
  • Teilaspekte einer strukturellen Ausführungsform der vorliegenden Erfindung werden unter Verwendung von 1 beschrieben. Weitere Teilaspekte alternativer struktureller Ausführungsformen werden unter Verwendung der 2-5 beschrieben. Ein Verfahren zum Aufbauen des Halbleitermoduls wird unter Verwendung der 8 bis 14 beschrieben. Teilaspekte alternativer Ausführungsformen des Aufbaus des Halbleitermoduls werden unter Verwendung der 15-17 beschrieben.
  • 1, welche die 1A - 1B umfasst, veranschaulicht Teilaspekte eines Halbleitermoduls gemäß Ausführungsformen der Erfindung, wobei 1A eine Querschnittansicht veranschaulicht, wohingegen 1B eine Draufsicht veranschaulicht.
  • In verschiedenen Ausführungsformen umfasst das Halbleitermodul ein Basishalbleitergehäuse 200 und ein Halbleiterbauteil 150 über dem Halbleitergehäuse 200. Obwohl in verschiedenen Ausführungsformen ein einzelnes Halbleiterbauteil 150 veranschaulicht ist, umfassen Ausführungsformen der vorliegenden Erfindung mehr als ein Halbleiterbauteil, die über dem Halbleitergehäuse 200 gestapelt sind. Ferner kann in einigen Ausführungsformen eine oder können mehrere Halbleiterbauteile über dem Halbleiterbauteil 150 gestapelt sein.
  • Mit Bezugnahme auf 1A umfasst das Halbleitergehäuse wenigstens einen Chip 50, der innerhalb eines ersten Einkapselungsmaterials 80 eingebettet ist. Der Chip 50 ist über einem Anschlussrahmen 10 angeordnet, der eine Vielzahl von Anschlüssen 60 zum Kontaktieren des Halbleitergehäuses aufweist. Der Chip 50 ist am Anschlussrahmen 10 unter Verwendung einer ersten Haftschicht 30 angebracht, die ein beliebiges geeignetes Material sein kann, das den Chip 50 am Anschlussrahmen 10 befestigt. Die erste Haftschicht 30 kann ein leitfähiges Haftmittel sein, das einen Kontakt mit der Rückseite des Chips 50 ermöglicht. Die Rückseite des Chips 50 kann beispielsweise eine Kontaktstelle zur Verbindung des Chips 50 umfassen. Der Chip 50 kann auch ein oder mehrere Kontaktstellen auf der Vorderseite aufweisen. Die Chipkontaktstellen können ein leitfähiges Material umfassen und können Gold, Zinn, Kupfer, Aluminium, Silber, Nickel, Platin und Kombinationen davon umfassen. In anderen Ausführungsformen kann das Halbleitergehäuse einen beliebigen Typ eines Gehäuses umfassen, wie ein Gehäuse im Chipmaßstab, einschließlich eines Gehäuses eines Prozesses auf Wafer-Ebene oder eines eingebetteten Gehäuses eines Prozesses auf Wafer-Ebene, ein Kugelgitter-Array-Gehäuse, ein Gehäuse mit Transistorabmessungen, u.a. In einer Ausführungsform ist das Halbleitergehäuse ein dünnes Gehäuse mit kurzen Umrissen.
  • In verschiedenen Ausführungsformen kann der Chip 50 mit der Vielzahl von Anschlüssen 60 durch verschiedene Typen von Verdrahtungen verbunden sein. In einer Ausführungsform können beispielsweise eine erste Klammer 20A und eine zweite Klammer 20B über einem ersten Kontaktbereich und einem zweiten Kontaktbereich des Chips 50 angeordnet und innerhalb des ersten Einkapselungsmaterials 80 eingebettet sein. In alternativen Ausführungsformen kann der Chip 50 unter Verwendung anderer Typen von Verdrahtungen, wie Bonddrähten, Anschlüssen, Streifen, und anderer geeigneter Verbindungswege verbunden sein.
  • Die erste und die zweite Klammer 20A und 20B können an dem Chip 50 unter Verwendung einer zweiten Haftschicht 40 angebracht sein, die eine leitfähige Schicht umfassen kann. In einer oder mehreren Ausführungsformen können die erste Haftschicht 30 und die zweite Haftschicht 40 ein Polymer umfassen, wie einen Cyanidester oder ein Epoxymaterial, und können Silberteilchen umfassen. In einer Ausführungsform können die erste Haftschicht 30 und die zweite Haftschicht 40 ein Verbundmaterial umfassen, das leitfähige Teilchen in einer Polymermatrix umfasst. In einer alternativen Ausführungsform können die erste Haftschicht 30 und die zweite Haftschicht 40 eine leitfähige Nano-Paste umfassen. Alternativ dazu umfassen in einer weiteren Ausführungsform die erste Haftschicht 30 und die zweite Haftschicht 40 ein Lötmittel, wie Blei-Zinn-Material. In verschiedenen Ausführungsformen kann ein beliebiges leitfähiges Haftmaterial, das Metalle oder Metalllegierungen, wie Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium umfasst, verwendet werden, um die erste Haftschicht 30 und die zweite Haftschicht 40 zu bilden.
  • Wie in 1A veranschaulicht, ist eine Öffnung 100 im ersten Einkapselungsmaterial 80 oberhalb des Chips 50 angeordnet. Die Öffnung 100 kann ein oder mehrere Kontaktstellen des Chips 50 in einer Ausführungsform freilegen. Alternativ dazu kann die Öffnung 100 eine Metallisierungsschicht über dem Chip 50 freilegen. In einer Ausführungsform legt die Öffnung 100 einen Teil der ersten und der zweiten Klammer 20A und 20B frei.
  • Ein Halbleiterbauteil 150 ist über der ersten und der zweiten Klammer 20A und 20B innerhalb der Öffnung 100 angeordnet. In verschiedenen Ausführungsformen kann das Halbleiterbauteil 150 vollständig innerhalb der Öffnung 100 angeordnet sein. Alternativ dazu kann in einigen Ausführungsformen das Halbleiterbauteil 150 aus der Öffnung 100 vorstehen.
  • In verschiedenen Ausführungsformen kann das Halbleiterbauteil 150 ein einzelnes Chipgehäuse sein oder kann mehrfache Chips umfassen. In alternativen Ausführungsformen kann das Halbleiterbauteil 150 einen Halbleiterchip vor dem Häusen (Packaging) umfassen. In einigen Ausführungsformen kann das Halbleiterbauteil 150 ein Gehäuse im Chipmaßstab umfassen, die beispielsweise unter Verwendung einer Verarbeitung auf Waferebene erzeugt wurde. In anderen Ausführungsformen kann das Halbleiterbauteil 150 andere Typen von Gehäuse umfassen, wie eine Kugelgitter-Array-Gehäuse, ein dünnes Gehäuse mit kurzen Umrissen, ein Gehäuse mit Transistorabmessungen, u.a.
  • In einigen Ausführungsformen kann das Halbleiterbauteil 150 eine passive Vorrichtung umfassen, wie einen Induktor, einen Widerstand und/oder einen Kondensator. In einer Ausführungsform umfasst das Halbleiterbauteil 150 eine diskrete passive Vorrichtung, beispielsweise einen diskreten Induktor, einen diskreten Widerstand oder einen diskreten Kondensator.
  • Wie in 1A veranschaulicht, kann das Halbleiterbauteil 150 eine BauteilKontaktstelle 140 zum Inkontaktbringen und Verbinden des Halbleiterbauteils 150 mit der darunterliegenden ersten und zweiten Klammer 20A und 20B umfassen. In einer Ausführungsform kann die Bauteilkontaktstelle 140 direkt mit der ersten und zweiten Klammer 20A und 20B gekoppelt sein. In einer alternativen Ausführungsform kann die Bauteilkontaktstelle 140 an der ersten und zweiten Klammer 20A und 20B unter Verwendung einer Haftschicht, beispielsweise eines Lötmaterials, einer leitfähigen Paste, u.a., angebracht sein.
  • In einer oder mehreren Ausführungsformen kann ein zweites Einkapselungsmaterial 180 über dem Halbleiterbauteil 150 angeordnet sein. Das zweite Einkapselungsmaterial 180 kann die Öffnung 100 teilweise oder vollständig füllen. In einer Ausführungsform können das erste Einkapselungsmaterial 80 und das zweite Einkapselungsmaterial 180 das gleiche Material umfassen. In einigen Ausführungsformen kann jedoch das erste Einkapselungsmaterial 80 vom zweiten Einkapselungsmaterial 180 verschieden sein. Insbesondere kann es sein, dass das zweite Einkapselungsmaterial 180 bei einer niedrigeren Temperatur gebildet (abgeschieden und ausgehärtet) werden muss als das erste Einkapselungsmaterial 80. Ferner kann es sein, dass das zweite Einkapselungsmaterial 180 in den Hohlraum zwischen dem Halbleiterbauteil 150 und den Seitenwänden der Öffnung 100 fließen muss. Daher kann das zweite Einkapselungsmaterial 180 ausgebildet sein, besser zu fließen als das erste Einkapselungsmaterial 80.
  • Wie in 1A veranschaulicht, hat das erste Einkapselungsmaterial 80 (oder das Basishalbleitergehäuse 200) eine erste Dicke D1, welche die Dicke des Basishalbleitergehäuses ist. Das Halbleiterbauteil 150 hat eine zweite Dicke D2, die kleiner ist als die erste Dicke D1. Das kombinierte Gehäuse, welche das Basishalbleitergehäuse und das Halbleiterbauteil 150 umfasst, hat jedoch eine dritte Dicke D3, die kleiner ist als die Summe der ersten Dicke D1 und der zweiten Dicke D2.
  • Eine Schnittansicht von oben auf das Halbleitergehäuse ist in 1B veranschaulicht. Wie in 1B veranschaulicht, erstrecken sich die erste und die zweite Klammer 20A und 20B von über dem Chip 50 zur Vielzahl von Anschlüssen 60. Das Halbleiterbauteil 150 ist über der ersten und der zweiten Klammer 20A und 20B innerhalb der Öffnung 100 angeordnet.
  • So verwendet in verschiedenen Ausführungsformen das Halbleiterbauteil die Anschlüsse des Basishalbleitergehäuses, um mit externen Bauteilen in Kontakt zu gelangen.
  • 2, welche die 2A - 2B umfasst, veranschaulicht Teilaspekte eines Halbleitermoduls gemäß Ausführungsformen der Erfindung, wobei 2A eine Querschnittansicht veranschaulicht, wohingegen 2B eine Draufsicht veranschaulicht.
  • In verschiedenen Ausführungsformen kann das Halbleiterbauteil 150 an einer beliebigen Stelle über dem Halbleitergehäuse platziert sein. In einer in 2 veranschaulichten Ausführungsform ist das Halbleiterbauteil 150 beispielsweise auf einer Seite des HalbleiterGehäuses über einer Vielzahl von Klammern platziert.
  • 3, welche die 3A - 3C umfasst, veranschaulicht Teilaspekte eines Halbleitermoduls gemäß Ausführungsformen der Erfindung, wobei die 3A und 3B Querschnittansichten veranschaulichen, wohingegen 3C eine Draufsicht veranschaulicht.
  • In alternativen Ausführungsformen kann das Halbleiterbauteil 150 direkt über den Kontaktstellen des Chips 50 platziert sein. Wie in 3A veranschaulicht, kann die Basishalbleitergehäuse 200 einen Chip 50 umfassen, der eine Vielzahl von Kontaktbereichen auf einer ersten Hauptfläche aufweist. Die zweite Hauptfläche des Chips 50 kann mit einem Chip-Kontaktpaddel 10 eines Anschlussrahmens unter Verwendung einer Haftschicht 30 verbunden sein, wie in vorhergehenden Ausführungsformen beschrieben.
  • In verschiedenen Ausführungsformen kann der Chip 50 mit einer Vielzahl von Anschlüssen 60 verbunden sein. In einer Ausführungsform kann das Halbleiterbauteil 150 mit Umverteilungsanschlüssen 130 verbunden sein, die mit dem Chip 50 in einigen Ausführungsformen verbunden sein können. Alternativ dazu kann einer oder können mehrere der Umverteilungsanschlüsse 130 vom Chip 50 elektrisch isoliert sein. Beispielsweise kann eine Kontaktstelle des Halbleiterbauteils 150 mit einem Anschluss der Vielzahl von Anschlüssen 60 verbunden sein, ohne mit dem Chip 50 verbunden zu sein.
  • In einer Ausführungsform kann das Halbleiterbauteil 150 aus dem ersten Einkapselungsmaterial 80 vorstehen. In anderen Ausführungsformen kann das Halbleiterbauteil 150 vollständig innerhalb des Basishalbleitergehäuses 200 angeordnet sein.
  • In einer oder mehreren Ausführungsformen kann ein zweites Einkapselungsmaterial 180 über dem Basishalbleitergehäuse 200 oder dem ersten Einkapselungsmaterial 80 überzogen sein. Das zweite Einkapselungsmaterial 180 kann die Öffnung 100 innerhalb des ersten Einkapselungsmaterials 80 teilweise oder vollständig füllen.
  • 3C veranschaulicht eine Draufsicht des Halbleitermoduls gemäß Teilaspekten einer Ausführungsform der Erfindung. Wie in 3C veranschaulicht, kann der Chip 50 mit einer Vielzahl von Anschlüssen 60 unter Verwendung verschiedener Typen von Verdrahtungen gekoppelt sein. 3C zeigt beispielsweise, dass die erste Klammer 20A und die zweite Klammer 20B mit unterschiedlichen Anschlüssen der Vielzahl von Anschlüssen 60 gekoppelt sind. Ferner ist das Halbleiterbauteil 150 mit einem ersten Umverteilungsanschluss 130A und einem zweiten Umverteilungsanschluss 130B gekoppelt. Die Umverteilungsanschlüsse können unterschiedliche Formen in verschiedenen Ausführungsformen aufweisen. In einer Ausführungsform ist beispielsweise ein L-förmiger Umverteilungsanschluss als zweiter Umverteilungsanschluss 130B veranschaulicht. Wie weiter in 3C veranschaulicht, ist der erste Umverteilungsanschluss 130A mit einer ersten Kontaktstelle 140A gekoppelt, wohingegen der zweite Umverteilungsanschluss 130B mit einer zweiten Kontaktstelle 140B verbunden ist. Die erste und die zweite Kontaktstelle 140A und 140B können ein Teil des Halbleiterbauteils 150 sein.
  • In verschiedenen Ausführungsformen kann ein oder können mehrere Kontaktstellen auf dem Chip 50 mit der Vielzahl von Anschlüssen 60 unter Verwendung von Bonddrähten 75 gekoppelt sein. In einer Ausführungsform kann der Chip 50 ein Leistungschip sein, der ausgelegt ist, bei einer höheren Spannung zu arbeiten, beispielsweise über 20 V. In einer Ausführungsform kann die Gate-Region eines Leistungschips unter Verwendung von Bonddrähten 75 verbunden sein, während eine Source-Region des Leistungschips unter Verwendung einer Verdrahtung vom Klammertyp verbunden sein kann. Ausführungsformen der vorliegenden Erfindung umfassen eine Kombination der in den 2 und 3 beschriebenen Ausführungsformen. In einer Ausführungsform kann beispielsweise ein erstes Bauteil über der Kontaktmetallisierung des Basishalbleitergehäuses wie in 3 gestapelt sein, wohingegen ein zweites Bauteil über der Klammer wie in 2 gestapelt sein kann.
  • 4 veranschaulicht Teilaspekte einer alternativen Ausführungsform einer Querschnittansicht eines Halbleitermoduls.
  • Mit Bezugnahme auf 4 ist das Halbleiterbauteil 150 vollständig innerhalb der Öffnung 100 des ersten Einkapselungsmaterials 80 angeordnet. Wie veranschaulicht, kann die zweite Dicke D2 kleiner als die Höhe der Öffnung 100 sein. In einer derartigen Ausführungsform ist die erste Dicke D1 des Basishalbleitergehäuses 200 etwa gleich der dritten Dicke D3 des Halbleitermoduls.
  • 5 veranschaulicht ein Halbleitermodul, das eine Überlaufschicht (Overflow-Schicht) aufweist, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • In einer oder mehreren Ausführungsformen kann das zweite Einkapselungsmaterial 180 einen Überlaufabschnitt (Overflow-Abschnitt) aufweisen, der die obere Hauptfläche des ersten Einkapselungsmaterials 80 bedeckt. Die Überlaufschicht kann helfen, eine Delaminierung des zweiten Einkapselungsmaterials 180 rund um die Ecken der Öffnung 100 zu verhindern.
  • 6 veranschaulicht ein Halbleitermodul mit einem vorstehenden Halbleiterbauteil gemäß Teilaspekten einer alternativen Ausführungsform der vorliegenden Erfindung.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauteil 150 an die Klammern des Basishalbleitergehäuses 200 gebondet sein. In einigen Ausführungsformen kann die Höhe der Öffnung 100 kleiner sein als die Höhe des Halbleiterbauteils (zweite Tiefe D2). In solchen Ausführungsformen kann das Halbleiterbauteil 150 daraus vorstehen. Ferner kann, wie in einigen Ausführungsformen veranschaulicht, kein zusätzliches Einkapselungsmaterial oder Schutzmaterial notwendig sein. Das Halbleiterbauteil 150 kann direkt gebondet werden, wonach es in einer Ausführungsform keine weitere Verarbeitung gibt. Dies kann nützlich sein, um Verarbeitungskosten zu minimieren, und kann in einer kostengünstigen Einrichtung vorgenommen werden.
  • 7 veranschaulicht ein Halbleitermodul, das ein Halbleiterbauteil aufweist, das direkt an ein Basishalbleitergehäuse 200 ohne zusätzliche Schutzschichten gebondet ist, gemäß Teilaspekten einer alternativen Ausführungsform der vorliegenden Erfindung.
  • In einer weiteren Ausführungsform ist das Halbleiterbauteil 150 an eine Bondkontaktstelle oder Kontaktstelle der Basishalbleitergehäuse 200 gebondet. Wie in der Ausführungsform von 6, gibt es keine zusätzlichen Schutzschichten über dem Basishalbleitergehäuse 200. Somit bleibt ein Spalt zwischen den Seitenwänden der Öffnung 100 und dem Halbleiterbauteil 150. In der veranschaulichten Ausführungsform ist das Halbleiterbauteil 150 vollständig innerhalb der Öffnung 100 angeordnet. Diese Ausführungsform kann wieder in einer kostengünstigen Einrichtung praktiziert werden, weil sie minimale Verarbeitungsschritte erfordert.
  • Die 8 - 14 veranschaulichen verschiedene Stufen der Herstellung des Halbleitermoduls gemäß Teilaspekten von Ausführungsformen der Erfindung.
  • 8 veranschaulicht einen an einem Anschlussrahmen angebrachten Chip während der Herstellung eines Halbleitergehäuses gemäß Teilaspekten einer Ausführungsform der vorliegenden Erfindung.
  • In verschiedenen Ausführungsformen kann das Basishalbleitergehäuse 200 von einem beliebigen Gehäusestyp sein. In einer Ausführungsform ist das Basishalbleitergehäuse 200 ein Anschlussrahmengehäuse. Die 8 - 10 veranschaulichen eine Herstellung eines Anschlussrahmengehäuses gemäß einer Ausführungsform. Falls das Basishalbleitergehäuse jedoch unterschiedlich ist, kann ein gewöhnlicher Fachmann die Herstellung des Basishalbleitergehäuses entsprechend modifizieren.
  • Unter Verwendung einer herkömmlichen Verarbeitung kann beispielsweise ein Wafer geschnitten werden, um eine Vielzahl von Chips 50 zu bilden. Der Chip 50 kann auf einem Silicium-Substrat wie einem massiven Silicium-Substrat oder einem Silicium-auf-Isolator (SOI)-Substrat gebildet werden. Alternativ dazu kann der Chip 50 eine auf Siliciumcarbid (SiC) gebildete Vorrichtung sein. Ausführungsformen der Erfindung können auch Vorrichtungen umfassen, die auf Verbundhalbleitersubstraten gebildet sind, und können Vorrichtungen auf heteroepitaxialen Substraten umfassen. In einer Ausführungsform ist der Chip 50 eine Vorrichtung, die wenigstens teilweise auf Galliumnitrid (GaN) gebildet ist, was ein GaN-auf-Saphir- oder -Silicium-Substrat sein kann.
  • In verschiedenen Ausführungsformen kann der Chip 50 einen Leistungschip umfassen, die beispielsweise starke Ströme ziehen (z.B. mehr als 30 Ampere). In verschiedenen Ausführungsformen kann der Chip 50 eine diskrete vertikale Vorrichtung, wie eine Leistungsvorrichtung mit zwei oder drei Polen, sein. Beispiele des Chips 50 umfassen PIN- oder Schottky-Dioden, einen MISFET, JFET, BJT, IGBT oder Thyristor.
  • In verschiedenen Ausführungsformen kann der Chip 50 eine vertikale Halbleitervorrichtung sein, die ausgelegt ist, bei etwa 20 V bis etwa 1000 V zu arbeiten. In einer Ausführungsform kann der Chip 50 ausgelegt sein, bei etwa 20 V bis etwa 100 V zu arbeiten. In einer weiteren Ausführungsform kann der Chip 50 ausgelegt sein, bei etwa 100 V bis etwa 500 V zu arbeiten. In noch einer weiteren Ausführungsform kann der Chip 50 ausgelegt sein, bei etwa 500 V bis etwa 1000 V zu arbeiten. In einer Ausführungsform kann der Chip 50 ein NPN-Transistor sein. In einer weiteren Ausführungsform kann der Chip 50 ein PNP-Transistor sein. In noch einer weiteren Ausführungsform kann der Chip 50 ein n-Kanal-MISFET sein. In einer weiteren Ausführungsform kann der Chip 50 ein p-Kanal-MISFET sein. In einer oder mehreren Ausführungsformen kann der Chip 50 eine Vielzahl von Vorrichtungen, wie einen vertikalen MISFET und eine Diode, oder alternativ dazu zwei MISFET-Vorrichtungen umfassen, die durch eine Isolierregion getrennt sind.
  • Die Dicke des Chips 50 von der oberen Fläche zur gegenüberliegenden unteren Fläche kann in verschiedenen Ausführungsformen weniger als 50 µm betragen. Die Dicke des Chips 50 von der oberen Fläche zur unteren Fläche kann in einer oder mehreren Ausführungsformen weniger als 20 µm betragen. In einigen Ausführungsformen kann, um die Wärmeableitung zu verbessern, die Dicke des Chips 50 von der oberen Fläche zur unteren Fläche weniger als 10 µm in einer oder mehreren Ausführungsformen betragen.
  • Mit Bezugnahme auf 8 ist der Chip 50 über einem Anschlussrahmen 10 platziert. Der Chip 50 kann am Anschlussrahmen 10 unter Verwendung einer ersten Haftschicht 30 angebracht werden, die in einer Ausführungsform isolierend sein kann. In einigen Ausführungsformen kann die erste Haftschicht 30 leitfähig sein, kann beispielsweise eine Nano-leitfähige Paste umfassen. In alternativen Ausführungsformen ist die erste Haftschicht 30 ein lötbares Material.
  • In einer Ausführungsform umfasst die erste Haftschicht 30 ein Polymer, wie einen Cyanidester oder ein Epoxymaterial, und kann Silberteilchen umfassen. In einer Ausführungsform kann die erste Haftschicht 30 als leitfähige Teilchen in einer Polymermatrix aufgebracht werden, um so nach dem Aushärten ein Verbundmaterial zu bilden. In einer alternativen Ausführungsform kann eine leitfähige Nano-Paste, wie eine Silber-Nano-Paste, aufgebracht werden. Alternativ dazu umfasst in einer weiteren Ausführungsform die erste Haftschicht 30 ein Lötmittel, wie ein Blei-Zinn-Material. In verschiedenen Ausführungsformen kann ein beliebiges leitfähiges Haftmaterial verwendet werden, das Metalle oder Metalllegierungen, wie Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, umfasst, um die Chipbefestigungsschicht 280 zu bilden.
  • Die erste Haftschicht 30 kann in kontrollierten Mengen unter dem Chip 50 abgegeben werden. Eine erste Haftschicht 30, die ein Polymer aufweist, kann bei etwa 125°C bis etwa 200°C ausgehärtet werden, während eine erste Haftschicht 30 auf Lötmittel-Basis bei 250°C bis etwa 350°C ausgehärtet werden kann. Unter Verwendung der ersten Haftschicht 30 wird der Chip 50 am Chippaddel des Anschlussrahmens 10 angebracht.
  • 9, welche die 9A - 9C umfasst, veranschaulicht ein Halbleitermodul während der Herstellung nach dem Anbringen von Verdrahtungen gemäß Teilaspekten einer Ausführungsform der vorliegenden Erfindung. 9A und 9B veranschaulichen unterschiedliche Typen von Klammern, wohingegen 9C Bonddrähte als Verdrahtungen veranschaulicht.
  • Mit Bezugnahme auf 9A wird in einer Ausführungsform eine Vielzahl von Klammern, wie die erste Klammer 20A, an einer Kontaktstelle auf dem Chip 50 angebracht. Andere Klammern (nicht veranschaulicht) können zur selben Zeit angebracht werden, beispielsweise können sie in einer anderen Querschnittebene liegen. Eine zweite Haftschicht 40 kann über dem Chip 50 gebildet werden, und die erste Klammer 20A kann am Chip 50 unter Verwendung der zweiten Haftschicht 40 angebracht werden. Unter Verwendung der zweiten Haftschicht 40 wird der Chip 50 an einer ersten Klammer 20A angebracht. Mit Bezugnahme auf 9A kann das andere Ende der ersten Klammer 20A an einem Anschluss der Vielzahl von Anschlüssen 60 unter Verwendung eines anderen Teils der zweiten Haftschicht 40 angebracht werden. In verschiedenen Ausführungsformen kann die zweite Haftschicht 40 ähnlich der ersten Haftschicht 30 gebildet werden.
  • In einer oder mehreren Ausführungsformen kann die zweite Haftschicht 40 eine elektrisch leitfähige Haftschicht sein. In anderen Ausführungsformen kann die zweite Haftschicht 40 ein Weichlötmittel oder eine Nano-Chipbefestigung sein. In einer Ausführungsform umfasst die zweite Haftschicht 40 ein Polymer, wie einen Cyanidester oder ein Epoxymaterial, und kann Silberteilchen umfassen. In einer Ausführungsform kann die zweite Haftschicht 40 als leitfähige Teilchen in einer Polymermatrix aufgebracht werden, um so ein Verbundmaterial nach dem Aushärten zu bilden. In einer alternativen Ausführungsform kann eine leitfähige Nano-Paste, wie eine Silber-Nano-Paste, aufgebracht werden. Alternativ dazu umfasst in einer weiteren Ausführungsform die zweite Haftschicht 40 ein Lötmittel, wie ein Blei-Zinn-Material. In verschiedenen Ausführungsformen kann ein beliebiges geeignetes leitfähiges Haftmaterial, das Metalle oder Metalllegierungen umfasst, wie Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, verwendet werden, um die zweite Haftschicht 40 zu bilden. Die zweite Haftschicht 40, die ein Polymer aufweist, kann bei etwa 125°C bis etwa 200°C ausgehärtet werden, während eine auf einem Lötmittel basierende zweite Haftschicht 40 bei 250°C bis etwa 350°C ausgehärtet werden kann.
  • In einer oder mehreren Ausführungsformen werden andere Kontaktstellen auf dem Chip 50 mit dem Anschlussrahmen 10 unter Verwendung von Bonddrähten 75 unter Verwendung eines Drahtbondprozesses verbunden (9A). Die Bonddrähte 75 können an die Anschlüsse 60 des Anschlussrahmens 10 und die Kontaktstellen unter Verwendung von Lötkugeln gelötet werden. In einer oder mehreren Ausführungsformen kann eine Hochgeschwindigkeits-Drahtbondausrüstung verwendet werden, um die Zeit der Bildung der Drahtbondverbindungen zu minimieren. In einigen Ausführungsformen können Bilderkennungssysteme verwendet werden, um den Chip 50 während des Drahtbondprozesses auszurichten.
  • 9B veranschaulicht eine alternative Ausführungsform einer Verdrahtung, bei der die Klammer gestanzt, geformt oder gebogen wird, um einen Kontakt mit dem Chip 50 zu bilden. 9C veranschaulicht eine weitere alternative Ausführungsform der Verwendung von Drahtbondverbindungen. Einige der Drahtbondverbindungen können dicker sein, um einen höheren Strom zu führen. Die Source-Drahtbondverbindung 75S zur Source-Kontakt-Kontaktstelle des Chips 50 kann beispielsweise dicker sein als die Gate-Drahtbondverbindung 75G zur Gate-Kontaktstelle.
  • 10 veranschaulicht ein Halbleitermodul während der Herstellung nach der Bildung einer Schutzeinkapselungsschicht rund um den Chip gemäß Teilaspekten einer Ausführungsform der vorliegenden Erfindung.
  • Mit Bezugnahme auf 10 wird ein erstes Einkapselungsmaterial 80 über die Vielzahl von Klammern, welche die erste Klammer 20A umfasst, den Chip 50 und den Anschlussrahmen 10 abgeschieden. In verschiedenen Ausführungsformen wird das erste Einkapselungsmaterial 80 über die gesamte erste Klammer 20A, den Chip 50 und den Anschlussrahmen 10 aufgetragen. Der Chip 50 wird so innerhalb des ersten Einkapselungsmaterials 80 eingebettet. In einer Ausführungsform wird das erste Einkapselungsmaterial 80 unter Verwendung eines Pressformprozesses aufgebracht. Beim Pressformen kann das erste Einkapselungsmaterial 80 in einen Formhohlraum platziert werden, dann wird der Formhohlraum geschlossen, um das erste Einkapselungsmaterial 80 zu pressen. Pressformen kann verwendet werden, wenn ein einzelnes Muster geformt wird. In einer alternativen Ausführungsform wird das erste Einkapselungsmaterial 80 unter Verwendung eines Spritzpressprozesses beispielsweise in einem Chargenverfahren aufgebracht, und einzelne Gehäuse können durch Vereinzelung nach einem Aushärtprozess gebildet werden.
  • In anderen Ausführungsformen kann das erste Einkapselungsmaterial 80 unter Verwendung von Spritzguss, Granulatformen, Pulverformen oder Flüssigformen aufgebracht werden. Alternativ dazu kann das erste Einkapselungsmaterial 80 unter Verwendung von Druckprozessen, wie Schablonen- oder Siebdruck, aufgebracht werden.
  • In verschiedenen Ausführungsformen umfasst das erste Einkapselungsmaterial 80 ein dielektrisches Material und kann eine Formverbindung in einer Ausführungsform umfassen. In anderen Ausführungsformen kann das erste Einkapselungsmaterial 80 ein Polymer, ein Bipolymer, ein faserimprägniertes Polymer (z.B. Carbon- oder Glasfasern in einem Harz), ein teilchengefülltes Polymer, und andere organische Materialien umfassen. In einer oder mehreren Ausführungsformen umfasst das erste Einkapselungsmaterial 80 ein Versiegelungsmittel, das nicht unter Verwendung einer Formverbindung gebildet wird, und Materialien wie Epoxyharze und/oder Silikone. In verschiedenen Ausführungsformen kann das erste Einkapselungsmaterial 80 aus einem beliebigen duroplastischen, thermoplastischen oder thermohärtenden Material oder einem Laminat hergestellt sein. Das Material des ersten Einkapselungsmaterials 80 kann in einigen Ausführungsformen Füllmaterialien umfassen. In einigen Ausführungsformen kann das erste Einkapselungsmaterial 80 Epoxymaterial und ein Füllmaterial, das kleine Teilchen aus Glas enthält, oder andere elektrisch isolierende Mineralfüllmaterialien, wie Aluminiumoxid, oder organische Füllmaterialien umfassen.
  • Das erste Einkapselungsmaterial 80 kann ausgehärtet werden, d.h. einem thermischen Prozess unterworfen werden, um zu erhärten, wodurch eine hermetische Versiegelung gebildet wird, das den Chip 50, die erste und die zweite Haftschicht 30 und 40, die erste Klammer 20A und den Anschlussrahmen 10 schützt. So wird ein Basishalbleitergehäuse 200 gemäß einer Ausführungsform der Erfindung gebildet.
  • 11 veranschaulicht ein Halbleitermodul während der Herstellung nach der Bildung einer Öffnung in der Einkapselungsschicht gemäß Teilaspekten einer Ausführungsform der vorliegenden Erfindung.
  • Mit nächster Bezugnahme auf 11 kann eine Öffnung 100 innerhalb des Basishalbleitergehäuses 200 gebildet werden. Die Öffnung 100 soll Kontaktbereiche auf dem Chip 50 öffnen. Die Öffnung 100 kann beispielsweise ein Umverteilungsmetall über dem Chip 50 öffnen. Alternativ dazu kann die Öffnung 100 einen Bereich der ersten Klammer 20A öffnen. Die Öffnung 100 kann in einer Ausführungsform unter Verwendung eines Ätzprozesses gebildet werden. In einer weiteren Ausführungsform kann die Öffnung 100 unter Verwendung eines Laserprozesses, z.B. eines lokalisierten Erhitzungsprozesses, gebildet werden. In verschiedenen Ausführungsformen kann die Öffnung 100 unter Verwendung einer Kombination von chemischen, mechanischen, Plasma- und/oder Erhitzungsprozessen gebildet werden.
  • 12 veranschaulicht ein Halbleitermodul während der Herstellung nach der Bildung von Kontaktstellen in der freigelegten Öffnung gemäß Teilaspekten einer Ausführungsform der vorliegenden Erfindung.
  • Wie als Nächstes in 12 veranschaulicht, kann in einer oder mehreren Ausführungsformen ein galvanischer Prozess vorgenommen werden, um größere Kontaktbereiche über dem Chip 50 zu bilden. In einer Ausführungsform können die Kontaktstellen des Chips 50 dem galvanischen Prozess ausgesetzt werden. Der galvanische Prozess kann eine Schicht aus Kupfer über den freigelegten Kontaktstellen des Chips 50 aufwachsen, wodurch galvanische Kontaktstellen 55 gebildet werden.
  • In einer Ausführungsform kann der Chip 50 beispielsweise Umverteilungsleitungen und/oder UBM-Metallisierungen umfassen, die mehrfache Schichten umfassen können. Ein Stapel kann beispielsweise ein leitfähiges Auskleidungsmittel, eine Keimschicht und eine dünne leitfähige Schicht, die darauf gebildet ist, umfassen. Die Öffnung 100 kann diese Umverteilungsleitungen und/oder Under-Bump-Metallisierungskontaktstellen in verschiedenen Ausführungsformen freilegen.
  • In verschiedenen Ausführungsformen können zusätzliche Kontaktstellen (galvanische Kontaktstellen 55) über diesen Umverteilungsleitungen durch einen Elektroplattierprozess gebildet werden. In verschiedenen Ausführungsformen kann ein Plattiermetall, wie Kupfer, abgeschieden werden. Obwohl in einigen Ausführungsformen andere geeignete Leiter verwendet werden können. In weiteren Ausführungsformen können die zusätzlichen Kontaktstellen ausgelegt sein, eine gute Bondverbindung mit dem Halbleiterbauteil 150 zu bilden, die an die Basishalbleitergehäuse 200 gebondet ist. In verschiedenen Ausführungsformen können die galvanischen Kontaktstellen 55 mehrfache Schichten, beispielsweise Cu/Ni, Cu/Ni/Pd/Au, Cu/NiMoP/Pd/Au oder Cu/Sn in einer Ausführungsform umfassen. Das Material der galvanischen Kontaktstellen 55 kann ausgewählt werden, um ein Lötmittel (z.B. ein eutektisches Lötmittel) zu bilden, wenn es mit dem Kontaktmaterial des Halbleiterbauteils 150 kombiniert wird.
  • 13 veranschaulicht ein Halbleitermodul während der Herstellung nach dem Platzieren eines Halbleiterbauteils über der Öffnung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Mit nächster Bezugnahme auf 13 wird ein Halbleiterbauteil 150 über der Öffnung 100 in dem Basishalbleitergehäuse 200 positioniert. Das Halbleiterbauteil 150 kann an den galvanischen Kontaktstellen 55 angebracht werden. Die Anbringung des Halbleiterbauteils 150 kann unter Verwendung einer Nano-leitfähigen Paste, eines Lötmaterials in verschiedenen Ausführungsformen vorgenommen werden. In einer oder mehreren Ausführungsformen wird die Bauteilkontaktstelle 140 auf dem Halbleiterbauteil 150 an die galvanischen Kontaktstellen 55 gebondet.
  • In einer oder mehreren Ausführungsformen kann der galvanische Prozess verwendet werden, um die Umverteilungsanschlüsse abzustimmen. Als Beispiel können die Umverteilungsanschlüsse erweitert werden, um eine Kontaktstelle zu bilden. In einem weiteren Beispiel können neue Umverteilungsleitungen innerhalb der Öffnung 100 in einigen Ausführungsformen gebildet werden.
  • In einigen Ausführungsformen kann eine weitere Verarbeitung gestoppt werden. In alternativen Ausführungsformen kann jedoch das Halbleiterbauteil 150 innerhalb eines zweiten Einkapselungsmaterials 180 versiegelt werden.
  • 14 veranschaulicht ein Halbleitermodul während der Herstellung, welches ein zweites Einkapselungsmaterial aufweist, das über dem ersten Einkapselungsmaterial angeordnet ist und die das Halbleiterbauteil aufnehmende Öffnung ausfüllt.
  • Das zweite Einkapselungsmaterial 180 kann über die Hauptfläche des Basishalbleitergehäuses 200 überzogen werden. Das zweite Einkapselungsmaterial 180 kann in den Spalt zwischen dem Halbleiterbauteil 150 und den Seitenwänden der Öffnung 100 gefüllt werden. In weiteren Ausführungsformen kann das zweite Einkapselungsmaterial 180 eine Flüssigkeit sein, die unter das Halbleiterbauteil 150 fließt, um einen beliebigen Spalt zwischen dem Halbleiterbauteil 150 und dem Chip 50 zu füllen.
  • In verschiedenen Ausführungsformen wird das zweite Einkapselungsmaterial 180 über die gesamte Fläche des ersten Einkapselungsmaterials 80 aufgebracht und ausgehärtet. In einer Ausführungsform kann das zweite Einkapselungsmaterial 180 in einen Formhohlraum platziert werden, dann wird der Formhohlraum geschlossen, um das zweite Einkapselungsmaterial 180 zu pressen. Die endgültige Struktur kann nach einem Aushärtprozess erhalten werden.
  • Die 15 - 17 veranschaulichen ein Halbleitermodul während verschiedener Stufen der Herstellung gemäß alternativen Ausführungsformen der vorliegenden Erfindung.
  • 15 veranschaulicht ein Halbleitermodul während der Herstellung nach der Bildung einer Öffnung über dem ersten Einkapselungsmaterial gemäß alternativen Ausführungsformen der vorliegenden Erfindung.
  • In der in 15 veranschaulichten Ausführungsform legt die Öffnung 100 einen Teil der Klammern, wie der ersten Klammer 20A, frei. Ein galvanischer Prozess kann ein zusätzliche Kontaktstelle oder eine Lötschicht (als galvanische Kontaktstelle 55 veranschaulicht) über dem freigelegten Teil der ersten Klammer 20A bilden. Beispielsweise können mehrschichtige Stapel von Cu/Ni, Cu/Ni/Pd/Au, Cu/NiMoP/Pd/Au oder Cu/Sn über der ersten Klammer 20A in einer oder mehreren Ausführungsformen abgeschieden werden.
  • 16 veranschaulicht ein Halbleitermodul während der Herstellung nach dem Platzieren das Halbleiterbauteil über der Öffnung gemäß alternativen Ausführungsformen der vorliegenden Erfindung. Das Halbleiterbauteil 150 wird über der Öffnung 100 platziert und an die galvanischen Kontaktstellen 55, beispielsweise durch das Anwenden von Druck und/oder Erhitzen, gebondet (16).
  • 17 veranschaulicht ein Halbleitermodul nach der Bildung eines weiteren Einkapselungsmittels über dem Halbleiterbauteil gemäß alternativen Ausführungsformen der vorliegenden Erfindung.
  • Wie in 17 veranschaulicht, kann das Halbleiterbauteil 150 gegebenenfalls unter Verwendung eines zweiten Einkapselungsmaterials 180 in einigen Ausführungsformen versiegelt werden. Alternativ dazu kann in einigen Ausführungsformen eine weitere Verarbeitung vermieden werden, um Produktionskosten zu minimieren.

Claims (6)

  1. Halbleitermodul, mit: einem ersten Halbleitergehäuse, das einen ersten Halbleiterchip (50) aufweist, der in einem ersten Einkapselungsmittel (80) angeordnet ist; einer Öffnung (100) im ersten Einkapselungsmittel (80); einem zweiten Halbleitergehäuse (150), das einen zweiten Halbleiterchip aufweist, der in einem zweiten Einkapselungsmittel (180) angeordnet ist, wobei das zweite Halbleitergehäuse (150) wenigstens teilweise innerhalb der Öffnung (100) im ersten Einkapselungsmittel (80) angeordnet ist; und einem dritten Einkapselungsmittel, das über dem zweiten Halbleitergehäuse (150) angeordnet ist, wobei der erste (50) und der zweite Halbleiterchip diskrete Leistungshalbleiter aufweisen.
  2. Halbleitermodul nach Anspruch 1, bei welchem das erste Halbleitergehäuse eine Klammer (20A, 20B) aufweist, die eine Kontaktstelle auf dem ersten Halbleiterchip (50) mit einem Anschluss verbindet, wobei das zweite Halbleitergehäuse (150) eine Kontaktstelle aufweist, die mit einem Teil der Klammer (20A, 20B) gekoppelt ist.
  3. Halbleitermodul nach einem der Ansprüche 1 oder 2, bei welchem der erste Halbleiterchip (50) eine Kontaktstelle aufweist, wobei das zweite Halbleitergehäuse (150) eine Kontaktstelle aufweist, die mit der Kontaktstelle des ersten Halbleiterchips (50) verbunden ist.
  4. Halbleitermodul nach einem der Ansprüche 1 bis 3, ferner mit einer Umverteilungsschicht, die über dem ersten Halbleiterchip (50) angeordnet ist, einer Kontaktstelle, die auf der Umverteilungsschicht angeordnet ist, wobei das zweite Halbleitergehäuse (150) eine Bauteilkontaktstelle aufweist, die mit der Kontaktstelle verbunden ist.
  5. Halbleitermodul nach einem der Ansprüche 1 bis 4, bei welchem das zweite Halbleitergehäuse (150) einen Induktor, einen Widerstand und/oder einen Kondensator aufweist.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 5, bei welchem das zweite Halbleitergehäuse (150) eine diskrete passive Vorrichtung aufweist.
DE102014102006.5A 2013-02-18 2014-02-18 Halbleitermodul Active DE102014102006B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/769,769 2013-02-18
US13/769,769 US8916474B2 (en) 2013-02-18 2013-02-18 Semiconductor modules and methods of formation thereof

Publications (2)

Publication Number Publication Date
DE102014102006A1 DE102014102006A1 (de) 2014-08-21
DE102014102006B4 true DE102014102006B4 (de) 2020-06-18

Family

ID=51264065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014102006.5A Active DE102014102006B4 (de) 2013-02-18 2014-02-18 Halbleitermodul

Country Status (3)

Country Link
US (1) US8916474B2 (de)
CN (1) CN103996663A (de)
DE (1) DE102014102006B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727170B2 (en) 2015-09-01 2020-07-28 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
US9979187B2 (en) 2015-11-12 2018-05-22 Infineon Technologies Austria Ag Power device with overvoltage arrester
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
CN106935517B (zh) * 2015-12-31 2019-07-09 深圳市中兴微电子技术有限公司 集成无源器件的框架封装结构及其制备方法
US9922912B1 (en) * 2016-09-07 2018-03-20 Infineon Technologies Americas Corp. Package for die-bridge capacitor
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
CN107221519B (zh) * 2017-05-23 2019-12-24 华为技术有限公司 一种系统级封装模块
US20190181095A1 (en) * 2017-12-08 2019-06-13 Unisem (M) Berhad Emi shielding for discrete integrated circuit packages
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11150273B2 (en) * 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits
EP3909073B1 (de) * 2020-01-30 2024-03-06 Hitachi Energy Ltd Leistungshalbleitermodul mit zugänglichen metallklammern
CN112309878A (zh) * 2020-10-30 2021-02-02 中芯集成电路制造(绍兴)有限公司 在器件基板上形成焊接金属层的方法、封装方法
DE102021103050A1 (de) * 2021-02-10 2022-08-11 Infineon Technologies Ag Package mit einem Clip mit einem Durchgangsloch zur Aufnahme einer bauteilbezogenen Struktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057862A1 (en) 2007-08-31 2009-03-05 Jong-Woo Ha Integrated circuit package-in-package system with carrier interposer
US20090152700A1 (en) 2007-12-12 2009-06-18 Heap Hoe Kuan Mountable integrated circuit package system with mountable integrated circuit die
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6750545B1 (en) * 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
DE102005027356B4 (de) 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7468556B2 (en) * 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7982297B1 (en) * 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
US7969018B2 (en) 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
CN102760724B (zh) * 2011-04-29 2015-02-11 万国半导体股份有限公司 一种联合封装的功率半导体器件
US8692365B2 (en) * 2011-06-17 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with thermal dispersal structures and method of manufacture thereof
US9147628B2 (en) 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057862A1 (en) 2007-08-31 2009-03-05 Jong-Woo Ha Integrated circuit package-in-package system with carrier interposer
US20090152700A1 (en) 2007-12-12 2009-06-18 Heap Hoe Kuan Mountable integrated circuit package system with mountable integrated circuit die
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port

Also Published As

Publication number Publication date
US20140232015A1 (en) 2014-08-21
DE102014102006A1 (de) 2014-08-21
US8916474B2 (en) 2014-12-23
CN103996663A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
DE102014102006B4 (de) Halbleitermodul
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013106936B4 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102013106577A1 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102015101843A1 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102014103215B4 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102010029550A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen und entsprechendes Halbleiter-Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102014019962

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative