CN106935517B - 集成无源器件的框架封装结构及其制备方法 - Google Patents

集成无源器件的框架封装结构及其制备方法 Download PDF

Info

Publication number
CN106935517B
CN106935517B CN201511031260.6A CN201511031260A CN106935517B CN 106935517 B CN106935517 B CN 106935517B CN 201511031260 A CN201511031260 A CN 201511031260A CN 106935517 B CN106935517 B CN 106935517B
Authority
CN
China
Prior art keywords
layer
insulating medium
die pad
medium layer
structured metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511031260.6A
Other languages
English (en)
Other versions
CN106935517A (zh
Inventor
任晓黎
孙拓北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201511031260.6A priority Critical patent/CN106935517B/zh
Priority to PCT/CN2016/100956 priority patent/WO2017113921A1/zh
Publication of CN106935517A publication Critical patent/CN106935517A/zh
Application granted granted Critical
Publication of CN106935517B publication Critical patent/CN106935517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成无源器件的框架封装结构及其制备方法，所述集成无源器件的框架封装结构包括：裸片垫，设置于所述裸片垫下方的第一绝缘介质层，设置于所述第一绝缘介质层下方的金属结构层，设置于所述金属结构层下方的第二绝缘介质层，以及，设置于所述裸片垫外围的至少一个导电焊盘；所述至少一个导电焊盘与所述第二绝缘介质层连接；所述裸片垫上设置有至少一个有源芯片，所述至少一个有源芯片与所述导电焊盘电连接。

Description

集成无源器件的框架封装结构及其制备方法
技术领域
本发明涉及半导体芯片封装技术，尤其涉及一种集成无源器件的框架封装结构及其制备方法。
背景技术
在半导体产业中，集成电路的生产主要可分为三个阶段：集成电路设计、集成电路制作以及集成电路封装。在集成电路设计完成后，交由集成电路生产工厂完成集成电路制作，集成电路芯片由晶圆制作、形成集成电路以及切割晶圆等步骤完成。当晶圆内部的集成电路制作完成之后，再在晶圆上配置多个焊垫，以使最终由晶圆切割所形成的芯片可经由这些焊垫向外点连接于一承载器。承载器可以为一引线框架或者一封装基板。芯片可以打线接合或者覆晶接合的方式连接至承载器上，使得芯片的这些焊垫可以连接于承载器的电接触点，从而构成芯片封装结构。
以引线框架为芯片承载件的半导体封装，例如方形扁平无引脚封装(QFN，QuadFlat No-lead Package)，其外观多为矩形，元件底部具有水平焊端，在中央有一个用来放置半导体芯片的裸片垫，围绕裸片垫的四周有实现电气连接的金属焊端。半导体裸片安装在中央的裸片垫上，并且连接线将半导体裸片上的金属焊盘电性连接至引线框架的金属焊端，然后以封装胶体包覆所述芯片以及接合引线而形成半导体封装件。
在电子系统中，除了有源的集成电路芯片外，还会用到大量的无源器件，所述无缘器件是指在不需要外加电源的条件下，就可以显示其特性的电子元件，主要包括电阻类，电感类和电容类器件，以及由这些所组成的无源滤波器、谐振器、转换器和开关等。这些元件具有很多重要的功能，如偏置、去耦、开关噪声抑制、滤波、调谐和电路终端等。
随着网络通讯、电子多媒体产品以及信息化、智能化技术快速发展，集成电路元器件的处理功能日趋重要，并越来越向着小型化、薄型化、集成化、高密度等态势发展，因而有源芯片与无源器件的高密度集成技术面临机遇和挑战。然而现有的框架封装在很多情况下，在系统中都是与分立的无源器件通过电路板走线相连接，从而导致集成度非常低，封装体内空间也没有被有效利用，而过长的电路板走线也会为系统引入更多的信号完整性问题。如何充分利用封装体内的空间，有效地提高框架封装器件的集成密度和整个集成系统的信号传输质量是目前框架封装技术的一个重要课题。
发明内容
本发明实施例提供一种集成无源器件的框架封装结构及其制备方法，其技术方案是这样实现的：
一种集成无源器件的框架封装结构，其特征在于，所述框架封装结构包括：裸片垫，设置于所述裸片垫下方的第一绝缘介质层，设置于所述第一绝缘介质层下方的金属结构层，设置于所述金属结构层下方的第二绝缘介质层，以及，设置于所述裸片垫外围的至少一个导电焊盘；所述至少一个导电焊盘与所述第二绝缘介质层连接；
所述裸片垫上设置有至少一个有源芯片，所述至少一个有源芯片与所述导电焊盘电连接。
作为一种实现方式，所述第二绝缘介质层中设置有金属互连层；
所述金属互连层与所述金属结构层电连接。
作为一种实现方式，所述金属互连层与所述导电焊盘电连接。
作为一种实现方式，所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件，其中，所述裸片垫作为所述电容元件的上极板；所述第一绝缘介质层作为所述电容元件的介质层；所述金属结构层作为所述电容元件的下极板。
作为一种实现方式，所述金属结构层设置为线圈结构而形成电感元件；所述金属结构层采用高电阻率的材料，而形成电阻元件。
作为一种实现方式，所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层。
作为一种实现方式，所述第一绝缘介质层作为所述电容元件的介质层时，由氮化硅Si3N4或二氧化硅SiO2材料制成；
所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层时，由聚酰亚胺PI或聚对苯撑苯并二噁唑PBO材料制成。
作为一种实现方式，所述至少一个有源芯片的上表面设置有焊盘端，所述焊盘端为金属结构且与所述至少一个有源芯片内部电路电连接；在所述焊盘端与所述导电焊盘之间设置金属连接线，所述至少一个有源芯片的内部电路与所述导电焊盘电连接。
一种集成无源器件的框架封装结构的制备方法，所述方法包括：
制作引线框架，所述引线框架包括裸片垫和位于裸片垫外围的导电焊盘；
在所述裸片垫下表面设置第一绝缘介质层；
在所述第一绝缘介质层下表面通过电镀工艺形成一层金属导电材料，通过光刻、刻蚀工艺去除多余的金属材料，而形成金属结构层；
在所述金属结构层的下表面通过化学气相沉积CVD、物理气相沉积PVD的工艺淀积形成第二绝缘介质层；
在所述第二绝缘介质层上通过光刻形成过孔，所述过孔穿透所述第二绝缘介质层而与金属结构层接触；在已形成过孔的第二绝缘介质层上，通过电镀工艺形成一层金属导电材料，并使所述金属导电材料填充到所述过孔内而与金属结构层连接，通过光刻刻蚀去除多余的金属导电材料，而在第二绝缘介质的上表面形成金属互连层；
在所述裸片垫上表面设置至少一个有源芯片，并使所述至少一个有源芯片与所述导电焊盘电连接。
作为一种实现方式，所述使所述至少一个有源芯片与所述导电焊盘电连接，包括：
在所述至少一个有源芯片的上表面设置焊盘端，使所述焊盘端为金属结构且与所述至少一个有源芯片内部电路电连接；在所述焊盘端与所述导电焊盘之间设置金属连接线，使所述至少一个有源芯片的内部电路与所述导电焊盘电连接。
作为一种实现方式，所述方法还包括：
使所述金属互连层与所述导电焊盘电连接。
作为一种实现方式，所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件，其中，所述裸片垫作为所述电容元件的上极板；所述第一绝缘介质层作为所述电容元件的介质层；所述金属结构层作为所述电容元件的下极板。
作为一种实现方式，所述方法还包括：
使所述金属结构层设置为线圈结构而形成电感元件；使所述金属结构层采用高电阻率的材料，而形成电阻元件。
作为一种实现方式，所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层。
作为一种实现方式，所述第一绝缘介质层作为所述电容元件的介质层时，由氮化硅Si3N4或二氧化硅SiO2材料制成；
所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层时，由聚酰亚胺PI或聚对苯撑苯并二噁唑PBO材料制成。
本发明实施例的集成无源器件的框架封装结构由下述方式制成：制作引线框架，所述引线框架包括裸片垫和位于裸片垫外围的导电焊盘；在所述裸片垫下表面设置第一绝缘介质层；在所述第一绝缘介质层下表面通过电镀工艺形成一层金属导电材料，通过光刻、刻蚀工艺去除多余的金属材料，而形成金属结构层；在所述金属结构层的下表面通过化学气相沉积CVD、物理气相沉积PVD的工艺淀积形成第二绝缘介质层；在所述第二绝缘介质层上通过光刻形成过孔，所述过孔穿透所述第二绝缘介质层而与金属结构层接触；在已形成过孔的第二绝缘介质层上，通过电镀工艺形成一层金属导电材料，并使所述金属导电材料填充到所述过孔内而与金属结构层连接，通过光刻刻蚀去除多余的金属导电材料，而在第二绝缘介质的上表面形成金属互连层；在所述裸片垫上表面设置至少一个有源芯片，并使所述至少一个有源芯片与所述导电焊盘电连接。本发明实施例的集成无源器件的框架封装结构中，可以在框架封装结构的裸片垫背面通过常规工艺集成大量的无源器件，这种结构充分利用了框架封装中裸片垫背面的空白区域，可以为本发明实施例的框架封装体中的芯片提供无源器件，还可以为整个系统中的其他芯片提供无源器件，而不需要增加额外的分立无源器件，本发明实施例可以有效提高整个系统的集成密度。同时，无源器件可以通过一层水平方向的金属走线连接到框架结构的导电焊盘上，通过导电焊盘与有源芯片相关信号网络进行电性连接，极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。
附图说明
图1为本发明实施例一的集成无源器件的框架封装结构示意图；
图2为本发明实施例的引线框架结构示意图；
图3为本发明实施例的引线框架形成第一绝缘介质层后的结构示意图；
图4为本发明实施例的形成金属结构层后的结构示意图；
图5为本发明实施例的形成第二绝缘介质层后的结构示意图；
图6为本发明实施例的形成金属互连层后的结构示意图；
图7为本发明实施例二的集成无源器件的框架封装结构示意图；
图8为本发明实施例三的集成无源器件的框架封装结构示意图；
图9为本发明实施例四的集成无源器件的框架封装结构示意图。
具体实施方式
为了能够更加详尽地了解本发明的特点与技术内容，下面结合附图对本发明的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明。
为了解决现有框架封装技术中有源芯片与无源器件集成度不够高，电性能损耗大的问题，本发明实施例提供一种集成无源器件的框架封装结构及其制备方法，本发明实施例的集成无源器件的框架封装结构可以将无源器件与有源芯片集成到同一框架封装结构中，从而有效提高了封装集成度，极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。
具体地，本发明实施例的集成无源器件的框架封装结构包括裸片垫；至少一个导电焊盘，所述导电焊盘位于裸片垫四周；在所述裸片垫下表面形成第一绝缘介质层；在所述第一绝缘介质层下表面形成金属结构层；在所述金属结构层下表面形成第二绝缘介质层；在所述第二绝缘介质层中形成金属互连层；在所述裸片垫的上表面放置至少一个有源芯片，所述有源芯片上表面设置有焊盘端，所述有源芯片可以通过金属打线的方式与导电焊盘进行电连接。
所述裸片垫可以作为有源芯片的支撑体，封装系统的散热体，还可以作为电容元件的上极板；所述导电焊盘可将芯片管脚与封装体外部管脚相连接；所述第一绝缘介质层可以作为电容元件的介质层，也可以作为电阻、电感元件与裸片垫之间的绝缘层；所述金属结构层可以作为电容元件的下极板，也可以形成线圈结构作为电感元件，还可以为高电阻率的材料形成电阻元件；所述金属互连层可以通过过孔与金属结构层进行电连接，从而将无源器件管脚连接到导电焊盘上，也可以将无源器件管脚引出到封装体外；所述焊盘端为金属结构且与有源芯片内部电路结构电性互连。
所述裸片垫、第一绝缘介质层以及金属结构层所形成的电容元件，金属结构层通过特殊物理结构形成的电感、电阻元件均可称为无源器件。
本发明实施例的集成无源器件的框架封装结构的制备方法，包括以下步骤：
步骤一，提供引线框架，所述引线框架包括裸片垫和位于裸片垫外围的导电焊盘；
步骤二，在所述裸片垫下表面形成第一绝缘介质层，所述第一绝缘层通过化学气相沉积CVD、物理气相沉积PVD等工艺淀积形成；
步骤三，在所述第一绝缘介质层下表面通过电镀工艺形成一层金属导电材料，然后通过光刻、刻蚀工艺等工艺去除不需要的金属材料，从而形成金属结构层，所述金属结构层的形状可以为水平方向呈阵列排布的金属平面作为电容元件的下极板，也可以为线圈结构从而构成电感元件，还可以为高电阻率导电材料平面从而构成电阻元件；
步骤四，在所述金属结构层的下表面形成第二绝缘介质层，所述第二绝缘介质层可以通过CVD、PVD等工艺淀积形成；
步骤五，在所述第二绝缘介质层上通过光刻形成过孔，所述过孔穿透第二绝缘介质层并与金属结构层部分金属导电材料相接触，然后在已形成过孔的第二绝缘介质层上，通过电镀等工艺覆盖一层金属导电材料，并且该金属导电材料填充到过孔内，与金属结构层的金属导电材料连接，最后通过光刻刻蚀去除掉不需要的金属材料，从而在第二绝缘介质的上表面形成金属互连层；
步骤六，在所述裸片垫上表面放置有源芯片，所述有源芯片上表面设置有焊盘端，所述焊盘端为金属结构且与芯片内部电路结构电性互连。在有源芯片上表面的焊盘端与引线框架导电焊盘之间形成金属键合线，从而实现有源芯片内部电路与导电焊盘的电性连接。
以下结合附图，对本发明实施例的技术方案的实质作进一步阐述。
图1为本发明实施例的集成无源器件的框架封装结构示意图，如图1所示，本发明实施例的集成无源器件的框架封装结构包括裸片垫102，至少一个导电焊盘101，第一绝缘介质层103，金属结构层104，第二绝缘介质层105以及金属互连层106，其中，所述裸片垫102为导电金属材料，所述裸片垫102可以作为有源芯片的支撑体，本发明实施例的集成无源器件的框架封装结构的散热体，还可以作为电容元件的上极板；所述导电焊盘101位于裸片垫102四周，所述导电焊盘101为导电金属材料，可将有源芯片的管脚与本发明实施例的集成无源器件的框架封装结构的外部管脚相连接；在所述裸片垫102下表面形成第一绝缘介质层103，所述第一绝缘介质层103可以由氮化硅Si3N4或二氧化硅SiO2等高介电常数介质材料作为电容元件的介质层，所述第一绝缘介质层103也可以由聚酰亚胺(PI)或聚对苯撑苯并二噁唑(PBO)等有机聚合物材料作为电阻、电感元件与裸片垫102之间的绝缘层；在所述第一绝缘介质层103下表面形成金属结构层104，所述金属结构层104可以为一个或者多个在同一平面放置的金属平面结构作为电容元件的下极板，也可以形成线圈结构作为电感元件，还可以为高电阻率的材料形成电阻元件；在所述金属结构层104下表面形成第二绝缘介质层105，所述第二绝缘介质层105可以为有机聚合物等不导电材料；在所述第二绝缘介质层105中形成金属互连层106，所述金属互连层106可以通过过孔107内的金属导电材料与金属结构层104进行电连接，所述金属互连层106可以将无源器件连接到导电焊盘101上，从而与有源芯片201相关信号进行电连接，也可以将无源器件引出到本发明实施例的集成无源器件的框架封装结构外，从而与其他外部芯片相连；在所述裸片垫102的上表面放置至少一个有源芯片201，所述有源芯片201上表面设置有焊盘端202，所述焊盘端202为金属结构且与有源芯片201内部电路结构电性互连，所述有源芯片201可以通过金属打线的方式与导电焊盘101进行电连接。具体地，焊盘端202为金属结构且与有源芯片201内部电路电连接；在所述焊盘端202与所述导电焊盘101之间设置金属连接线，使有源芯片201的内部电路与导电焊盘202电连接。
所述裸片垫102、第一绝缘介质层103以及金属结构层104所形成的电容元件，金属结构层104通过特殊物理结构形成的电感元件、电阻元件，电容元件电感元件及电阻元件均称为无源器件。
本发明实施例还记载了一种集成无源器件的框架封装结构的制备方法，包括以下步骤：
步骤一，如图2所示，提供引线框架，所述引线框架包括裸片垫102和位于裸片垫外围的导电焊盘101。所述裸片垫102和导电焊盘101均为导电金属材料形成；
步骤二，如图3所示，在所述裸片垫102下表面形成第一绝缘介质层103，所述第一绝缘层103通过PVD、CVD等工艺淀积形成，其材料可以为Si3N4、SiO2等高介电常数介质作为电容元件的介质层，也可以为PI、PBO等有机聚合物作为电阻、电感元件与裸片垫102之间的绝缘层；
步骤三，如图4所示，在所述第一绝缘介质层103下表面通过电镀工艺形成一层金属导电材料，所述金属导电材料可以为铜(CU)、铝(Al)、银(Ag)、金(Au)等低电阻率导电材料构成电容下极板和电感元件，也可以为镍铬合金、氮化钽等高电阻率材料构成电阻元件。然后通过光刻、刻蚀工艺等工艺去除多余的金属材料，从而形成金属结构层104，所述金属结构层104的形状可以为水平方向呈阵列排布的金属平面作为电容元件的下极板，从而与第一绝缘介质层103以及裸片垫102共同构成电容元件，也可以为线圈结构从而构成电感元件，还可以为高电阻率导电材料平面从而构成电阻元件，所述电容、电感、电阻元件均可称为无源器件。
步骤四，如图5所示，在所述金属结构层104的下表面形成第二绝缘介质层105，所述第二绝缘介质层105可以通过化学气相沉积(CVD)、物理气相沉积(PVD)等工艺淀积形成，第二绝缘介质层105的绝缘介质材料覆盖金属结构层104，且填充于金属结构层104金属材料之间的空隙处；
步骤五，如图6所示，在所述第二绝缘介质层105上通过光刻形成过孔107，所述过孔107穿透第二绝缘介质层105并与金属结构层104部分金属导电材料相接触，然后在已形成过孔107的第二绝缘介质层105上，通过电镀等工艺覆盖一层金属导电材料，并且该金属导电材料填充到过孔107内，与金属结构层104的金属导电材料连接，最后通过光刻刻蚀去除掉多余的金属材料，从而在第二绝缘介质105的上表面形成金属互连层106，所述金属互连层106可以将无源器件管脚连接到导电焊盘101上，从而与有源芯片201相关信号进行电连接，也可以将所述无源器件管脚引出到本发明实施例的集成无源器件的框架封装结构外，从而与其他外部芯片连接；
步骤六，如图1所示，在所述裸片垫102上表面放置有源芯片201，所述有源芯片201上表面设置有焊盘端202，所述焊盘端202为金属结构且与芯片201内部电路结构电性互连。在有源芯片201上表面的焊盘端202与引线框架导电焊盘101之间形成金属键合线，从而实现有源芯片201内部电路与导电焊盘101的电性连接；
进一步地，如图7所示，在图6所示的封装结构的基础上，在金属互连层106下方通过植球、电镀等工艺形成金属焊球，从而与其他封装结构或者裸芯片进行电性连接。
进一步地，如图8所示，以本发明的制备方法步骤五所示的方法，在第二绝缘介质105的下表面形成的金属互连层106可以为多层的金属互连结构，从而满足更高密度信号的互连。
进一步地，如图9所示，在裸片垫102上表面可以通过现有多芯片集成工艺集成更多的有源芯片，从而形成框架多芯片封装结构。
本发明实施例的集成无源器件的框架封装结构中，可以在框架封装结构的裸片垫背面通过常规工艺集成大量的无源器件，这种结构充分利用了框架封装中裸片垫背面的空白区域，可以为本发明实施例的框架封装体中的芯片提供无源器件，还可以为整个系统中的其他芯片提供无源器件，而不需要增加额外的分立无源器件，本发明实施例可以有效提高整个系统的集成密度。同时，无源器件可以通过一层水平方向的金属走线连接到框架结构的导电焊盘上，通过导电焊盘与有源芯片相关信号网络进行电性连接，极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。
本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (13)

1.一种集成无源器件的框架封装结构，其特征在于，所述框架封装结构包括：裸片垫，设置于所述裸片垫下方的第一绝缘介质层，设置于所述第一绝缘介质层下方的金属结构层，设置于所述金属结构层下方的第二绝缘介质层，以及，设置于所述裸片垫外围的至少一个导电焊盘；所述至少一个导电焊盘与所述第二绝缘介质层连接；
所述裸片垫上设置有至少一个有源芯片，所述至少一个有源芯片与所述导电焊盘电连接；
其中，所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件；或者是，所述金属结构层设置为线圈结构而形成电感元件；或者是，所述金属结构层采用高电阻率的材料而形成电阻元件。
2.根据权利要求1所述的集成无源器件的框架封装结构，其特征在于，所述第二绝缘介质层中设置有金属互连层；
所述金属互连层与所述金属结构层电连接。
3.根据权利要求1所述的集成无源器件的框架封装结构，其特征在于，所述金属互连层与所述导电焊盘电连接。
4.根据权利要求1至3任一项所述的集成无源器件的框架封装结构，其特征在于，当所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件时，所述裸片垫作为所述电容元件的上极板；所述第一绝缘介质层作为所述电容元件的介质层；所述金属结构层作为所述电容元件的下极板。
5.根据权利要求1所述的集成无源器件的框架封装结构，其特征在于，所述金属结构层设置为线圈结构而形成电感元件，或者所述金属结构层采用高电阻率的材料而形成电阻元件时，所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层。
6.根据权利要求5所述的集成无源器件的框架封装结构，其特征在于，所述第一绝缘介质层作为所述电容元件的介质层时，由氮化硅Si3N4或二氧化硅SiO2材料制成；
所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层时，由聚酰亚胺PI或聚对苯撑苯并二噁唑PBO材料制成。
7.根据权利要求5所述的集成无源器件的框架封装结构，其特征在于，所述至少一个有源芯片的上表面设置有焊盘端，所述焊盘端为金属结构且与所述至少一个有源芯片内部电路电连接；在所述焊盘端与所述导电焊盘之间设置金属连接线，所述至少一个有源芯片的内部电路与所述导电焊盘电连接。
8.一种集成无源器件的框架封装结构的制备方法，其特征在于，所述方法包括：
制作引线框架，所述引线框架包括裸片垫和位于裸片垫外围的导电焊盘；
在所述裸片垫下表面设置第一绝缘介质层；
在所述第一绝缘介质层下表面通过电镀工艺形成一层金属导电材料，通过光刻、刻蚀工艺去除多余的金属材料，而形成金属结构层；
在所述金属结构层的下表面通过化学气相沉积CVD、物理气相沉积PVD的工艺淀积形成第二绝缘介质层；
在所述第二绝缘介质层上通过光刻形成过孔，所述过孔穿透所述第二绝缘介质层而与金属结构层接触；在已形成过孔的第二绝缘介质层上，通过电镀工艺形成一层金属导电材料，并使所述金属导电材料填充到所述过孔内而与金属结构层连接，通过光刻刻蚀去除多余的金属导电材料，而在第二绝缘介质的上表面形成金属互连层；
在所述裸片垫上表面设置至少一个有源芯片，并使所述至少一个有源芯片与所述导电焊盘电连接；
其中，所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件；或者是，所述金属结构层设置为线圈结构而形成电感元件；或者是，所述金属结构层采用高电阻率的材料而形成电阻元件。
9.根据权利要求8所述的集成无源器件的框架封装结构的制备方法，其特征在于，所述使所述至少一个有源芯片与所述导电焊盘电连接，包括：
在所述至少一个有源芯片的上表面设置焊盘端，使所述焊盘端为金属结构且与所述至少一个有源芯片内部电路电连接；在所述焊盘端与所述导电焊盘之间设置金属连接线，使所述至少一个有源芯片的内部电路与所述导电焊盘电连接。
10.根据权利要求8所述的集成无源器件的框架封装结构的制备方法，其特征在于，所述方法还包括：
使所述金属互连层与所述导电焊盘电连接。
11.根据权利要求9至10任一项所述的集成无源器件的框架封装结构的制备方法，其特征在于，当所述裸片垫、所述金属结构层以及所述第一绝缘介质层形成电容元件时，所述裸片垫作为所述电容元件的上极板；所述第一绝缘介质层作为所述电容元件的介质层；所述金属结构层作为所述电容元件的下极板。
12.根据权利要求8所述的集成无源器件的框架封装结构的制备方法，其特征在于，所述金属结构层设置为线圈结构而形成电感元件，或者所述金属结构层采用高电阻率的材料而形成电阻元件时，所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层。
13.根据权利要求8所述的集成无源器件的框架封装结构的制备方法，其特征在于，所述第一绝缘介质层作为所述电容元件的介质层时，由氮化硅Si3N4或二氧化硅SiO2材料制成；
所述第一绝缘介质层作为所述电阻元件、所述电感元件与所述裸片垫之间的绝缘层时，由聚酰亚胺PI或聚对苯撑苯并二噁唑PBO材料制成。
CN201511031260.6A 2015-12-31 2015-12-31 集成无源器件的框架封装结构及其制备方法 Active CN106935517B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201511031260.6A CN106935517B (zh) 2015-12-31 2015-12-31 集成无源器件的框架封装结构及其制备方法
PCT/CN2016/100956 WO2017113921A1 (zh) 2015-12-31 2016-09-29 集成无源器件的框架封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511031260.6A CN106935517B (zh) 2015-12-31 2015-12-31 集成无源器件的框架封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106935517A CN106935517A (zh) 2017-07-07
CN106935517B true CN106935517B (zh) 2019-07-09

Family

ID=59224573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511031260.6A Active CN106935517B (zh) 2015-12-31 2015-12-31 集成无源器件的框架封装结构及其制备方法

Country Status (2)

Country Link
CN (1) CN106935517B (zh)
WO (1) WO2017113921A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200351A (zh) * 2018-10-31 2020-05-26 圣邦微电子（北京）股份有限公司 电源模块及其封装集成方法
CN112005496A (zh) * 2019-03-26 2020-11-27 深圳市汇顶科技股份有限公司 具有随机信号发生器件的集成装置、制备方法及电子设备
CN110739396B (zh) * 2019-11-11 2023-08-08 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
CN112290806A (zh) * 2020-09-22 2021-01-29 中国电子科技集团公司第五十五研究所 一种电源电路封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656249A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 一种圆片级封装多层互连结构、制作方法及应用
CN103996663A (zh) * 2013-02-18 2014-08-20 英飞凌科技股份有限公司 半导体模块及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4091050B2 (ja) * 2005-01-31 2008-05-28 株式会社三井ハイテック 半導体装置の製造方法
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656249A (zh) * 2009-07-10 2010-02-24 中国科学院上海微系统与信息技术研究所 一种圆片级封装多层互连结构、制作方法及应用
CN103996663A (zh) * 2013-02-18 2014-08-20 英飞凌科技股份有限公司 半导体模块及其形成方法

Also Published As

Publication number Publication date
CN106935517A (zh) 2017-07-07
WO2017113921A1 (zh) 2017-07-06

Similar Documents

Publication Publication Date Title
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
CN104882417B (zh) 集成无源倒装芯片封装
US6489676B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
US9257419B2 (en) Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof
US10707156B2 (en) Electronic device
CN106935517B (zh) 集成无源器件的框架封装结构及其制备方法
US6713317B2 (en) Semiconductor device and laminated leadframe package
CN105990268B (zh) 电子封装结构及其制法
WO2015000591A2 (en) Heat isolation structures for high bandwidth interconnects
CN109801894A (zh) 芯片封装结构和封装方法
CN110085973A (zh) 天线封装结构及封装方法
TW201803053A (zh) 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法
JP5165729B2 (ja) 半導体装置のチップスケールパッケージおよびその製造方法
JP6842433B2 (ja) 電子デバイス
TWI590349B (zh) 晶片封裝體及晶片封裝製程
CN110060983A (zh) 天线封装结构及封装方法
US20230209842A1 (en) Memory system packaging structure, and method for forming the same
CN107871732A (zh) 封装结构
CN113948500A (zh) 半导体封装结构
CN117413356A (zh) 一种封装结构、封装方法以及功率放大器
CN116798993A (zh) 封装结构及其形成方法
CN110867421A (zh) 一种集成电路封装结构
CN112185895A (zh) 三维堆叠结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant