CN110867421A - 一种集成电路封装结构 - Google Patents
一种集成电路封装结构 Download PDFInfo
- Publication number
- CN110867421A CN110867421A CN201911335417.2A CN201911335417A CN110867421A CN 110867421 A CN110867421 A CN 110867421A CN 201911335417 A CN201911335417 A CN 201911335417A CN 110867421 A CN110867421 A CN 110867421A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- layers
- component
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 14
- 239000002356 single layer Substances 0.000 claims 4
- 239000002131 composite material Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 238000007654 immersion Methods 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 4
- 206010063385 Intellectualisation Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供了一种集成电路的封装结构，所述封装结构包含所述集成电路的上基板1、下基板2、元件3、中间填充层21；上基板1的上层金属层4为整个集成电路的散热层；上基板1的下层金属层5通过联结Pad 6、7、8与元件3和下基板2互联；上基板1与下基板2通过沉金17、18互联；下基板2的上层金属层9通过Pad 11、12与元件3互联；下基板2的上层金属层9、下层金属层10通过通孔沉金19、20互联；下基板2的下层金属层10上的联结Pad 13、14、15、16是整个集成电路的外部联结Pad。
Description
技术领域
本申请涉及一种集成电路封装结构，尤其是集成电路的小型化与高功率密度化的封装结构。
背景技术
集成电路在满足摩尔定律的基础上尺寸越做越小。尺寸越小，技术进步越困难。而设备的智能化，小型化，功率密度的程度越来越高，为解决设备小型化，智能化，超高功率密度这些问题，不但需要提升各种功能的管芯的功能，效率，缩小其面积，体积；还需要在封装技术层面上完成小型化，集成化，高功率密度化等技术要求，并解决由此带来的集成电路的散热问题，生产工艺复杂，生产周期长，生产成本高等问题。
现有很多集成电路封装结构，有沿用常规的封装方式，采用框架安装各种管芯，采用线材键合作电气联结，在功率较大时，常常采用较粗的键合线和较多的键合线。此类封装方式有比如IPM模组的DIP封装，单颗MOSFET的TO220封装等，此类封装体积通常都比较大，不适宜小型化应用。由于需要多根键合线，键合工序周期长，成本高，从而导致总体性价比不高。而为了解决高功率密度的问题，QFN封装方式由于带有较大散热片常常在一些要求高功率密度的产品上得到广泛的应用；在QFN封装内部，键合线由金线，铜线，铝线转向具有大通流能力的铝片，铜片，并由此减少了接触电阻，降低了封装的寄生参数。这是一种在小型化和高功率密度产品上比较成功的封装结构。同样的，BGA封装也具有更小的体积、更好的散热性能和电性能以及更短的电气联结路线从而在多引脚的CPU以及内存芯片上得到广泛应用。本申请在此基础上，提出了一种封装结构，该方法结合QFN和BGA封装的优点，满足大电流联结，小封装尺寸，多层结构的联结结构，生产工艺简单，性价比高，具有较高的经济性。
发明内容
依据本申请一方面本集成电路封装结构包括上基板，下基板，中间填充层，中间填充层中可能还包含其他的中间基板层，元件被上下基板夹在中间填充层之中，与上下基板直接联结或者与中间填充层中的其他中间基板层直接联结。上基板，下基板，元件，中间基板通过焊接的方法电气联结和物理联结。
依据本申请另一方面通过本集成电路封装方法封装的集成电路有明显的分层结构，上下两层基板层，中间的元件层，中间基板层，元件层或者中间基板层还被中间的填充层所包裹，填充层使用填充材料加强元件以及上下层的基板的固定，保证元件热的导出，电的绝缘，以及整个集成电路的结构的稳定性。
上下两层的基板是分层的，中间基板层也是分层的。设计好的金属层通过联结Pad完成集成电路的互联，满足大电流互联要求，满足最短联结线路要求，满足最佳导热要求。
上层基板可选的可以只有一层金属层，此金属层通过联结Pad与元件联结。
上层基板可选的可以只有一层金属层，此金属层直接暴露在外，加强导热。
上层基板可选的可以有上下两层金属层，内层金属层通过联结Pad与元件联结，外层金属层直接暴露在外，加强导热。
上层基板可选的可以有多层金属层，除了上下两层金属层的内层金属层通过联接Pad与元件联结，外层金属层直接暴露在外，加强导热以外，上层基板内部还有一层或者多层金属层，并通过开孔沉金，以完成复杂的集成电路互联。
下层基板可选的一定有一层金属层，此金属层上的联结Pad就是此集成电路的联结Pad，留待PCB应用。
下层基板可选的可以有多层金属层，除了外层金属层用作此集成电路的联结Pad外，下层基板还可以有多层金属层，并通过开孔沉金互联，以完成复杂的集成电路互联。
可选的中间基板可选的具有上层基板和下层基板的所有特点，通过联结Pad与元件和其他基板联结。
本申请实施例中，集成电路封装结构内部联结线路短，导流能力强，导热能力强，寄生电参数小，可以满足市场上对集成电路更小型化，更高功率密度的要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出依据本申请一实施例的单芯片集成电路封装结构；
图2示出依据本申请另一实施例的双芯片集成电路封装结构。
具体实现方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
下面结合本申请实施例的附图，对本发明实施例的技术方案描述如下。
图1示出依据本申请一实施例的单芯片集成电路封装结构101，包括上基板1、元件3及下基板2，上基板1上的上层金属层4、下层金属层5以及下层金属层5上的联结Pad 6、7、8，下基板2上的上层金属层9、下层金属层10以及上层金属层9上联结Pad 11、12，下层金属层10上的联结Pad 13、14、15、16。上基板1与下基板2联结用的沉金17、18，下基板2的上层金属层9、下层金属层10通孔沉金19、20，用于中间填充层的21，上基板1中间层22、下基板2中间层23。
图2示出依据本申请一实施例的双芯片集成电路封装结构201，包括上基板1、元件3、元件4及下基板2，上基板1上的上层金属层5、下层金属层6以及下层金属层6上的联结Pad7、8、9、10，下基板2上的上层金属层11、下层金属层12以及上层金属层11上的Pad 13、14、15、16，下层金属层12上的联结Pad 17、18、19、20、21、联结Pad 22。上基板1与下基板2联结用的沉金23、24，下基板2的上层金属层11、下层金属层12通孔沉金25、26、27、28，用于中间填充层的29，上基板1中间层30、下基板2中间层31。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (8)
1.一种集成电路封装结构，其特征在于，所述封装结构中包含元件，上下两层基板以及中间的填充层，元件与上下基板通过焊接方法作结构以及电气联结，元件以及元件与基板的联结点都被中间的填充层紧密包裹。
2.如权利要求1所述的结构，其特征在于，所述元件是单颗元件或多颗元件，所述元件为有源芯片和/或无源器件。
3.如权利要求1所述的结构，其特征在于，所述元件用于电气联结的Pad集中在元件的一个面上，或分布在元件的上下两个面上。
4.如权利要求1所述的结构，其特征在于，所述基板是单层的或是多层堆叠的，基板的材料是有机材料、无机材料或者复合材料，单层的基板是单层金属或者绝缘层，基板上有单层，双层或者多层金属层，双层或者多层金属层之间以基板材料作绝缘隔离。
5.如权利要求1所述的结构，其特征在于，所述基板上开孔埋铜以达到基板中各层之间的互联，基板上下表层的金属层有用于电气联结的Pad，其余非电气联结部分都做绝缘、阻焊处理。
6.如权利要求1所述的结构，其特征在于，所述元件的联结Pad适合与基板上的联结Pad作互联，元件上的Pad与基板上Pad的联结采用焊接的方法。
7.如权利要求1所述的结构，其特征在于，所述填充层使用高导热绝缘材料作填充，以保护上下两个基板层之间的元件以及元件与基板的联结焊点。
8.如权利要求1所述的结构，其特征在于，所述结构中包含上下两层的基板层，中间的填充层中的中间基板层的数量为零或者多于2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335417.2A CN110867421A (zh) | 2019-12-23 | 2019-12-23 | 一种集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335417.2A CN110867421A (zh) | 2019-12-23 | 2019-12-23 | 一种集成电路封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110867421A true CN110867421A (zh) | 2020-03-06 |
Family
ID=69659860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911335417.2A Pending CN110867421A (zh) | 2019-12-23 | 2019-12-23 | 一种集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867421A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227586A (ja) * | 2006-02-23 | 2007-09-06 | Cmk Corp | 半導体素子内蔵基板及びその製造方法 |
| KR20090089017A (ko) * | 2008-02-18 | 2009-08-21 | 앰코 테크놀로지 코리아 주식회사 | 코인볼을 이용한 반도체 패키지 |
| US20100237481A1 (en) * | 2009-03-20 | 2010-09-23 | Chi Heejo | Integrated circuit packaging system with dual sided connection and method of manufacture thereof |
| US20120193789A1 (en) * | 2011-01-27 | 2012-08-02 | Unimicron Technology Corporation | Package stack device and fabrication method thereof |
| JP2014107506A (ja) * | 2012-11-29 | 2014-06-09 | National Institute Of Advanced Industrial & Technology | 半導体モジュール |
| JP2017135364A (ja) * | 2016-01-29 | 2017-08-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板およびこれを具備した電子素子パッケージ |
| CN107068634A (zh) * | 2017-01-23 | 2017-08-18 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的多芯片功率放大器结构及其制作方法 |
| CN210778556U (zh) * | 2019-12-23 | 2020-06-16 | 上海智粤自动化科技有限公司 | 一种集成电路封装结构 |
-
2019
- 2019-12-23 CN CN201911335417.2A patent/CN110867421A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227586A (ja) * | 2006-02-23 | 2007-09-06 | Cmk Corp | 半導体素子内蔵基板及びその製造方法 |
| KR20090089017A (ko) * | 2008-02-18 | 2009-08-21 | 앰코 테크놀로지 코리아 주식회사 | 코인볼을 이용한 반도체 패키지 |
| US20100237481A1 (en) * | 2009-03-20 | 2010-09-23 | Chi Heejo | Integrated circuit packaging system with dual sided connection and method of manufacture thereof |
| US20120193789A1 (en) * | 2011-01-27 | 2012-08-02 | Unimicron Technology Corporation | Package stack device and fabrication method thereof |
| JP2014107506A (ja) * | 2012-11-29 | 2014-06-09 | National Institute Of Advanced Industrial & Technology | 半導体モジュール |
| JP2017135364A (ja) * | 2016-01-29 | 2017-08-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板およびこれを具備した電子素子パッケージ |
| CN107068634A (zh) * | 2017-01-23 | 2017-08-18 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的多芯片功率放大器结构及其制作方法 |
| CN210778556U (zh) * | 2019-12-23 | 2020-06-16 | 上海智粤自动化科技有限公司 | 一种集成电路封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11462510B2 (en) | Stacked package structure and stacked packaging method for chip | |
| US9659854B2 (en) | Embedded packaging for devices and systems comprising lateral GaN power transistors | |
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| US7364949B2 (en) | Semiconductor device package | |
| US8451621B2 (en) | Semiconductor component and method of manufacture | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US20060056213A1 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
| CN110556369B (zh) | 具有磁性装置的电子模块 | |
| US7551455B2 (en) | Package structure | |
| US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| CN111128917A (zh) | 一种芯片封装结构及其制作方法 | |
| CN106935517B (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| CN111627872A (zh) | 具有热沉的半导体封装 | |
| CN210778556U (zh) | 一种集成电路封装结构 | |
| US20130020572A1 (en) | Cap Chip and Reroute Layer for Stacked Microelectronic Module | |
| CN103887187B (zh) | 半导体封装结构的形成方法 | |
| CN110867421A (zh) | 一种集成电路封装结构 | |
| JP5165729B2 (ja) | 半導体装置のチップスケールパッケージおよびその製造方法 | |
| CN211295098U (zh) | 封装结构 | |
| CN213601858U (zh) | 一种芯片电极焊接互联密集型封装结构 | |
| JP3027269U (ja) | 電子部品用パッケージ | |
| TW202203387A (zh) | 導線架封裝結構 | |
| CN115274643A (zh) | 封装体及其封装方法 | |
| TWI447890B (zh) | 晶片封裝結構及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200508 Address after: 201804 room 603, 220 Lane 6130, Jiasong North Road, Jiading District, Shanghai Applicant after: Shanghai Zhiyue Automation Technology Co.,Ltd. Address before: Room 4005-8, No.1 Chuanghui Road, Huishan District, Wuxi City, Jiangsu Province Applicant before: Wuxi Qingzhi Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240425 Address after: 518109 No. 28 Sunshine Road, Longhua District, Shenzhen, Guangdong Province Applicant after: Ling Qianhe Country or region after: China Address before: Room 603, No. 220, Lane 6130, Jiasong North Road, Jiading District, Shanghai, April 2018 Applicant before: Shanghai Zhiyue Automation Technology Co.,Ltd. Country or region before: China |