CN211295098U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN211295098U CN211295098U CN201921982910.9U CN201921982910U CN211295098U CN 211295098 U CN211295098 U CN 211295098U CN 201921982910 U CN201921982910 U CN 201921982910U CN 211295098 U CN211295098 U CN 211295098U
- Authority
- CN
- China
- Prior art keywords
- electrical connection
- connection layer
- package structure
- type
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型实施例公开了一种封装结构及其制造方法,包括:第一电气连接层,所述封装结构的外引脚位于所述第一电气连接层的下表面;芯片,位于所述第一电气连接层的上表面上,所述第一电气连接层上表面与下表面相对;第一类电子元件,位于所述芯片的上方;金属柱,位于所述第一类电子元件与所述第一电气连接层之间,所述第一类电子元件通过所述金属柱与所述第一电气连接层实现电连接,以增加所述封装结构的散热。
Description
技术领域
本实用新型涉及半导体技术领域,更具体地,涉及一种封装结构。
背景技术
在IC封装模块电源中,通常在一个金属框架上直接贴装电感器件,为了减小模块电源封装的体积,逐渐开始用集成度高的封装结构来替代分立的封装结构。例如,如图1所示,经常采用特殊长出腿的定制电感101,并将IC芯片103置于电感下方。这样做能够减小整个封装的尺寸面积。但是,电感本身的出腿102很长,又很细,导致直流电阻很大,且电感工作时产生的损耗发热很不容易散掉。IC芯片需要先进行一次封装以后,再和电感等其他器件一起封装,且由于IC封装和电感贴装时均需要占据引线框架的面积,使得可集成的器件的空间会比较小,电路走线相当于单层PCB,灵活性较差。
实用新型内容
有鉴于此,本实用新型提供了一种封装结构及其制造方法,以增加所述封装结构的散热,提高器件的集成度。
根据本实用新型的第一方面,提供一种封装结构,包括:第一电气连接层,所述封装结构的外引脚位于所述第一电气连接层的下表面;芯片,位于所述第一电气连接层的上表面上,所述第一电气连接层上表面与下表面相对;第一类电子元件,位于所述芯片的上方;金属柱,位于所述第一类电子元件与所述第一电气连接层之间,所述第一类电子元件通过所述金属柱与所述第一电气连接层实现电连接,以增加所述封装结构的散热。
优选地,所述封装结构还包括设置在第一电气连接层与所述第一类电子元件之间的第二类电子元件。
优选地,所述金属柱作为所述第一类电子元件的引脚电极,以降低所述第一类电子元件电气路径上的直流阻抗。
优选地,所述金属柱位于所述第一类电子元件的散热通路上,以降低所述第一类电子元件至所述封装结构外引脚的热阻。
优选地,所述金属柱是实心的。
优选地,所述金属柱的高度不小于0.3mm。
优选地,所述金属柱与所述第一类电子元件的焊盘接触,以作为所述第一类电子元件的引脚电极。
优选地,所述芯片配置为已封装好IC芯片。
优选地,所述芯片配置为裸芯片,所述芯片的有源面朝向所述第一电气连接层,所述芯片的背面不包括电极。
优选地,所述封装结构还包括位于所述芯片上方的第二电气连接层,其中,所述第一类电子元件位于在所述第二电气连接层上。
优选地,所述金属柱焊接在所述第一电气连接层与第二电气连接层之间,所述第一类电子元件的焊盘通过第二电气连接层与所述金属柱连接。
优选地,所述芯片的背面通过黏结胶粘贴在所述第一电气连接层上,所述芯片的有源面朝向所述第二电气连接层。
优选地,所述封装结构还包括位于所述第一电气连接层与所述第二电气连接层之间的空心柱,所述芯片有源面的焊盘通过所述空心柱与所述第一电气连接层实现电连接。
优选地,所述第一类电子元件的其中一个焊盘通过第二电气连接层与所述芯片有源面的焊盘实现电连接。
优选地,所述芯片的有源面朝向所述第一电气连接层,所述芯片的背面包括电极。
优选地,所述芯片背面的电极通过所述空心柱与所述第一电气连接层实现电连接。
优选地,所述第一电气连接层配置为金属框架。
优选地,所述第一电气连接层通过RDL工艺电镀形成。
优选地,所述封装结构还包括第一封装体,用于囊封所述第一电气连接层,所述芯片,所述金属柱以及所述第二类电子元件。
优选地,所述封装结构还包括第一封装体,用于囊封所述第一电气连接层,所述芯片,所述金属柱,所述第二类电子元件以及所述空心柱。
优选地,所述封装结构还包括第二封装体,用于囊封所述第二电气连接层。
优选地,所述第二类电子元件为电容或电阻。
优选地,所述金属柱为铜柱。
优选地,所述封装结构配置为模块电源的封装结构,所述第一类电子元件为电感元件。
根据本实用新型公开的封装结构,所述封装结构通过将金属柱设置为所述第一类电子元件的引脚电极,可以增加第一类电子元件的散热,进而降低封装结构的热阻,还可以减小第一类电子元件的直流阻抗;另外,因为本申请的封装结构可以应用标准电感,而不用专门定制如图1中电感的长引脚,减小了封装成本;进一步地,通过将电阻,电容等与芯片设置在同一层电气连接层上,提高了器件的集成度。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1是现有技术的电源模块的封装结构的截面示意图;
图2是根据本实用新型第一实施例的电源模块的封装结构的示意图;
图3是根据本实用新型第一实施例的电源模块的封装结构(不包括第一类电子元件)的立体图;
图4是根据本实用新型第二实施例的电源模块的封装结构(不包括第一类电子元件)的立体图;
图5是根据本实用新型第三实施例的电源模块的封装结构的截面示意图;
图6是根据本实用新型第四实施例的电源模块的封装结构的截面示意图;
具体实施方式
以下基于实施例对本实用新型进行描述,但是本实用新型并不仅仅限于这些实施例。在下文对本实用新型的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本实用新型。为了避免混淆本实用新型的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。
此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。
同时,应当理解,在以下的描述中,“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电环路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以是直接耦接或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦接到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
除非上下文明确要求,否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。
在本实用新型的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本实用新型的描述中,除非另有说明,“多个”的含义是两个或两个以上。
本申请提供一种封装结构,所述封装结构包括:第一电气连接层,所述封装结构的外引脚位于所述第一电气连接层的下表面;芯片,位于所述第一电气连接层的上表面上,所述第一电气连接层上表面与下表面相对;第一类电子元件,位于所述芯片的上方;金属柱,位于所述电子元件与所述第一电气连接层之间,所述电子元件通过所述金属柱与所述第一电气连接层实现电连接,以增加所述封装结构的散热。所述封装结构还包括设置在第一电气连接层上表面的第二类电子元件。
图2是根据本实用新型第一实施例的封装结构的示意图,图3是本实用新型第一实施例的封装结构(不包含第一类电子元件)的立体图,所述封装结构包括第一电气连接层201,位于所述第一电气连接层上的芯片202,位于所述第一电气连接层上的第二类电子元件203,以及位于所述芯片202上方的第一类电子元件205。其中,所述封装结构的外引脚位于所述第一电气连接层的下表面,所述芯片202和所述第二类电子元件203位于所述第一电气连接层201预设的位置上。其中,所述第一类电子元件205通过金属柱204与第一电气连接层201实现电连接。在本实施例中,所述金属柱204作为所述第一类电子元件的引脚电极,即所述第一类电子元件的焊盘与所述金属柱204焊接。所述封装结构还包括第一封装体306,用于囊封所述第一电气连接层201,所述芯片202,所述第二类电子元件203,所述金属柱204,所述第一封装体裸露所述金属柱204的上表面,用于与所述第一类电子元件205的焊盘焊接。
其中,所述第一电气连接层为金属引线框架,所述金属引线框架可通过模具冲压法和化学刻蚀法形成。所述金属柱为实心的,所述金属柱的高度不小于0.3mm,优选地,所述金属柱的高度不小于0.5mm。在本实施例中,所述金属柱的形状为立方体,具体地,为长方体,所述金属柱的个数至少为2个,优选地,所述金属柱的个数可以设置为4个,以增加所述第一类电子元件的散热。在其他实施例中,所述第一电气连接层也是可以通过RDL(重布线层)工艺电镀形成。
在本实施例中,所述封装结构以电源模块的封装结构为例,所述第一类电子元件为电感元件;所述第二类电子元件为电阻,电容等元件。
在本实施例中的所述芯片202是封装后的IC芯片,直接通过自身封装引脚焊接在所述第一电气连接层上,其厚度可能比所述第二类电子元件的厚度大。在其它实施例中,所述芯片202可以是裸芯片,所述裸芯片通过倒装的方式安装在所述第一电气连接层上,所述裸芯片通过有源面焊盘的导电凸块与所述第一电气连接层实现电连接,其中,所述第二类电子元件的厚度不小于所述裸芯片的厚度。
在本实施例中,所述第一电气连接层设置为铜层,所述导电柱和金属柱的材料也选择铜金属,当然,在其他实施例,本领域的技术人员也可选择其他适合的金属,而不仅仅局限于铜材料。
本实施例所提供的封装结构通过将金属柱设置为所述第一类电子元件的电极引脚,可以增加第一类电子元件的散热,进而降低封装结构的热阻,还可以减小第一类电子元件的直流阻抗;另外,因为本申请的封装结构可以应用标准电感,而不用专门定制如图1中电感的长引脚,减小了封装成本;进一步地,通过将电阻,电容等与芯片设置在同一层电气连接层上,提高了器件的集成度。
图4是根据本实用新型第二实施例的封装结构(不包含第一类电子元件)的立体图,本实施例中的封装结构与第一实施例中的封装结构除了金属柱的形状不同,其他结构都相同,在此不再赘述。在本实施例中,所述金属柱的结构类似于倒的“凹”字状,即将两个相邻的金属柱301上表面可以通过一金属块302连接,也可以通过将相邻的金属柱301先进行囊封以形成第一封装体,所述第一封装体裸露出金属柱301的上表面,然后通过电镀的方式在所述第一封装体上电镀一定厚度的金属,以连接两个金属柱301。图4中所示的第二实施例的封装结构使得电感焊盘焊接的面积更大,更便于电感的焊接,提高了焊接界面的稳定性;另外,因为金属柱的体积增大,同时也增加了电感的散热,有利于减小封装结构的热阻。
图5是根据本实用新型第三实施例的封装结构的截面示意图,在本实施例中,所述第一电气连接层502是通过RDL(重布线层)工艺电镀形成的,所述封装结构还包括第二电气连接层508和空心柱507。具体地,芯片504安装在所述第一电气连接层502上,所述芯片的背面通过粘结胶粘贴在所述第一电气连接层502上,所述第二类电子元件505焊接在所述第一电气连接层502上。所述第二电气连接层508位于所述芯片的上方,所述金属柱506和所述空心柱507焊接在所述第一电气连接层502和所述第二电气连接层508,所述芯片有源面焊盘的导电凸块通过第二电气连接层508和空心柱507与所述第一电气连接层502实现电连接。所述第一类电子元件512位于所述第二电气连接层508的上方,所述第一类电子元件512的焊盘与所述第二电气连接层508接触,并通过金属柱506与所述第一电气连接层实现电连接。所述第一类电子元件512的焊盘包括金属连接层509和位于所述金属连接层509上的第一焊接层511。其中,所述第二电气连接层508也通过RDL(重布线层)工艺电镀形成,所述第一电气连接层502和所述第二电气连接层508都配置为铜层,当然,本领域的技术人员也可选择其他合适的金属材料,并不仅限于此。
所述封装结构还包括用于囊封所述第一电气连接层502,所述芯片504,所述第二类电子元件505,所述空心柱507,以及所述金属柱506的第一封装体,所述第一封装体裸露所述芯片504有源面的导电凸块的上表面,所述空心柱507的上表面,以及所述金属柱506的上表面。所述封装结构进一步包括用于囊封第二电气连接层508的第二封装体。所述第一类电子元件512可根据具体情况选择是否包封。
所述空心柱507为内壁附有金属的空心柱,例如附有铜的金属柱。所述金属柱506是实心的,其高度至少高于所述第二类电子元件505的高度,更具体地,所述金属柱的高度不小于0.3mm。其中,所述金属柱的导流能力和散热能力都大于所述空心柱,所述金属柱可以用于大功率传输路径。例如,所述金属柱也可用于将所述芯片有源面部分焊盘上的导电凸块连接至所述第一电气连接层,所述空心柱也可作为所述第二类电子元件的引脚电极,将所述第二类电子元件的焊盘引出至所述第一电气连接层,本领域的技术人员可根据具体的封装结构的要求以及电路的功率大小选择所述空心柱以及金属柱的具体位置。
在本实施例中,所述封装结构设置为电源模块封装结构,则所述第一类电子元件512为磁性元件,例如电感元件。当所述电源模块为Buck(降压型变换器)时,所述电感元件512的其中一个焊盘通过第二电气连接层508与所述芯片上对应的焊盘连接,所述电感元件512的另一焊盘通过所述第二电气连接层508和金属柱506连接至第一电气连接层502,即至少一个金属柱位于所述电感元件的散热通道上,以降低所述第一类电子元件至所述封装结构外引脚的热阻;至少一个金属柱作为所述电感元件的引脚电极,以降低所述第一类电子元件电气路径上的直流阻抗。所述第二类电子元件505设置为电阻,电容等元件。
图6是根据本实用新型第四实施例的封装结构的截面示意图,本实施例中的封装结构与图5所示的第三实施例中的芯片的安装方式不同,其他结构都相同,在此不再赘述。在本实施例中,所述芯片604采用倒装的方式安装在所述第一电气连接层602上,即所述芯片的有源面焊盘朝向所述第一电气连接层602,则所述金属柱606都作为所述第一类电子元件612的引脚电极。优选地,所述芯片604的背面也可以包括电极,所述芯片的背面电极可以通过第二电气连接层608和空心柱607与所述第一电气连接层602实现电连接。
本实施例中的封装结构通过设置两层电气连接层,使得封装结构的布线更加灵活,芯片的安装方式也灵活;另外将芯片以倒装的方式安装在所述第一电气连接层上,使得芯片的有源面焊盘的导电凸块朝下,避免了由于离电感磁芯太近而产生额外的引线电感。
本实用新型还公开了一种封装结构的制造方法,所述制造方法包括:
形成第一电气连接层,所述第一电气连接层的下表面设置有外引脚;
在所述第一电气连接层的上表面上安装芯片,所述第一电气连接层的上表面与下表面相对;
在所述第一电气连接层上表面上焊接金属柱;
在所述芯片上方安装第一类电子元件,
其中,所述金属柱位于所述第一类电子元件与所述第一电气连接层之间,所述第一类电子元件通过所述金属柱与所述第一电气连接层实现电连接,以增加所述封装结构的散热。
在安装所述芯片之后,所述制造方法还包括在所述第一电气连接层上安装第二类电子元件,其中,所述第二类电子元件可以为电阻,电容等元件。
具体地,所述第一电气连接层可以为金属引线框架,所述引线框架可通过模具冲压法和化学刻蚀法形成;另外,所述第一电气连接层也可直接通过RDL(重布线层)工艺电镀形成。
所述制造方法还包括形成用于囊封所述第一电气连接层,所述芯片,所述第二类电子元件,以及所述金属柱的第一封装体,所述第一封装体裸露所述金属柱的上表面,所述第一类电子元件焊接在所述第一封装体上,所述第一类电子元件的焊盘与所述金属柱的上表面接触。所述制造方法还包括用于包封所述第一类电子元件的封装体。其中,所述第一类电子元件的焊盘包括金属连接层和位于所述金属连接层上的第一焊接层。所述第一类电子元件为电感元件。
所述芯片可以采用正装的方式安装在所述第一电气连接层上,即所述芯片的有源面朝向所述第一类电子元件;所述芯片也可采用倒装的方式安装在所述第一电气连接层上,即所述芯片的有源面朝向所述第一电气连接层。
根据本实用新型的第三实施例,所述制造方法还包括形成第二电气连接层,其中,所述金属柱焊接在所述第一电气连接层和所述第二电气连接层之间,所述第一类电子元件通过所述第二电气连接层上与所述金属柱连接。
根据本实用新型的第三实施例,所述制造方法还包括形成位于所述第一电气连接层和所述第二电气连接层之间的空心柱,所述芯片的电极焊盘通过所述第二电气连接层和所述空心柱与所述第一电气连接层实现电连接。
根据本实用新型的第三实施例,所述制造方法还包括形成用于囊封所述第一电气连接层,所述芯片,所述第二类电子元件,所述金属柱以及所述空心柱的第一封装体。
根据本实用新型的第三实施例,所述制造方法还包括用于囊封所述第二电气连接层的第二封装体,所述第一类电子元件焊接在所述第二电气连接层上。
其中,所述金属柱是实心的,所述金属柱的高度不小于0.3mm;所述空心柱通过在空心孔的内壁附金属形成,所述金属柱的导电和导流能力大于所述空心柱。
以上所述仅为本实用新型的优选实施例,并不用于限制本实用新型,对于本领域技术人员而言,本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (24)
1.一种封装结构,其特征在于,包括:
第一电气连接层,所述封装结构的外引脚位于所述第一电气连接层的下表面;
芯片,位于所述第一电气连接层的上表面上,所述第一电气连接层上表面与下表面相对;
第一类电子元件,位于所述芯片的上方;
金属柱,位于所述第一类电子元件与所述第一电气连接层之间,所述第一类电子元件通过所述金属柱与所述第一电气连接层实现电连接,以增加所述封装结构的散热。
2.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括设置在第一电气连接层与所述第一类电子元件之间的第二类电子元件。
3.根据权利要求1所述的封装结构,其特征在于,所述金属柱作为所述第一类电子元件的引脚电极,以降低所述第一类电子元件电气路径上的直流阻抗。
4.根据权利要求1所述的封装结构,其特征在于,所述金属柱位于所述第一类电子元件的散热通路上,以降低所述第一类电子元件至所述封装结构外引脚的热阻。
5.根据权利要求1所述的封装结构,其特征在于,所述金属柱是实心的。
6.根据权利要求1所述的封装结构,其特征在于,所述金属柱的高度不小于0.3mm。
7.根据权利要求1所述的封装结构,其特征在于,所述金属柱与所述第一类电子元件的焊盘接触,以作为所述第一类电子元件的引脚电极。
8.根据权利要求1所述的封装结构,其特征在于,所述芯片配置为已封装好IC芯片。
9.根据权利要求1所述的封装结构,其特征在于,所述芯片配置为裸芯片,所述芯片的有源面朝向所述第一电气连接层,所述芯片的背面不包括电极。
10.根据权利要求2所述的封装结构,其特征在于,所述封装结构还包括位于所述芯片上方的第二电气连接层,其中,所述第一类电子元件位于在所述第二电气连接层上。
11.根据权利要求10所述的封装结构,其特征在于,所述金属柱焊接在所述第一电气连接层与第二电气连接层之间,所述第一类电子元件的焊盘通过第二电气连接层与所述金属柱连接。
12.根据权利要求10所述的封装结构,其特征在于,所述芯片的背面通过黏结胶粘贴在所述第一电气连接层上,所述芯片的有源面朝向所述第二电气连接层。
13.根据权利要求12所述的封装结构,其特征在于,所述封装结构还包括位于所述第一电气连接层与所述第二电气连接层之间的空心柱,所述芯片有源面的焊盘通过所述空心柱与所述第一电气连接层实现电连接。
14.根据权利要求12所述的封装结构,其特征在于,所述第一类电子元件的其中一个焊盘通过第二电气连接层与所述芯片有源面的焊盘实现电连接。
15.根据权利要求10所述的封装结构,其特征在于,所述芯片的有源面朝向所述第一电气连接层,所述芯片的背面包括电极。
16.根据权利要求15所述的封装结构,其特征在于,所述封装结构还包括位于所述第一电气连接层与所述第二电气连接层之间的空心柱,所述芯片背面的电极通过所述空心柱与所述第一电气连接层实现电连接。
17.根据权利要求1所述的封装结构,其特征在于,所述第一电气连接层配置为金属框架。
18.根据权利要求1所述的封装结构,其特征在于,所述第一电气连接层是通过RDL工艺电镀形成。
19.根据权利要求2所述的封装结构,其特征在于,所述封装结构还包括第一封装体,用于囊封所述第一电气连接层,所述芯片,所述金属柱以及所述第二类电子元件。
20.根据权利要求13或16所述的封装结构,其特征在于,所述封装结构还包括第一封装体,用于囊封所述第一电气连接层,所述芯片,所述金属柱,所述第二类电子元件以及所述空心柱。
21.根据权利要求10所述的封装结构,其特征在于,所述封装结构还包括第二封装体,用于囊封所述第二电气连接层。
22.根据权利要求2所述的封装结构,其特征在于,所述第二类电子元件为电容或电阻。
23.根据权利要求1所述的封装结构,其特征在于,所述金属柱为铜柱。
24.根据权利要求1所述的封装结构,其特征在于,所述封装结构配置为模块电源的封装结构,所述第一类电子元件为电感元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921982910.9U CN211295098U (zh) | 2019-11-15 | 2019-11-15 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921982910.9U CN211295098U (zh) | 2019-11-15 | 2019-11-15 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211295098U true CN211295098U (zh) | 2020-08-18 |
Family
ID=72022118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921982910.9U Active CN211295098U (zh) | 2019-11-15 | 2019-11-15 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211295098U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022042682A1 (zh) * | 2020-08-31 | 2022-03-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
-
2019
- 2019-11-15 CN CN201921982910.9U patent/CN211295098U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022042682A1 (zh) * | 2020-08-31 | 2022-03-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108447857B (zh) | 三维空间封装结构及其制造方法 | |
US8952551B2 (en) | Semiconductor package and method for fabricating the same | |
US9305889B2 (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
JP4729244B2 (ja) | 半導体デバイス用非モールドパッケージ | |
US8004070B1 (en) | Wire-free chip module and method | |
US10582617B2 (en) | Method of fabricating a circuit module | |
KR20080087161A (ko) | 오픈 프레임 패키지를 가지는 하이 파워 모듈 | |
US8063472B2 (en) | Semiconductor package with stacked dice for a buck converter | |
JP2008532277A (ja) | 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置 | |
TW200832670A (en) | Electronic device with inductor and integrated componentry | |
US8298870B2 (en) | Method for connecting integrated circuit chip to power and ground circuits | |
CN211295098U (zh) | 封装结构 | |
JP2006228897A (ja) | 半導体装置 | |
US20100289145A1 (en) | Wafer chip scale package with center conductive mass | |
TWI464852B (zh) | 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板 | |
CN210866176U (zh) | 封装结构 | |
CN110890356A (zh) | 封装结构及其制造方法 | |
KR100280083B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
CN110767647A (zh) | 封装结构及其制造方法 | |
CN221304688U (zh) | 一种半导体封装结构、电子线路板及电子设备 | |
CN218482223U (zh) | 半导体封装结构 | |
CN219123213U (zh) | 半导体封装器件 | |
CN217983329U (zh) | 半导体封装结构 | |
TWI234865B (en) | Electrically insulating heat sink and semiconductor package with the heat sink | |
CN117690883A (zh) | 封装模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211222 Address after: 230088 Jisi space 1 368, software park, No. 10 Tiantong Road, high tech Zone, Hefei, Anhui Patentee after: Hefei silijie Semiconductor Technology Co.,Ltd. Address before: 210042 Room 302, building 7, 699-27 Xuanwu Avenue, Xuanwu District, Nanjing City, Jiangsu Province Patentee before: Nanjing Sili Microelectronics Technology Co.,Ltd. |