CN103887187B - 半导体封装结构的形成方法 - Google Patents

半导体封装结构的形成方法 Download PDF

Info

Publication number
CN103887187B
CN103887187B CN201410061904.5A CN201410061904A CN103887187B CN 103887187 B CN103887187 B CN 103887187B CN 201410061904 A CN201410061904 A CN 201410061904A CN 103887187 B CN103887187 B CN 103887187B
Authority
CN
China
Prior art keywords
layer
chip
forming method
semiconductor package
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410061904.5A
Other languages
English (en)
Other versions
CN103887187A (zh
Inventor
夏鑫
丁万春
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410061904.5A priority Critical patent/CN103887187B/zh
Publication of CN103887187A publication Critical patent/CN103887187A/zh
Priority to US14/780,233 priority patent/US9515010B2/en
Priority to PCT/CN2014/080839 priority patent/WO2015123952A1/zh
Application granted granted Critical
Publication of CN103887187B publication Critical patent/CN103887187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种半导体封装结构的形成方法，包括：提供半导体芯片，在芯片的焊盘上依次形成耐热金属层和金属浸润层，在金属浸润层上依次形成附着层和阻挡层，在阻挡层上形成焊料后回流，形成柱状凸点；提供引线框架，将形成有柱状凸点的芯片倒装于引线框架上，所述柱状凸点与引线框架的内引脚电连接；形成密封所述芯片、柱状凸点和引线框架，并裸露出所述外引脚的塑封层。本发明使得封装结构占据的横向的面积减小，整个封装结构的体积相应减小，提高了封装结构的集成度。

Description

半导体封装结构的形成方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种半导体封装结构、的形成方法。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众需求的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA(Ball Grid Array)等封装形式相比，近年来快速发展的新型封装技术，如四边扁平无引脚QFN(Quad Flat No-leadPackage)封装，由于其具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多的优点，引发了微电子封装技术领域的一场新的革命。
图1为现有的QFN封装结构的结构示意图，所述QFN封装结构包括：半导体芯片14，所述半导体芯片1上具有焊盘2；引脚3(引线框架)，所述引脚3围绕所述半导体芯片1的四周排列；金属导线4，金属导线4将半导体芯片1的焊盘2与环绕所述半导体芯片1的引脚3电连接；塑封材料5，所述塑封材料5将半导体芯片1、金属线4和引脚3密封，引脚3的表面裸露在塑封材料的底面，通过引脚3实现半导体芯片1与外部电路的电连接。
现有的封装结构占据的体积较大，不利于封装结构集成度的提高。
发明内容
本发明解决的问题是怎样提高封装结构的集成度。
为解决上述问题，本发明提供一种半导体封装结构的形成方法，包括：提供半导体芯片，所述芯片的表面设有焊盘和钝化层，所述钝化层设有裸露所述焊盘的第一开口；在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有曝露出芯片焊盘上方金属浸润层的第二开口，所述第二开口小于所述第一开口；在第二开口中的金属浸润层上依次形成附着层和阻挡层；在阻挡层上形成焊料；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；回流焊料，形成柱状凸点；其中，所述焊料的厚度是35～70μm；提供L型引线框架，所述L型引线框架设有若干分立的引脚，内引脚和外引脚设于引脚的相对两面；将形成有柱状凸点的芯片倒装于引线框架上，所述柱状凸点与所述内引脚电连接，所述外引脚沿远离所述柱状凸点的方向延伸；通过注塑形成密封所述芯片、柱状凸点和引线框架，并裸露出所述外引脚的塑封层，其中，填充所述塑封层时，所述若干分立的引脚间的开口与所述芯片之间的空间以及所述芯片与所述内引脚之间的空间是相通的，所述塑封层包围所述芯片，并填充满所述若干分立的引脚间的开口及所述芯片和所述内引脚之间的区域。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的封装结构的形成方法将半导体芯片倒装在引脚上方，通过柱状凸点将半导体芯片上的焊盘与内引脚电连接，使得形成的封装结构占据的横向的面积减小，整个封装结构的体积较小，提高了封装结构的集成度。
附图说明
图1为现有技术封装结构的结构示意图；
图2～图11为本发明实施例封装结构的形成过程的剖面结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
首先，参考图2，提供半导体芯片200，所述半导体芯片200的表面设有焊盘201和钝化层202，所述钝化层202设有裸露所述焊盘201的第一开口。
所述焊盘201是芯片200的功能输出端子，并最终通过后续形成的柱状凸点206实现电性功能的传导过渡；钝化层202的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片200中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
接着，参考图3，在芯片200的焊盘201和钝化层202上依次形成耐热金属层203和金属浸润层204。
所述耐热金属层203的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti。所述金属浸润层204的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层204为Cu。耐热金属层203与金属浸润层204一起构成最终结构的种子层。所述耐热金属层203和金属浸润层204的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成的方法不仅限于溅射方法，其他适用的方法均可应用于本发明，并且形成的耐热金属层203和金属浸润层204的厚度也是根据实际的工艺需求而定。
接着，参考图4，在金属浸润层204上形成光刻胶205，所述光刻胶205设有曝露出芯片200焊盘201上方金属浸润层204的第二开口。
形成光刻胶205的方法可以是旋转涂布，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成光刻胶205后，具体可通过现有光刻显影技术定义出焊盘201的形状，使光刻胶205中形成开口以曝露出焊盘201上的金属浸润层204。
在本发明的其它实施例中，所述第二开口小于所述第一开口，即光刻胶205的开口尺寸要小于芯片200的钝化层开口尺寸；目的是使后续形成的柱状凸点206能够落在第一开口内，避免使柱状凸点206形成于钝化层202上而造成应力过大、焊盘201容易脆裂的可靠性问题。
接着，参考图5，在第二开口中的金属浸润层204上依次形成附着层206a和阻挡层206b。
在这一步骤中，以芯片200上剩余的光刻胶205为掩膜，在上步中形成的第二开口内、金属浸润层204的上方，依次形成附着层206a和阻挡层206b，具体工艺可以通过用电镀的方式。当然，根据本领域技术人员的公知常识，形成的方法不仅限于电镀，其他适用的方法均可应用于本发明。所述附着层206a的材料为铜Cu，阻挡层206b的材料为镍Ni。
所述附着层206a铜的厚度为5～50μm，具体厚度为5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm或50μm等。附着层206a为最终电性输出端子即柱状凸点206的柱状结构主体。附着层206a在空间上提供了一个足够的物质空间，保证了后续形成的焊料206c在回流后能够牢固地置于附着层206a上而不会偏离，同时也提高了与焊料206c之间的结合力；同时，也正因为附着层206a的柱状结构使得焊料206c的尺寸得以缩小，在保证最终产品焊接过程中物理连接可靠度的前提下，提升了单位空间内的功能输出端口数，更能满足密间距、功能输出多的封装需求。
所述阻挡层206b镍的厚度为1.5μm～3μm，具体厚度为1.5μm、2μm、2.5μm或3μm等。阻挡层206b的作用为防止后续形成焊料凸点的材料扩散至金属浸润层204中，当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法有效地阻挡后续焊料凸点扩散到金属浸润层204中；当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。因此，厚度适宜的阻挡层(Ni)一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和金属浸润层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。
接着，参考图6，在阻挡层206b上形成焊料206c。
在这一步骤中，仍以光刻胶205为掩膜，在阻挡层206b上形成焊料206c，形成所述焊料206c的材料为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。形成焊料206c的方法可以是电解电镀、溅射、网版印刷或直接植入预制好的焊料球等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
本实施例中，焊料206c的厚度为5μm～70μm，具体厚度例如5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、60μm、65μm或70μm等。由上述步骤形成的柱状结构，可以大大减少焊料308a的使用量，一方面节约了材料成本，更重要的是少量焊料206c回流后的尺寸较小，能满足焊盘201密间距或相同空间内更多功能输出点的应用需求。
接着，参考图7，去除光刻胶205；以附着层206a为掩膜，蚀刻钝化层202上的耐热金属层203和金属浸润层204至钝化层裸露。
在完成上述工序后，光刻胶205可以去除了，可以使用湿法或剥离的方式去除，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除焊料206c以外的芯片200表面的金属浸润层204和耐热金属层203，从而曝露出钝化层202。
接着，参考图8，回流焊料，形成柱状凸点206。
在本实施例中，通过回流加热熔化焊料206c成半球状，构成了由附着层206a、阻挡层206b和焊料206c组成的柱状凸点206，此时，芯片200的功能输出端子由焊盘201过渡到柱状凸点206上，柱状凸点206成为了芯片200的电性输出端。
接着，参考图9，提供引线框架300，所述引线框架300设有若干分立的引脚，内引脚301和外引脚302设于引脚的相对两面。
所述引线框架300采用冲切或蚀刻工艺形成，内引脚301作为引脚的电性输入端与有源器件或无源器件相连，外引脚作为电性输出端与下一级封装如印刷线路板等进行互连。
接着，参考图10，将形成有柱状凸点206的芯片200倒装于引线框架300上，所述柱状凸点206与所述内引脚301电连接。
通过柱状凸点206将芯片200上的焊盘201与内引脚301电连接，使得形成的封装结构占据的横向的面积减小，整个封装结构的体积较小，提高了封装结构的集成度。同时，与传统通过金属引线将焊盘201与内引脚301互连的方式相比，本发明的倒装结构大大缩短了芯片200与内引脚201间的传输距离，电阻、热阻也相应降低，从而提升了整个产品的性能，作为芯片200输出端的柱状凸点206也更能满足大功率产品的要求。
柱状凸点206与内引脚301互连后，还需经过回流工艺，回流工艺具有固化焊料、校准对位的功能，使柱状凸点206与内引脚301之间能够精确对位并且固定。
然后，请参考图11，形成密封所述芯片200、柱状凸点206和引线框架300，并裸露出外引脚302的塑封层400。
所述塑封层400包围所述芯片200、填充芯片200和内引脚301之间的区域，塑封层400还填充满引脚之间的开口，塑封层400的底部暴露出外引脚302。填充塑封层400时，由于引脚间的开口与芯片200之间的空间以及芯片200与内引脚301之间的空间是相通的，提高了塑封材料的流动性，从而防止在塑封层400中产生空隙等缺陷。
所述塑封层400用于保护和隔离封装结构，所述塑封层400的材料为树脂，所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述塑封层400还可以为其他合适的塑封材料。
所述塑封层400的形成工艺为注塑工艺或转塑工艺(transfer molding)。所述塑封层400的形成工艺还可以为其他合适的工艺。
形成塑封层400后，还包括，采用切割工艺分割塑封层400，形成多个分立的半导体封装单元。
上述方法形成的封装结构，请参考图11，包括：
芯片200，所述芯片200的表面设有焊盘201和钝化层202，所述钝化层202设有裸露所述焊盘201的第一开口，所述焊盘201上设有种子层和柱状凸点206，所述种子层与焊盘201相连，所述柱状凸点206堆叠于所述种子层上；
引线框架300，所述引线框架300设有若干分立的引脚，内引脚301和外引脚302设于引脚的相对两面；
所述芯片200倒装于引线框架300上，所述柱状凸点206与所述内引脚301相连；
塑封层400，所述塑封层400密封所述芯片200、柱状凸点206和引线框架300，并裸露出所述外引脚302；
所述柱状凸点206自下而上依次由附着层206a、阻挡层206b和焊料206c堆叠组成，所述附着层206a与种子层相连，阻挡层206b堆叠于附着层206a上，焊料206c堆叠于阻挡层206b上。
具体的，所述种子层由耐热金属层203和金属浸润层204堆叠组成，所述耐热金属层203与焊盘201相连，所述金属浸润层204堆叠于所述耐热金属层203上。
所述柱状凸点206设于所述第一开口内。
所述耐热金属层203的材料是钛、铬、钽或它们的组合。
所述金属浸润层204的材料是铜、铝、镍或它们的组合。
所述附着层206a的材料是铜，铜的厚度是5～50μm。
所述阻挡层206b的材料是镍，镍的厚度是1.5～3μm。
所述焊料206c的材质是纯锡或锡合金，焊料206c的厚度是5～70μm。
综上，本发明实施例的封装结构及其封装结构的形成方法，将半导体芯片倒装在内引脚上，通过种子层和柱状凸点块构成的连接结构将半导体芯片上的焊盘与引脚电连接，使得整个封装结构的体积较小，并且该封装结构的形成方法能实现引线框结构的芯片尺寸级封装，提高了封装结构的集成度。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体封装结构的形成方法，其特征在于，包括：
提供半导体芯片，所述芯片的表面设有焊盘和钝化层，所述钝化层设有裸露所述焊盘的第一开口；
在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
在金属浸润层上形成光刻胶，所述光刻胶设有曝露出芯片焊盘上方金属浸润层的第二开口，所述第二开口小于所述第一开口；
在第二开口中的金属浸润层上依次形成附着层和阻挡层；
在阻挡层上形成焊料；
去除光刻胶；
蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
回流焊料，形成柱状凸点；其中，所述焊料的厚度是35～70μm；
提供L型引线框架，所述L型引线框架设有若干分立的引脚，内引脚和外引脚设于引脚的相对两面；
将形成有柱状凸点的芯片倒装于引线框架上，所述柱状凸点与所述内引脚电连接，所述外引脚沿远离所述柱状凸点的方向延伸；
通过注塑形成密封所述芯片、柱状凸点和引线框架，并裸露出所述外引脚的塑封层，其中，填充所述塑封层时，所述若干分立的引脚间的开口与所述芯片之间的空间以及所述芯片与所述内引脚之间的空间是相通的，所述塑封层包围所述芯片，并填充满所述若干分立的引脚间的开口及所述芯片和所述内引脚之间的区域。
2.根据权利要求1所述的一种半导体封装结构的形成方法，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
3.根据权利要求1所述的一种半导体封装结构的形成方法，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
4.根据权利要求1所述的一种半导体封装结构的形成方法，其特征在于，所述附着层的材料是铜。
5.根据权利要求4所述的一种半导体封装结构的形成方法，其特征在于，所述铜附着层的厚度是5～50μm。
6.根据权利要求1所述的一种半导体封装结构的形成方法，其特征在于，所述阻挡层的材料是镍。
7.根据权利要求6所述的一种半导体封装结构的形成方法，其特征在于，所述镍阻挡层的厚度是1.5～3μm。
8.根据权利要求1所述的一种半导体封装结构的形成方法，其特征在于，所述焊料的材质是纯锡或锡合金。
9.根据权利要求8所述的一种半导体封装结构的形成方法，其特征在于，所述焊料的厚度是5～70μm。
CN201410061904.5A 2014-02-24 2014-02-24 半导体封装结构的形成方法 Active CN103887187B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410061904.5A CN103887187B (zh) 2014-02-24 2014-02-24 半导体封装结构的形成方法
US14/780,233 US9515010B2 (en) 2014-02-24 2014-06-26 Semiconductor packaging structure and forming method therefor
PCT/CN2014/080839 WO2015123952A1 (zh) 2014-02-24 2014-06-26 半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410061904.5A CN103887187B (zh) 2014-02-24 2014-02-24 半导体封装结构的形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410289669.7A Division CN104064545A (zh) 2014-02-24 2014-02-24 半导体封装结构

Publications (2)

Publication Number Publication Date
CN103887187A CN103887187A (zh) 2014-06-25
CN103887187B true CN103887187B (zh) 2018-11-23

Family

ID=50956023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410061904.5A Active CN103887187B (zh) 2014-02-24 2014-02-24 半导体封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN103887187B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903989A (zh) * 2014-02-24 2014-07-02 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US9515010B2 (en) 2014-02-24 2016-12-06 Nantong Fujitsu Microelectronics., Ltd. Semiconductor packaging structure and forming method therefor
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺

Also Published As

Publication number Publication date
CN103887187A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN104752367B (zh) 晶圆级封装结构及其形成方法
CN103515260B (zh) 封装内封装及其形成方法
CN103681607B (zh) 半导体器件及其制作方法
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
TWI358799B (en) Semiconductor package substrate and method of form
CN103311138A (zh) 封装方法和封装的半导体器件
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
WO2013097581A1 (zh) 一种半导体封装中封装系统结构及制造方法
US7498199B2 (en) Method for fabricating semiconductor package
US8912663B1 (en) Embedded package structure and method for manufacturing thereof
CN105977225B (zh) 封装结构以及封装方法
US11587905B2 (en) Multi-chip package and manufacturing method thereof
WO2015000591A2 (en) Heat isolation structures for high bandwidth interconnects
TW200836304A (en) Semiconductor package and fabrication method thereof
CN103887187B (zh) 半导体封装结构的形成方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
KR20160029037A (ko) 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템
CN104064545A (zh) 半导体封装结构
CN112713098A (zh) 天线封装结构及封装方法
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
CN106935517A (zh) 集成无源器件的框架封装结构及其制备方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN207852897U (zh) 扇出型天线封装结构
CN212303700U (zh) Led芯片系统级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant