KR20160029037A - 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템 - Google Patents

적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템 Download PDF

Info

Publication number
KR20160029037A
KR20160029037A KR1020157037293A KR20157037293A KR20160029037A KR 20160029037 A KR20160029037 A KR 20160029037A KR 1020157037293 A KR1020157037293 A KR 1020157037293A KR 20157037293 A KR20157037293 A KR 20157037293A KR 20160029037 A KR20160029037 A KR 20160029037A
Authority
KR
South Korea
Prior art keywords
die
dielectric
interconnect system
package
interconnect
Prior art date
Application number
KR1020157037293A
Other languages
English (en)
Inventor
션 에스. 카힐
에릭 에이. 산후안
Original Assignee
로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 filed Critical 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게
Publication of KR20160029037A publication Critical patent/KR20160029037A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/27—Adaptation for use in or on movable bodies
    • H01Q1/28—Adaptation for use in or on aircraft, missiles, satellites, or balloons
    • H01Q1/282—Modifying the aerodynamic properties of the vehicle, e.g. projecting type aerials
    • H01Q1/283—Blade, stub antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H01L2224/85939—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 다이 상호 연결 시스템에 관한 것으로, 시스템은 복수의 연결 패드들을 갖는 제1 다이, 및 제1 다이로 연장하는 리본 연결선을 포함하고, 리본 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층은 접지원에 부착된다.

Description

적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템{AN INTERCONNECT SYSTEM COMPRISING AN INTERCONNECT HAVING A PLURALITY OF METAL CORES AT LEAST PARTIALLY SURROUNDED BY A DIELECTRIC LAYER}
본 발명은, 다른 및 동일한 패키지 다이를 포함하는, 개선된 다이 대 다이(die-to-die) 또는 다이 대 기판 상호 연결들에 관한 것이다. 또한, 본 발명은 상이한 임피던스를 갖는 소스들 및 부하들 사이의 개선된 상호 연결들에 대한 관통 라인들(trough lines)에 관한 것이다.
또한, 다이로부터 방출되는 열 전달을 촉진하는 열 전달 상호 연결 구조들이 기술된다. 그러한 상호 연결 구조들은 다중 다이 및 층층이 쌓인(stacked) 다이 패키지들에서 특히 사용된다.
전자 소자들 및 구성품들은 증가하는 주파수 범위에 걸쳐서 및 계속 증가하는 속도들에서 작동한다. 인기 있는 반도체 패키지 유형은 리드프레임(leadframe) 또는 기판에 연결할 수 있는 와이어 본드들을 사용하고, 이는 차례로, 전자 소자의 인쇄 회로 기판(Printed Circuit Board, "PCB")에 대한 연결을 위해, 다음 레벨의 상호 연결들, 비아들(vias), 기판 또는 패키지 트레이스(package trace)에 연결할 수 있다.
그러나, 연결선들은, 강성(rigidity) 및 강도(strength)를 포함하는 적절한 기계적인 특성들을 가지지 않을 수 있다. 다른 실시예들에서, 다이 피치 제한(die piech restrictions)은, 특히 유전체 층들이 두꺼울 때, 비중첩(non-overlapping) 유전체 층들에 의해 코팅된 다른 연결선들을 허용하지 않을 수 있다.
또한, 종래의 패키지 연결선들은, 상이한 임피던스를 갖는 소스들 및 부하들 사이의 상호 연결을 포함하는 특정 전기적 특성들에 대해 최적화되지 않을 수 있다.
또한, 속도가 증가함에 따라, 전력 요건들 및 다이로부터 방출되는 폐열(waste heat)를 전달할 필요도 증가한다. 이는 층층이 쌓인(stacked) 다이들, 기판 재료들에 의해 상부 및 하부가 효과적으로 절연된 층층이 쌓인 내부 다이들 도는 다른 열 생성 다이들에 대해 특히 문제된다.
종래의 기술의 문제들 및 결함들을 유념하여, 본 발명의 목적은 하나 이상의 다이를 갖는 반도체 다이 패키지들의 상호 연결을 위한 상호 연결 시스템을 제공하는 것으로, 시스템은 전기적 특성들에 최소화된 영향을 미치도록 연결하는 연결선들의 개선된 기계적인 특성을 가진다.
다이 패키지들을 위한 연결선들의 기계적인 특성들은, 전기적 특성들에 최소화된 영향을 미치도록, 유전체 층들의 금소 코팅된 리본들(ribbons) 내로의 융합에 의해 개선될 수 있다.
상기의 목적 및 다른 목적들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며 반도체 다이 패키지들을 상호 연결하기 위한 상호 연결 시스템에 관한 본 발명에서 달성되고, 상호 연결 시스템은 복수의 연결 패드들을 갖는 제1 다이, 및 상기 제1 다이로부터 연장하는 리본 연결선을 포함하고, 상기 리본 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 상기 금속 코어들을 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 상기 목수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층이 접지원에 부착된다.
본 발명에 따르면, 다이 패키지들을 위한 연결선들의 기계적인 특성들은, 전기적 특성들에 대한 영향을 최소화 하면서, 유전체 층들을 금속 코팅 리본들로 융합시킴으로써 개선될 수 있다.
또한, 관통 라인들(trough lines)이 부분적 또는 완전히 코팅된 금속 리본들로의 유전체 층들의 부분적 또는 완전 융합에 의해 생성될 수 있다. 이는 상이한 임피던스를 갖는 소스들 및 부하들 사이의 개선된 상호 연결은 물론 패치 안테나(patch antennas)를 포함하는 기판 실장 안테나 또는 패키지에 대한 더 나은 신호 전송 특성들을 가능하게 한다.
또한, 열 전달 리본 상호 연결 구조들은 다이로부터 방출되는 열 전달을 촉진할 수 있다. 그러한 리본 상호 연결 구조들은 특히 다중 다이 및 층층이 쌓인 패키지들에서 사용된다.
상호 연결 시스템은, 제1 다이 및 제2 다이를 포함하는 다중 다이 상호 연결 시스템일 수 있고, 각각의 다이는 복수의 연결 패드들을 각각 포함하고, 리본 연결선이 제1 다이로부터 제2 다이로 연장한다.
상호 연결 시스템은 제1 다이 및 제2 다이를 포함하는 관통 라인 상호 연결 시스템일 수 있고, 각각의 다이는 복수의 연결 패드들을 포함하고, 리본 연결선이 제1 다이로부터 제2 다이로 연장한다.
상호 연결 시스템은, 복수의 연결 패드들을 갖는 패키지 기판을 구비한 관통 라인 상호 연결 시스템일 수 있고, 리본 연결선이 패키지 기판으로부터 제1 다이로 연장한다.
외부 금속 층은 열 전달을 용이하게 하도록 주변 환경에 노출될 수 있다. 추가적으로 또는 대안적으로, 리본 연결선은 제1 다이로부터 히트 싱크(heat sink)로 연장할 수 있다.
종속 청구항들은 본 발명의 유리한 실시예들에 관한 것이다.
도 1은 허용가능한 전기적인 특성들과 개선된 기계적인 성능을 위하여 리본들로 통합되는 유전체 및 금속 코팅 연결선들로부터 형성된 다이 대 다이 상호 연결 구조를 도시한다.
도 2는, 작은 다이의 감소된 피치로 인해 그 길이의 적어도 일부에서 리본들로 연결선들이 통합되는, 큰 다이 대 작은 다이 상호 연결 구조를 도시한다.
도 3 및 도 4는 리본 연결선들로 패키지 대 패키지 및 다이 대 다이 상호 연결들 모두에 대한 평면도 및 측면도를 각각 도시한다.
도 5는 외부 접지 연결 금속화가 이루어지는 유전체 코팅 연결선들의 제조 방법 단계들을 도시한다.
도 6은 외부 접지 연결 금속화가 이루어지는 유전체 코팅 연결선들의 제조를 위한 차감 방법(subtractive method)을 도시한다.
도 7은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 BGA 패키지를 도시한다.
도 8은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 리드프레임 패키지의 일부를 도시한다.
도 9는 상호 연결 요건들에 대해 최적화된 부분적으로 또는 전체적으로 유전체 및 금속 코팅된 연결선들을 형성하기 위한 방법들 및 구조들을 도시한다.
도 10은 부분적으로 금속화된 관통 라인으로 통합되는 전체적으로 금속화된 유전체 코팅 연결선들에 의해 상호 연결되는 두 개의 다이의 평면도를 도시한다.
도 11은 기판 장착 안테나에 대한 분리된 관통 라인 상호 연결, 및 패키징된 다이 대 다이 관통 라인 상호 연결을 도시한다.
도 12는 개선된 열 전달 성능을 위해 패키지의 외부로 노출되며 리본들로 통합되는 유전체 및 금속 코팅 연결선들로부터 형성되는 다이 대 다이 상호 연결 구조를 도시한다.
도 13은, 개선된 열 전달 성능을 위하여 유전체 및 금속 코팅 연결선들로부터 형성되는 다이 대 다이 및 다이 대 외부 연결 상호 연결 리본 구조들을 패키지 내부에서 포함하는 층층이 쌓인 다이 패키지를 도시한다.
도 14 및 도 15는 능동 또는 수동 히트 싱크로의 전달에 대한 패키지 대 패키지 리본 상호 연결의 평면도 및 측면도를 각각 도시한다.
도 1에 도시된 바와 같이, 반도체 다이 패키지들을 상호 연결하기에 적합한 리본 연결선들(ribbon leads)은 유전체 코팅된 금속 코어들을 갖는 연결선들로부터 형성될 수 있고, 이때 유전체 코팅은 연결선의 길이를 따라 완전히 또는 부분적으로 융합된다. 유전체 코팅들은 요구되는 전기적인 특성들을 제공하면서도 또한 기계적인 특성들 및 산화 또는 다른 화학적 효과들을 통한 폴리머 분해에 대한 저항성을 개선하도록 외부 접지 연결 금속화를 이용하여 덮인다. 도 1에 관하여 도시된 바와 같이, 각각 연결 패드들(3)을 갖는 제1 및 제2 다이(1, 2)는 금속으로 캡슐화되는 융합된 유전체 코팅(15)으로 구성되는 두 개의 별도의 리본들(10, 20)에 의해 상호 연결된다. 리본 상호 상호 연결을 형성하는 프로세스는 연결선의 금속 코어(12)를 다이 및 기판 연결 패드들(3)에 부착하는 것으로부터 시작한다. 금속 코어(12)는 유전체(15)로 코팅되며 금속화되고, 이때 금속은 접지원(별도의 레이저 어블레이션(laser ablation) 또는 접지 연결 패드들에 접근을 가능하게 하도록 유전체를 제거하는 다른 단계가 가능하다면 요구됨)에 연결된다. 캐비티 패키지들(cavity packages)에 대해, 다이는 밀폐 뚜껑(hermetic lid) 또는 다른 덮개에 끼워 맞춰질(fitted) 수 있다. 그렇지 않으면, 다이는, 필요에 따라 하나의 다중 다이 패키지(multi-die package) 내에서 함께 또는 캡슐화 재료로의 외부로 개별적으로(리본 연결선(들)과 함께) 연장하는, 몰드 컴파운드(mold compound), 에폭시 글로브 탑(epoxy glob top), 또는 다른 적절한 캡슐화 재료로 덮일 수 있다.
도 2에 도시된 바와 같이, 반도체 다이 패키지들을 상호 연결하기 위한 리본 연결선들은 유전체 코팅 금속 코어들(12)로부터 형성될 수 있고, 여기서 유전체 코인(15)는 연결선의 길이를 따라 오직 부분적으로만 융합된다. 도 2에서, 더 작은 다이의 더 작은 피치는 작은 다이 근처의 유전체 재료의 융합을 야기한다. 이는 상이하며 분리된 연결선들에 비하여 전기적 특성들의 균일성을 감소시키고, 이것은 에지 연결선들(edge leads)의 전기적 환경이 실질적으로 내부 연결선들과 상이하나, 더 작은 다이에 가까운 연결선들의 제한된 길이만큼 만이 오직 융합된 유전체를 갖기 때문이다.
도 3 및 도 4는 도 1에 관하여 논의된 바와 같은 리본 연결선(30), 공통의 몰드 패키지 내의 다이 대 다이 상호 연결(32), 및 다이 대 기판 리본 연결(34)를 사용하는 패키지 대 패키지 연결의 평면도 및 측면도를 각각 도시한다. 도 4에 도시될 수 있는 바와 같이, 층층이 쌓인 패키지들(36)이 또한 지지되고, 층층이 쌓인 다이 사이에서 연장하는 리본들이 도시된다.
이하에서, 도 9 내지 도 11에 도시된 본 발명의 실시예들이 기술될 것이다. 반도체 다이 또는, 안테나를 포함하는, 다른 능동 또는 수동 요소들을 상호 연결하는 데 적합한 부분적으로 금속화된 리본 연결선들은 유전체 코팅 금속 코어들을 갖는 연결선들로부터 형성될 수 있고, 여기서 유전체 코팅은 연결선의 길이를 따라 완전히 또는 부분적으로 융합된다. 유전체 코팅은, 요구되는 관통 라인 전기적 특성들을 제공하기 위하여, 오직 부분적으로만 외부 접지 연결 금속화로 덮인다. 리본 상호 연결을 형성하는 프로세스는 연결선의 금속 코어를 다이 및 기판 연결 패드들에 부착하는 것으로부터 시작한다. 금속 코어는 유전체로 코팅되며 금속화되고, 이때 금속은 접지원(별도의 레이저 어블레이션(laser ablation) 또는 접지 연결 패드들에 접근을 가능하게 하도록 유전체를 제거하는 다른 단계가 가능하다면 요구됨)에 연결된다.
도 9에 도시된 바와 같이, 반도체 다이 패키지에 적합한 연결선들(45, 46, 47)은 기판(40) 위에 위치가능하며, 유전체 코팅 금속 코어들(42)으로부터 형성될 수 있고, 외부 접지 연결 금속화부(41)을 구비한다. 도 9에 관하여 도시된 바와 같이, 비균일한(non-uniform) (또는 특정 실시예들에서 균일한) 유전체 코팅은, 임피던스를 포함하는, 전기적 특성들을 조절하기 위하여 선택적으로 금속화될 수 있다. 선택된 부분 금속화는 요구된다면, 단일 연결선, 연결선들의 그룹들, 또는 패키지 내의 모든 연결선에 이루어질 수 있다. 도 9에서, 부분적으로 금속화되고, 융합되는 금속 코어들(42)를 둘러싸는 유전체 리본(43)의 집합이 도시되며, 단일 부분적으로 금속화된 연결선(46) 및 균일한 유전체를 갖는 금속화된 연결선(47)들 모두가 동일한 다이에 연결가능하다. 부분적인 관통 라인 연결선들은 다른 다이에, 연결 패드들을 지지하는 기판(40), 또는 패치 또는 다른 안테나를 포함하는, 다른 능동 또는 수동 소자들에 연결될 수 있다. 몇몇 실시예들에서, 단일 연결선은, 이에 한정되는 것은 아니나 안테나 런치(antenna launch)를 포함하는, 안테나 시스템에 관통 라인을 형성할 수 있다. 사실상, 연결선 길이의 몇몇 부분, 보통 기판(40)에 인접한 연결선의 하부를 따라 전체가 제거되거나 감소된 금속을 갖는 연결선(45, 46)은 연결선의 전기적 특성들을 선택적으로 조정하도록 형성된다.
도 10은 부분적으로 금속화된 관통 라인에 통합되는 완전히 금속화된 유전체 코팅 연결선들에 의해 상호 연결되는 두 다이들(48, 49)의 평면도를 도시한다. 더 작은 다이(49)의 인근에서, 융합된 유전체(44)는 금속화 동안 (기판에 가깝게 위치된) 하부 측면을 가리고, 이로써 완전히 분리되며 접지 연결을 위해 완전히 금속화된, 더 큰 다이 인근의 연결선을 갖는 상호 연결, 및 융합되며 부분적으로 금속화된, 더 작은 다이 인근의 관통 라인을 유도한다. 이해될 수 있는 바와 같이, 층층이 쌓인 다이 또는 패키지들에 대한 관통 라인 상호 연결이 또한 가능하다.
도 11은 패키징된 다이 대 다이 관통 라인 상호 연결(60), 및 기판 장착 안테나(64)로의 분리된 관통 라인 상호 연결(62)을 도시한다. 안테나(64)로의 관통 라인 연결선들(62)은 낮은 소스 및 높은 안테나 사이의 중간 임피던스 연결을 제공하기에 유리할 수 있다.
이하에서, 특히, 도 12 내지 도 15에 도시된 본 발명의 실시예들이 기술될 것이다. 도 12에 도시된 바와 같이, 반도체 다이 패키지들(70)을 상호 연결하는데 적합한 하나 또는 복수의 높은 열 전도성 연결선들이 유전체 코팅 금속 코어들(72)을 갖는 연결선들(71)로부터 형성될 수 있고, 여기서 유전체는 연결선(71)의 길이를 따라 완전히 또는 부분적으로 비융합된다. 유전체의 전부 또는 부분 융합은 "리본" 연결선(71)으로서 특징지어 질 수 있고, 반면에 비융합된 연결선들은 연결선 또는 단일 연결선으로 지칭될 수 있다. 리본 또는 단일 연결선들은 패키지(70) 외부로 패키지로부터 방출되는 열을 전달하는 데 도움이되는 주변 공기 안으로 연장한다. 대안적으로, 연결선들은, 유동하는 공기 또는 액체, 높은 열 전도성 금속 또는 다른 히트 싱크(heat sink)들, 또는 압전성 냉각기(piezoelectric coolers)와 같은 능동 냉각제(active cooling agents)를 포함하는 적절한 능동 또는 수동 열적 히트 싱크(heat sink)에 의해 접촉 냉각되거나 대류로 냉각될 수 있다.
유전체 코팅(73)은, 요구되는 열적 및 전기적 특성들을 제공하는 한편 산화 또는 다른 화학적 효과들을 통해 폴리머 분해(polymer degradation)에 대한 저항성 및 기계적 특성들을 개선시키는 것을 제공하는 외부 접지 코팅 금속화로 덮인다(covered). 도 1에 관하여 도시된 바와 같이, 연결 패드들을 각각 포함하는 제1 및 제2 다이들(74, 75)이 금속으로 캡슐화된 융화된 유전체 코팅(73)으로 구성된 두 개의 분리된 리본들(71)에 의해 상호 연결된다. 리본 상호 연결을 형성하는 프로세스는 연결선의 금속 코어(72)를 다이 기판 연결 패드들에 부착하는 것으로부터 시작한다. 금속 코어(72)는 유전체(73)로 코팅되며 금속화되고, 여기서 금속은 접지원(별도의 레이저 어블레이션(laser ablation) 또는 접지 연결 패드들에 접근을 가능하게 하도록 유전체를 제거하는 다른 단계가 가능하다면 요구됨)에 연결된다. 캐비티 패키지들(cavity packages)에 대해, 다이는 밀폐 뚜껑(hermetic lid) 또는 다른 덮개에 끼워 맞춰질(fitted) 수 있다. 그렇지 않으면, 다이는, 필요에 따라 하나의 다중 다이 패키지(multi-die package) 내에서 함께 또는 캡슐화 재료로의 외부로 개별적으로(리본 연결선(들)과 함께) 연장하는, 몰드 컴파운드(mold compound), 에폭시 글로브 탑(epoxy glob top), 또는 다른 적절한 캡슐화 재료로 덮일 수 있다. 특정 실시예들에서, 우수한 접착 특성을 갖는 TiW 또는 다른 금속들 또는 금속 스택들(stacks)이 캡슐화 이전에 사전에 적층되는 금속의 오버코팅을 위해 사용될 수 있다. 예를 들어, 접지 평면 금속화는 TiW-Cu-TiW 금속 스택을 포함할 수 있다.
도 13에 도시된 바와 같이, 반도체 다이 패키지들(80)을 상호 연결하기 위한 또는 패키지 내부에서 다이들 사이에서 연장하기 위한 리본 연결선들은 층층이 쌓인(stacked) 다이(82)인 실시예들에서 특히 유용한다. 변경(rerouting)이 요구되는 다이 기판들(83)은 보통 전기적으로 절연성인 재료로서 또한 낮은 열 전도성을 갖는 재료로부터 형성된다. 융화된 절연체 코팅 금속 코어들 및 접지 연결식 최외부 금속화 층로부터 형성된 리본 연견선(85)들을 사용하여, 내부 다이로부터 열을 제거하는 것은 물론 다이로부터 기판으로 열을 전달하는 것이 가능하다.
도 14 및 도 15는 도 12에 관하여 논의된 바와 같은 리본 연결선(95)은 물론 공통인 몰드 패키지 내에서의 다이 대 다이 상호연결, 및 다이 대 기판 리본 연결이 사용되는 패키지 대 패키지 연결(90)의 평면도 및 측면도를 각각 도시한다. 도 15에서 도시될 수 있는 바와 같이, 층층이 쌓인 패키지들(96)이 지지되며, 여기서 층층이 쌓인 다이들 사이에서 연장하는 리본들이 도시된다. 도 14 및 도 15에 도시된 바와 같이, 패키지들을 상호 연결하는 리본(95)은 열 전달 및 열 소산을 향상시키기 위하여 "날개가 펼쳐진(winged)" 열 소산 구리 또는 알루미늄 싱크 또는 슬러그(99)에 부착될 수 있다. 능동식 또는 수동식 공기 또는 액체 냉각이 요구된다면 날개가 펼쳐진 슬러그로부터의 열을 제거하도록 사용될 수 있다.
앞서 기술된 적어도 몇몇 실시예들에서, 리본의 전기적 특성들은 다양한 유전체 두께를 갖도록 형성된 반도체 다이 패키지 내에서 사용되는 유전체 코팅 연결선들을 가지고 조정될 수 있다. 두꺼운, 얇은, 및 중간 두께들이 다양한 유전체 코팅 시간 및 제조 단계들에 의해 가능하다. 코어 직경 및 유전체 두께 모두가 변할 수 있다. 특정 실시예들에서, 적층된 유전체의 구성이 또한 예를 들어, 금속 코어를 둘러싸는 별개의 유전체 재료들 및 차례로 접지 연결 금속 코팅에 의해 둘러싸인 것으로 변할 수 있다. 이는, 예를 들어, 우수한 증기 장벽, 산소 분해 저항성, 등을 갖는 고성능 유전체가 저비용의 유전체 재료의 두꺼운 층 위에 얇게 적층되는 것을 가능하게 한다. 또 다른 실시예들에서, 다양한 두께인 유전체의 다중 층들은 얇은 금속 층들에 의해 분리될 수 있고, 여기서 최외부의 금속 층은 접지원에 연결된다.
일반적으로, 얇은 유전체 층들은 전력 라인들에 적합한 낮은 임피던스를 제공할 것이고, 두꺼운 유전체 층들은 신호 보존에 적합하고, 및 외부 금속 층들은 동일한 접지원에 연결된다. 코어 직경들 및 유전체 두께들의 조합이 가능하며 그러한 일련의 단계들은 두 개 이상의 임피던스들을 달성하기 위하여 수행될 수 있다. 특정 실시예들에서, 전력 취급 용량을 증가시키고, 전력 라인의 온도를 감소시키고, 및/또는 그라운드 바운스(ground bounce) 또는 전력 강하(power sag)를 악화시킬 수 있는 전력 공급 및 접지 라인들 상의 임의의 인덕턴스를 추가로 감소시키기 위하여 전력 라인들 상에서 큰 코어들을 갖는 것이 바람직할 수 있다. 중간 두께인 유전체 층들도 또한 유용하며, 이는 많은 패키지들이 세 개(3) 또는 그 이상의 상이한 유전체 두께의 연결선들을 갖는 것으로부터 이익을 얻기 때문이다. 예를 들어, 중간 유전체 두께를 갖는 연결선은 전력 전송을 최대화시키기 위하여 실질적으로 상이한 임피던스를 갖는 부하 및 소스에 연결하도록 사용될 수 있다. 예를 들어, 10 옴(ohm)인 소스는 40옴인 로드에 20옴인 연결선으로 커플링될 수 있다. 또한, 유전체의 제조비용이 높을 수 있기 때문에, 중요한 신호 전송로들은 두꺼운 유전체를 사용하여 상호 연결되고, 리셋 등의 덜 중요한 상태에 대하여, 연결선은 전력 연결선에 비하여 더 두꺼우나 중요 신호 연결선에 연결하는 것에 비해 (중간 두께에 비해) 덜 두꺼운 유전체 층으로 코팅될 수 있다. 유리하게, 이는 유전체 적층 재료 비용 및 시간을 감소시킬 수 있다.
유전체 코팅의 정확한 두께는, 와이어 본드 직경과 함께, 각각의 연결선에 대해 특히 요구되는 임피던스 값을 달성하도록 선택될 수 있다.
Figure pct00001
(1)
동축 라인의 특성 임피던스는 식(1)에 주어지고, 여기서, L은 단위 길이당 인덕턴스이고, C는 단위 길이당 커패시턴스이고, a는 와이어 본드의 직경이고, b는 유전체의 외경이고, εΓ　는 동축 유전체의 상대 유전율이다.
도 5에 도시된 바와 같이, 일 실시예에서 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들의 제조는 아래의 단계들을 사용하여 진행될 수 있다. 연결 패드들이 다이 상에서 세정되고(50), 기판 및 와이어 본드는 다이를 연결 패드들에 연결하도록 사용된다(51). 선택적으로, 제2 직경인 와이어(예를 들어, 전력 연결들에 적합한 더 큰 직경인 와이어)가 부착될 수 있거나(52), 또는 다이의 영역들이 마스킹될(masked) 수 있거나(53) 또는 아니면 선택적 적층이 가능하도록 보호될 수 있다. 동일한 또는 상이한 구성들의 유전체의 하나 또는 복수의 층들이 적층될 수 있고(54), 이어, 유전체 적층 단계(55)에서 덮이는 접지 연결들에 접근을 가능하게 하도록, 선택적인 레이저 또는 열적 제거, 또는 유전체의 부분들의 화학적 제거가 이루어진다. 몇몇 실시예들에서 접지 비아(ground via)에 대한 필요가 제거될 수 있기 때문에, 이러한 단계는 선택적이다. 이는 다이가 높은 주파수들로 작동하는 것에 대해 특히 적합하며, 이는 왜냐하면 가상의 RF 접지원이 용량성 커플링을 통해 형성될 수 있기 때문이다. 금속화(57)가 이어지며, 유전체를 연결선들의 최외부 금속화 층을 형성하는 금속층에 덮고 또한 연결선들을 접지원에 연결한다. 전체 프로세스는 다수회 반복될 수 있고(58), 선택적 적층 기술들을 사용하는 그러한 실시예들에 유용하며, 복수의 다이 및 복잡하고 변하는 임피던스를 갖는 연결선들을 지지하는 이러한 실시예들에 대해 특히 유용하다. 마지막 단계에서, 비-캐비티 패키지들(non-cavity package)에 대해, 오버 몰드(overmold)가 연결선들(59)을 캡슐화하기 위해 사용될 수 있다. 대안적으로 실시예들 및 추가적인 또는 변동하는 방법 단계들이 또한 US20120066894 및 미국 특허 US 6770822에 또한 기술되며, 이들의 개시 내용은 전체로서 참조되어 병합된다.
특정 실시예들에서, 기술된 프로세스에 대한 변경들 및 추가들이 가능하다. 예를 들어, 유전체의 컨포멀한(conformal) 코팅들이 화학적 (전기 영동), 기계적 (표면 장력), 촉매 (프라이머), 전자기적인 [UV, IR], 전자 빔, 다른 적절 기술들을 통해 달성될 수 있다. 전기 영동 폴리머(Electrophoretic polymers)는 그것들이 자기 제한 반응들에 의존할 수 있기 때문에 특히 유리하며, 자기 제한 반응들은 전기 영동 코팅 용액에 대하여 화학적, 열적 또는 시간적인 변경, 농도, 단순 첨가제, 또는 프로세스 파라미터들을 조정함으로써 쉽게 정밀한 두께를 적층할 수 있다.
다른 실시예들에서, 유전체 프리코팅된 본드와이어들(dielectric precoated bondwires)이 연결선들을 형성하도록 사용될 수 있다. 한편, 상업적으로 가용한 코팅된 와이어들은 보통 유전체 두께가 예를 들어, 50 옴(ohm)인 연결선들을 생성하는 데 필요한 것 보다 얇으며, 앞서 논의된 유전체 적층 단계들은 요구되는 임피던스를 설정하도록 유전체 두께를 증가시키기 위해 사용될 수 있다. 이러한 프리코팅된 와이어들의 사용은 동축선들을 생성하는 데 필요한 다른 프로세스 단계들을 단순화시킬 수 있고, 요구되는 증기 증착 유전체들의 더 얇은 층들 및 접지 비아를 생성하기 위한 더 빠른 프로세스 시간을 가능하게 할 수 있다. 프리코팅된 본드와이어들은 좁게 이격되거나 또는 교차하는 연결선들이 단락(shorting)되는 것을 방지하기 위해 사용될 수 있다. 특정 실시예들에서, 프리코팅된 본드와이어는 선택적인 패터닝 기술들이 가능하도록 광감응성 재료(photosensitive material)로부터 제조된 유전체를 가질 수 있다.
다른 실시예들에서, 유전체 파릴렌(parylene)이 사용될 수 있다. 파릴렌은 수분 및 유전체 장벽으로 사용되는 다양한 화학적 증기 증착 폴리(p-크실릴렌)폴리머들(poly(p-xylylene)polymers)의 상품명일 수 있다. 파릴렌은 다이, 기판, 및 연결선들이 EM 방사선(IR, UV 등)이 정밀한 방식으로 부딪혀 유전체의 선택적인 성장률을 유도하는 포토플레이트(photoplate)에 정렬된 변형된 파릴렌 적층 시스템을 사용하는 성장 제한 축합 반응(growth limited condensation reaction)으로 형성될 수 있다. 유리하게, 이것은 접촉 비아들, 파릴렌의 대량 제거(bulk removal) 등을 생성하기 위한 프로세서들에 대한 필요를 최소화 또는 제거할 수 있다.
파릴렌 및 다른 유전체들이 산소, 수증기 및 열의 존재하에서 산소 절단(oxgen scission)으로 인한 분해에 대한 어려움이 있는 것으로 알려져 있다. 손상은, 실제로 밀폐된 인터페이스들을 형성할 수 있는 3-5 마이크론(micron) 두께인 얇은 층들로, 우수한 산소 증기 장벽들을 형성하는 금속 층들에 의해 제한될 수 있다. 대안적으로, 만일 금속이 선택적으로 제거되었거나 전기적, 열적, 또는 제조 요건들로 인해 특정 영역들 내에 적층되지 않았다면, 증기 산소 장벽에 기반하는 넓은 범위의 폴리머들이 사용될 수 있고, 이 때, 폴리비닐알콜(polyvinyl alcohol, "PVA")이 하나의 널리 사용되는 폴리머이다. 이러한 폴리머들은, 산소 또는 H2O 증기 환경에 노출될 파릴렌 표면 상으로 글로브 탑(glob topped), 스크린 프린팅(screen printed), 스탠실(stenciled), 겐트리 분배(gantry dispensed) 및 스프레이(sprayed)될 수 있다. 유리하게, 증기 장벽 폴리머들을 사용하는 것은 비용 절감 전략의 일부일 수 있고, 이는 높은 비용인 파릴렌 또는 다른 산소 민감성인 두꺼운 층들이 그렇지 않을 경우 요구될 수 있기 때문이다.
이해될 수 있는 바와 같이, 모든 기술된 방법 단계들은 다양한 선택적인 적층 기술들로부터 이익을 얻을 수 있다. 선택적인 적층은 물리적인 마스킹(masking), 지향성 폴리머 적층(directed polymer deposition), 포토레지스트 방법들, 또는 금속 코어, 유전체 층, 또는 다른 최외부 층에 증착시에 차등적인 증착 두께를 보장하는 임의의 적절한 다른 방법에 의한 것일 수 있다. 선택적인 적층은 연결선을 형성하기 위한 추가 방법(additive method)을 허용하는 한편, 이는 또한 유전체 또는 금속이 상이한 임피던스들인 상호 연결을 형성하도록 제거되는 차감 기법(subtractive techniques)도 허용한다. 예를 들어, 하나 또는 복수의 다이가 채워진 패키지는 모든 패키지 및 디바이스 패드들의 상호 연결에 맞게 와이어 본딩될 수 있다. 다이 패키지의 제조에 대한 단계들 및 구조들을 도시하는 도 6에 도시된 바와 같이, 유전체 코팅(200)이 와이어본드 금속 도전체(202) 위에서 두께(X-A)로 적층될 수 있고(단계 A), 여기서 A는 보조 상호 연결 임피던스(seconday interconnect impedance)에 요구되는 유전체의 두께이다. 보조 임피던스 와이어본드 유전체는, 예를 들어, 에칭 단계에 의해, 제거될 수 있고(단계 B), 이어서 제2 코팅(204) 적층이 수행되고(단계 C), 이어서 두 상호 연결들의 금속화(206)가 수행된다(단계 D). 이러한 차감 프로세스는 두 개의 상이한 임피던스들을 갖는 와이어본드들을 생성할 것이다.
도 7과 관련하여 도시된 실시예에서, 적절한 전기적 상호 연결들을 제공하거나 기계적 특성들을 개선하도록 선택된 연결선들의 부분 또는 완전 유전체 융합을 갖는 유전체 및 금속 코팅 연결선들(212, 214)을 포함하는 볼 그리드 어레이(Ball Grid Array, "BGA") 패키지가 기술된다. 대안적으로, 유전체 및 금속 코팅 연결선들(212, 214)는 부분적으로 금속화된 연결선들 또는 라인들을 통해 형성될 수 있다. 대안적으로 또는 추가적으로, 유전체 및 금속 코팅 연결선들(212, 214)은 개선된 열 전달을 지지할 수 있다.
BGA는 집적 회로들에 대해 널리 사용되는 표면 실장 패키징(surface mounting packaging)이며, 전반적으로 듀얼 인라인(dual in-line), 리드프레임, 또는 다른 평면 패키지에 비하여 더 많은 상호 연결 핀들(pins)을 제공하고, 이는 BGA의 전체 하부 표면이 연결 패드들을 위해 사용될 수 있기 때문이다. 많은 유형의 BGA 패키지들에서, 다이(216)는 연결 패드들에 연결되는 갈 수 있는 비아들(tillable vias)(220)을 갖는 기판(218)에 부착된다. 와이어본드들(212, 214)는 상부 측 다이(216)를 패드들/비아들(220)에 연결하도록 사용될 수 있고, 그 결과 기판의 상부 측으로부터 하부로 전기적 연결을 제공한다. BGA 패키지에서, 솔더(solder)(222)의 볼들(balls)은 패키지의 하부에 부착되고, 인쇄 회로 기판 또는 다른 기판에 대한 솔더링까지 점착성 플럭스(tacky flux)에 의해 제 위치에서 유지된다. 본 명세서에서 기술된 바와 같이, 종래의 BGA 패키지들의 와이어본드들은 유전체 층 및 외부 접지 연결가능 금속 층을 갖는 개선된 연결선들로 교체될 수 있다. 연결선들은 내부 코어 및 외부 금속 층 상에서 변하는 유전체 두께를 가질 수 있을 뿐만 아니라 특정 임피던스들을 갖도록 선택적으로 최적화되며, 이는 부분적으로 유전체 층 두께를 기초로 상이하거나 또는 잘 매칭되도록(well-matched) 선택될 수 있다. 도 7에 도시된 바와 같이, 두 긴 연결선(212) 및 짧은 연결선(214)이 지지된다.
더욱 상세하게, 개선된 BGA 패키지의 조립은 기판 내의 비아에 인접하게 및 그 주변에 형성된 연결 패드을 지지하는 기판에 대한 다이의 페이스 업(face up) 부착을 요구할 수 있다. 이러한 조립은 각각의 요구되는 상호 연결에 적합하게 와이어본딩되고, 이 때, 와이어본드는 기판 상의 연결 패드 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 반면, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전력 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다. 이어, 조립에서 임의의 본질적으로 컨포멀한(conformal) 유전체 재료의 코팅이 일어난다. 그 낮은 비용, 진공 적층의 용이성, 및 우수한 성능 특성 때문에, 파릴렌이 사용될 수 있다. 리드프레임 부착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 또는 접지 차폐 층으로의 전기적인 연결을 형성하기 위하여 에칭, 열적 분해, 또는 레이저 제거에 의해 선택적으로 제거될 수 있다. 유사하게, 유전체 층의 작은 부분이, 접지 연결들을 허용하도록 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크론(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그라피(lithography) 또는 다른 마스킹 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.
대안적으로, 도 8과 관련하여 도시된 실시예에서, 다이로부터 리드프레임으로 연장하는 와이어 본드들을 포함하는 저비용인 리드프레임 기반 다이 패키지(300)가 2차원적으로 배열된 각각의 패키지 위치들 및 외부 프레임 부분을 포함하는 리드프레임 스트립(strip)을 형성함으로써 제조될 수 있다. 리드프레임의 제조는 종래의 것이며, 에칭, 스탬핑(stamping), 또는 전착(electrodeposition)을 통해 분리된 연결선들을 형성하는 것을 포함할 수 있다. 리드프레임 스트립은, 이에 한정되는 것은 아니나, 사출 성형(injection molding) 또는 트랜스퍼 성형(transfer molding) 장치를 포함하는 몰드(mold) 내에서 위치될 수 있다. 적절한 유전체 재료, 바람직하게 상업적으로 가용한 에폭시 몰드 화합물과 같은 플라스틱이 리드프레임/몰드 재료 복합 구조를 달성하기 위하여 몰드 내부로 사출되거나, 펌핑되거나 또는 아니면 전달된다. 몰드 재료의 특성들이 그 유전 상수, 손실 정접(loss tangent), 및 전기적으로 분산 특성은 물론 그 온도, 수분, 및 다른 기계적 성능 속성들에 있어서 중요하다.
야기되는 복합 리드프레임 스트립 상의 각각의 패키지 위치는 이형 재료(mold release material) 및/또는 몰드 플래시(mold-flash)로 세정되고, 및 리드프레임의 노출된 금속 부분들의 위에서 금속 마감재(metal finish)의 적층을 위하여 준비된다. 이는 침지 또는 전기도금과 같은 도금 기법(plating techniques)을 통해 달성될 수 있고, 금속들은 부식 억제 및 용이한 와이어 본딩을 위해 선택될 수 있다. 그러한 마감의 예시는 니켈(보호를 위함)로 이루어진 얇은 층이며 이어서 금(보호 및 와이어본딩 능력이 추가됨)으로 이루어진 층이다. 야기되는 성형된 리드프레임 스트립의 각각의 패키지 위치는 이어 요구되는 다이로 채워지고, 이들은 베이스(base)에 부착되고, 이때 다이 부착 재료는 특정항 패키징 응용을 위한 기계적 및 열적 특성들에 대해 선택된다. 야기되는 조립체는 이어 각각의 요구되는 상호 연결에 맞게 와이어본딩되고, 이때 와이어본드는 리드프레임 상의 연결선 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 한편, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전렵 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다.
앞서 기술한 BGA 패키지(210)와 유사하게, 채워지는 리드프레임 스트립은 이에 파릴렌을 포함하는 임의의 본질적으로 컨포멀한 유전체 금속으로 코팅되어 진다. 파릴렌의 경우에, PCB에 종국적으로 부착될 연결선들의 영역 상으로 적층되는 것을 방지하기 위하여, 패키지들의 하부를 아크릴 접착제를 갖는 진공 호환성인 폴리이미드와 같은 테이프 도는 유사한 재료로 마스킹하는 것이 바람직할 수 있다. 이는 후속 단계에서 더 쉽게 솔더링하는 것을 용이하게 할 것이다. 리드프레임 접착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 도는 접지 차폐 층으로의 전기적인 연결을 형성하기 위해, 에칭, 열 분해, 또는 레이저 제거에 의해 선택적으로 제거된다. 유사하게, 유전체 층의 작은 부분이 접지 연결들을 허용하기 위해 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크론(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그라피(lithography) 또는 다른 마스킹 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.
예시 1- 다이로부터 기판으로 패키지내 열 전달을 위하여 하나 또는 복수의 연결선들을 사용하는 것 또는 열전달 구조가 도면 내에 도시된다. 도시된 바와 같이, 개시 내용에 따르는 단일 또는 리본 연결선들은 층층이 쌓인 다이로부터의 열을 전달하기 위해 사용될 수 있다.
특히, 본 발명은 다중 다이 상호 연결 시스템에 관한 것으로, 시스템은, 제1 다이 및 제2 다이를 포함하고, 각각의 다이는 복수의 연결 패드들을 각각 포함하고, 리본 연결선이 제1 다이로부터 제2 다이로 연장하고, 리본 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 금속 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층이 접지원에 부착된다.
또한, 본 발명은 관통 상호 연결 시스템에 관한 것으로, 시스템은 복수의 연결 패드들을 갖는 제1 다이, 복수의 연결 패드들을 갖는 패키지 기판, 및 패키지 기판으로부터 제1 다이로 연장하는 리본 연결선을 포함하고, 리본 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층은 융합된 유전체를 오직 부분적으로만 덮으며 접지원에 부착된다.
또한, 본 발명은 관통 라인 상호 연결 시스템에 관한 것으로, 시스템은 제1 및 제2 다이를 포함하고, 각각의 다이는 복수의 연결 패드들, 및 제1 다이로부터 제2 다이로 연장하는 리본 연결선을 각각 포함하고, 리본 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층은 오직 부분적으로만 융합된 유전체를 덮으며 접지원에 부착된다.
또한, 본 발명은: 다이 패키지 대 다이 패키지, 층층이 쌓인 다이 패키지, BGA 패키지, 리드프레임 패키지, 공통 패키지 내의 다이 대 다이 연결, 패키징된 다이 대 기판, 큰 피치 대 작은 피치의 팬 내(fan-in) 상호 연결, 큰 다이 대 작은 다이의 팬 내 상호 연결, 큰 피치 대 작은 피치의 부분적 관통 라인, 및 다이 대 안테나 런치 구조에 관련된다.
또한, 본 발명은 다중 다이 상호 연결 시스템에 관한 것으로, 시스템은 제1 및 제2 다이를 포함하고, 각각의 다이는 복수의 연결 패드들, 및 제1 다이로부터 제2 다이로 연장하는 연결선을 포함하고, 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 및 외부 금속 층은 접지원에 부착되며 열 전달을 용이하게 하기 위해 주변 환경에 노출된다.
또한, 본 발명은 다이 패키지 대 다이 패키지, 층층이 쌓인 다이 패키지, BGA 패키지, 리드프레임 패키지, 공통 패키지 내의 다이 대 다이 연결, 패키징된 다이 대 기판 연결, 히트 싱크 또는 슬러그 연결, 직접 또는 히트 싱크를 이용한, 유체 냉각, 및 리본 헤드에 관한 것이다.
또한, 본 발명은 패키징된 다이를 위한 열 전달 시스템에 관한 것으로, 시스템은 복수의 연결 패드들을 갖는 다이, 및 제1 다이로부터 히트 싱크로 연장하는 연결선을 포함하고, 연결선은 코어 직경을 갖는 복수의 금속 코어들, 및 유전체 두께로 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 및 외부 금속 층은 접지원에 부착된다.
마지막으로, 본 발명은 층층이 쌓인 다이, 기판 형태인 히트 싱크, 접착 층, 열적 도전성 페이스트(paste), 금속 슬러그, 패키지 내 열 전달을 위한 소자, 및 리본 연결선에 관한 것이다.

Claims (19)

  1. 복수의 연결 패드들(3)을 갖는 제1 다이(1), 및
    상기 제1 다이(1)로부터 연장하는 리본 연결선(10, 20)을 포함하되,
    상기 리본 연결선(20, 30)은 코어 직경을 갖는 복수의 금속 코어들(12), 및 유전체 두께로 상기 금속 코어를 둘러싸는 유전체 층을 포함하고, 유전체의 적어도 일부는 상기 복수의 금속 코어들의 길이를 따라 인접하는 금속 코어들 사이에서 융합되고, 외부 금속 층이 접지원에 부착되는,
    상호 연결 시스템.
  2. 제1 항에 있어서, 상기 상호 연결 시스템은, 제1 다이(1) 및 제2 다이(2)를 포함하는 다중 다이 시스템이고, 각각의 다이(1, 2)는 복수의 연결 패드들(3)을 각각 포함하고, 제1 리본 연결선은 다이(1)로부터 제2 다이(2)로 연장하는 것을 특징으로 하는,
    상호 연결 시스템.
  3. 제1 항에 있어서, 상기 상호 연결 시스템은 제1 다이 및 제2 다이를 포함하는 관통 라인 상호 연결 시스템이고, 각각의 다이는 복수의 연결 패드들을 각각 포함하고, 리본 연결선은 제1 다이로부터 제2 다이로 연장하는 것을 특징으로 하는,
    상호 연결 시스템.
  4. 제1 항에 있어서, 상기 상호 연결 시스템은 복수의 연결 패드들을 포함하는 패키지 기판을 구비하는 관통 라인 상호 연결 시스템이고, 리본 연결선은 패키지 기판으로부터 제1 다이로 연장하는 것을 특징으로 하는,
    상호 연결 시스템.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서, 상기 외부 금속 층은 융합된 유전체를 오직 부분적으로만 덮는 것을 특징으로 하는,
    상호 연결 시스템.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서, 유전체는 상기 연결선의 길이를 따라 완전히 또는 대안적으로 오직 부분적으로만 융합되는 것을 특징으로 하는,
    상호 연결 시스템.
  7. 제2 항 또는 제3 항에 있어서,
    상기 제2 다이는 제1 다이에 비해 더 작고, 상기 더 작은 다이에 가까운 연결선의 제한된 길이 만이 융합된 유전체를 포함하는 것을 특징으로 하는,
    상호 연결 시스템.
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서, 하나 이상의 바람직하게 층층이 쌓인 다이가 제1 다이 및 제2 다이를 구비하고, 상기 리본 연결선은, 제1 다이로부터 제2 다이로, 제1 다이로부터 층층이 쌓이 다이의 일부가 아닌 다른 다이로 및/또는 다이 기판으로 연장하는 것을 특징으로 하는,
    상호 연결 시스템.
  9. 제1 항 내지 제8 항에 중 어느 한 항에 있어서, 제1 다이 패키지 및 제2 다이 패키지에 의해 특징지어 지며, 리본 연결선은 제1 다이 패키지로부터 제2 다이 패키지로 연장하는,
    상호 연결 시스템.
  10. 제1 항 내지 제9 항에 중 어느 한 항에 있어서, 안테나 또는 안테나 시스템과 같은 하나 이상의 능동 또는 수동 요소에 의해 특징지어 지며, 리본 연결선은 제1 다이로부터 능동 및/또는 수동 요소로 연장하는,
    상호 연결 시스템.
  11. 제1 항 내지 제10 항에 중 어느 한 항에 있어서, 큰 다이 대 작은 다이 상호 연결 구조의 형태이고, 하나 또는 복수의 연결선들이 그 길이의 적어도 일부에 대해 리본 연결선을 형성하는,
    상호 연결 시스템.
  12. 제1 항 내지 제11 항에 중 어느 한 항에 있어서, 제1 코어를 둘러싸는 유전체 층은 제1 두께를 가지고 제2 코어를 둘러싸는 유전체 층은 제1 두께와 상이한 제2 두께를 가지는 것을 특징으로 하는,
    상호 연결 시스템.
  13. 제1 항 내지 제12 항에 중 어느 한 항에 있어서, 상기 외부 금속 층은 열 전달을 용이하게 하기 위해 주변 환경에 노출되는 것을 특징으로 하는,
    상호 연결 시스템.
  14. 제1 항 내지 제12 항에 중 어느 한 항에 있어서, 상기 연결선은 공기 또는 액체 유동과 같은 적절한 능동 및/또는 수동 열적 히트 싱크, 고 열 전도성 금속, 또는 열 투과 접착제, 및/또는 압전 냉각기들과 같은 능동 냉각 에이전트들에 의해 냉각되는 것을 특징으로 하는,
    상호 연결 시스템.
  15. 제1 항 내지 제14 항에 있어서, 연결선은 제1 다이로부터 히트 싱크로 연장하는 것을 특징으로 하는,
    상호 연결 시스템.
  16. 제1 항 내지 제15 항에 따른 상호 연결 시스템을 포함하는 BGA 패키지.
  17. 제1 항 내지 제15 항에 따른 상호 연결 시스템을 포함하는 리드프레임 패키지.
  18. 제1 항 내지 제15 항에 따른 상호 연결 시스템을 포함하는 패키지에 대한 열 전달 시스템에 있어서, 상기 연결선은 제1 다이로부터 히트 싱크로 연장하는,
    열 전달 시스템.
  19. 제18 항에 있어서, 상기 히트 싱크는 기판, 접착층, 열적 전도성 페이스트 및/또는 금속 슬러그 인 것을 특징으로 하는,
    열 전달 시스템.

KR1020157037293A 2013-07-03 2014-07-02 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템 KR20160029037A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361842954P 2013-07-03 2013-07-03
US201361842948P 2013-07-03 2013-07-03
US201361842949P 2013-07-03 2013-07-03
US61/842,954 2013-07-03
US61/842,949 2013-07-03
US61/842,948 2013-07-03
PCT/EP2014/001823 WO2015000594A1 (en) 2013-07-03 2014-07-02 An interconnect system comprising an interconnect having a plurality of metal cores at least partially surrounded by a dielectric layer

Publications (1)

Publication Number Publication Date
KR20160029037A true KR20160029037A (ko) 2016-03-14

Family

ID=51167848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157037293A KR20160029037A (ko) 2013-07-03 2014-07-02 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템

Country Status (9)

Country Link
US (1) US9812420B2 (ko)
EP (1) EP3017472A1 (ko)
JP (1) JP2016524336A (ko)
KR (1) KR20160029037A (ko)
CN (1) CN105359267B (ko)
CA (1) CA2915407C (ko)
HK (1) HK1218991A1 (ko)
TW (1) TWM506373U (ko)
WO (1) WO2015000594A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006015A (ko) * 2016-09-16 2019-01-16 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 광섬유와 전기 도전체를 접속시키기 위한 커넥터

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095385A1 (en) * 2015-11-30 2017-06-08 Intel Corporation Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
US20190206827A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Semiconductor package with externally accessible wirebonds
US11812545B2 (en) 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN113098234B (zh) * 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
CN111900144B (zh) * 2020-08-12 2021-11-12 深圳安捷丽新技术有限公司 高速互连的接地参考形状

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491610A (en) * 1994-09-09 1996-02-13 International Business Machines Corporation Electronic package having active means to maintain its operating temperature constant
JP2570645B2 (ja) * 1994-12-28 1997-01-08 日本電気株式会社 半導体装置
US20020006526A1 (en) * 1999-10-11 2002-01-17 Polese Frank J. Aluminum silicon carbide and copper clad material and manufacturing process
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6608390B2 (en) * 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6992629B2 (en) * 2003-09-03 2006-01-31 Raytheon Company Embedded RF vertical interconnect for flexible conformal antenna
US7671449B2 (en) 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
US7450378B2 (en) * 2006-10-25 2008-11-11 Gm Global Technology Operations, Inc. Power module having self-contained cooling system
JP4316607B2 (ja) * 2006-12-27 2009-08-19 株式会社東芝 アンテナ装置及び無線通信装置
US7969022B1 (en) * 2007-03-21 2011-06-28 Marvell International Ltd. Die-to-die wire-bonding
KR100874925B1 (ko) * 2007-06-04 2008-12-19 삼성전자주식회사 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
US8581113B2 (en) * 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
US20100258952A1 (en) 2009-04-08 2010-10-14 Interconnect Portfolio Llc Interconnection of IC Chips by Flex Circuit Superstructure
US8377749B1 (en) 2009-09-15 2013-02-19 Applied Micro Circuits Corporation Integrated circuit transmission line
TWI484616B (zh) * 2011-10-06 2015-05-11 Adl Engineering Inc 具電磁干擾屏蔽之封裝模組
CA2915402A1 (en) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Heat isolation structures for high bandwidth interconnects
US9554463B2 (en) * 2014-03-07 2017-01-24 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006015A (ko) * 2016-09-16 2019-01-16 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 광섬유와 전기 도전체를 접속시키기 위한 커넥터

Also Published As

Publication number Publication date
WO2015000594A1 (en) 2015-01-08
JP2016524336A (ja) 2016-08-12
CA2915407A1 (en) 2015-01-08
US9812420B2 (en) 2017-11-07
HK1218991A1 (zh) 2017-03-17
CN105359267B (zh) 2018-06-05
CA2915407C (en) 2020-09-29
EP3017472A1 (en) 2016-05-11
US20160379952A1 (en) 2016-12-29
CN105359267A (zh) 2016-02-24
TWM506373U (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
KR101757749B1 (ko) 고 대역폭 상호 연결을 위한 단열 구조
KR20160029037A (ko) 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템
KR101812594B1 (ko) 낮은 전자기 간섭을 갖는 다이 패키지
KR102035774B1 (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
KR102035777B1 (ko) 유전체 및 금속 코팅을 구비한 와이어들을 갖는 기판 절감 다이 패키지 및 이를 제조하는 방법
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
KR101870887B1 (ko) 혼합 임피던스 본드 와이어 연결들 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application