KR101812594B1 - 낮은 전자기 간섭을 갖는 다이 패키지 - Google Patents

낮은 전자기 간섭을 갖는 다이 패키지 Download PDF

Info

Publication number
KR101812594B1
KR101812594B1 KR1020157037289A KR20157037289A KR101812594B1 KR 101812594 B1 KR101812594 B1 KR 101812594B1 KR 1020157037289 A KR1020157037289 A KR 1020157037289A KR 20157037289 A KR20157037289 A KR 20157037289A KR 101812594 B1 KR101812594 B1 KR 101812594B1
Authority
KR
South Korea
Prior art keywords
die
connection
package
metal core
dielectric layer
Prior art date
Application number
KR1020157037289A
Other languages
English (en)
Other versions
KR20160029760A (ko
Inventor
션 에스. 카힐
에릭 에이. 산후안
Original Assignee
로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 filed Critical 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게
Publication of KR20160029760A publication Critical patent/KR20160029760A/ko
Application granted granted Critical
Publication of KR101812594B1 publication Critical patent/KR101812594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85931—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by chemical means, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H01L2224/85939—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

다이를 연결하는 연결선 구조를 포함하는 다이 패키지가 전자기적 간섭의 감소를 제공한다. 상기 다이에 연결된 혼합 임피던스 연결선들은 제1 금속 코어, 제1 금속 코어를 둘러싸는 유전체 층, 및 접지원에 연결된 제1 외부 금속 층을 갖는 제1 연결선; 및 제2 금속 코어, 제2 금속 코어를 둘러싸는 제2 유전체 층, 및 접지원에 연결되는 제2 외부 금속 층을 갖는 제2 연결선을 포함한다. 각각의 연결선은 EMI 및 크로스토크에 대한 민감도를 감소시킨다.

Description

낮은 전자기 간섭을 갖는 다이 패키지{Die package with low electromagnetic interference interconnection}
본 발명은 전자기 간섭을 제공하는 다이에 연결되는 신규한 연결선 구조에 관한 것이다. 연결선들 사이의 크로스 토크(crosstalk)는 물론 패키지 내부 또는 외부 전자기 방출들에 의해 생성되는 노이즈에 대한 민감성은 본 발명의 구현을 통해 감소된다.
또한, 본 발명은 하나 또는 복수의 다이들을 연결하는 유전체 코팅 연결선들을 연결하도록 형성된 신규한 다중 접지 평면들에 관한 것이다.
성능 저하를 초래하는 전자기 간섭은 패키지 다이에 대해, 특히, 기가헤르쯔 주파수들에서 작동하는 입력/출력(Input/Outou “IO”)을 갖는 다이에 대해 증가하는 공통의 문제이다. 많은 직접 회로들은 바람직하지 않은 양의 EMI를 생성한다. 보통, 집적 회로에 의해 생성되는 노이즈는 다이 및 패키지를 관통하는 핀에 대한 다이의 연결들로부터 유리하다. EMI가 이웃하는 구성품들 및 집적 회로들에 커플링(coupled)됨으로써, 그것은 시스템의 전체 성능에, 차례로, 영향을 미칠 수 있는, 그 개개의 성능에 간섭한다. EMI의 악영향으로 인해 및 허용 가능한 방사 EMI의 수준이 엄격한 규제 한계를 적용 받기 때문에, 집적 회로에서 생성된 EMI를 포함하거나 또는 억제하는 것이 바람직하다.
차폐들를 이용한 차단 또는 연결선들의 분리와 같은 해결책들이 항상 가용하거나 충분한 것은 아니다. 또한, IC 패키지 레벨에서의 EMI 해결책은, 그 레벨에서 주요 관심 사항들은 신호 무결성(signal integrity) 및 기능이기 때문에 종종 무시된다. “다운스트림(downstream)” 또는 에드-온 솔루션(add-on solutions)에 대한 요구를 감소시키는 데 도움이 될 수 있기 때문에, 패키지 레벨에서 EMI 해결책을 갖는 것이 바람직할 수 있다.
종래의 기술의 문제들 및 결함들을 유념하여, 본 발명의 목적은 소형 다이 패키지 및 특히 층층이 쌓인(stacked) 다이 패키지 및/또는 우수한 신호 무결성 및 기능성을 제공하는 하나 또는 복수의 연결선들을 구비한 BGA 패키지를 제공하는 것이다.
상기의 목적 및 다른 목적들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며 EMI 감쇠(attenuation)를 위한 다이 패키지 관련된 본 발명에서 달성되고, 다이 패키지는, 복수의 연결 패드들; 복수의 연결 요소들을 지지하는 다이 기판; 제1 금속 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 제1 유전체 층, 및 상기 제1 유전체 층을 둘러싸며, 접지원에 부착되는 제1 외부 금속 층을 포함하는 제1 연결선; 제2 금속 코어 직경을 갖는 제2 금속 코어, 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 제2 유전체, 상기 제2 유전체 층을 둘러싸며, 접지원에 부착되는 제2 외부 금속 층을 포함하는 제2 연결선을 포함하되, 상기 제1 및 제2 연결선들은 제1 및 제2 연결선들 사이의 크로스 토크 및 EMI 민감성(EMI susceptibility)를 감소시킨다.
또한, 본 발명은 다이 패키지에 관한 것으로, 복수의 연결 패드들; 복수의 연결 요소들을 지지하는 다이 기판; 제1 금속 코어 두께를 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 제1 유전체 층, 및 상기 제1 유전체 층을 둘러싸되 제1 접지 평면에 부착되는 제1 외부 금속 층을 포함하는 제1 연결선; 및 제2 금속 코어 두께를 갖는 제2 금속 코어, 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 제2 유전체 층, 및 상기 제2 유전체 층을 둘러싸되 제2 접지 평면에 부착되는 제2 외부 금속 층을 포함하는 제2 연결선을 포함하되, 상기 제1 연결선 및 상기 제2 연결선은 상기 제1 연결선 및 상기 제2 연결선 사이의 크로스 토크 및 EMI 민감성을 감소시킨다. 제1 연결선은 제1 다이로부터 다이 기판 상의 상기 복수의 연결 요소들 중 하나로 연장될 수 있고, 및/또는 제2 연결선은 제2 다리로부터 상기 다이 기판 상의 복수의 연결 요소들 중 하나로 연장될 수 있다. 제2 접지 평면은 제1 접지 평면 상에 위에 놓일(overlay) 수 있거나 또는 위에 놓이지 않을 수 있다. 위에 놓인 경우에, 전기적 차단을 유지하는 중간 층이 제1 및 제2 접지 평면 사이에 배치될 수 있다.
본 발명에 따른 다이 패키지는 제1 및 제2 다이를 갖는 층층이 쌓인(stacked) 다이 패키지일 수 있고, 상기 다이들 중 각각의 다이는 복수의 연결 패드들을 포함할 수 있고, 상기 제1 연결선은 상기 제1 다이의 상기 복수의 연결 패드들로부터 상기 다이 가판 상의 상기 복수의 연결 요소들 중 하나로 또는 상기 제2 다이의 상기 복수의 연결 패드들 중 하나로 연장되고, 상기 제2 연결선은 상기 제2 다이의 상기 복수의 연결 패드들 중 하나로부터 상기 다이 기판 상의 상기 복수의 연결 요소들 중 하나로 또는 상기 제1 다이의 상기 복수의 연결 패드들 중 하나로 연장될 수 있다.
종속 청구항들은 본 발명에 따른 다이 패키지의 유리한 실시예들에 관한 것이고, 종속 청구항들에서 기술되는 개별적인 특징들은 별개로 부가되거나 또는 조합될 수 있다.
신규할 것으로 생각되는 본 발명의 특징들 및 본 발명의 요소 특성(elements chacacterstic)은 첨부된 청구항들에 상세히 기술되어 있다. 도면들은 오직 설명 목적을 위한 것이며 척도를 맞추어 그린 것은 아니다. 본 발명은, 그 자체가, 다만, 구조(organization) 및 동작 방법에 모두에 대해서, 첨부된 도면들과 함께 후술하는 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
도 1은 미세 피치(fine pitch)인, 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 구비한 낮은 크로스 토크 다이 패키지를 도시한다.
도 2는 외부 접지 연결 금속화가 이루어진 낮은 크로스 토크 중첩 유전체 코팅 연결선을 도시한다.
도 3은 층층이 쌓인 다이 패키지들에서 사용되는 낮은 크로스 토크 연결선들을 도시한다.
도 4는 다이 대 다이 또는 패키지 대 패키지에서 사용되는 낮은 크로스 토크 연결선들을 도시한다.
도 5는 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 제조하는 방법 단계를 도시하는 블록도이다.
도 6은 외부 접지 연결 금속화가 이루어지는 유전체 코팅 연결선들의 제조를 위한 차감 방법(subtractive method)을 도시한다.
도 7은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 BGA 패키지를 도시한다.
도 8은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 리드프레임 패키지의 일부를 도시한다.
도 9a 및 도 9b는 주파수 기반 크로스 토크 수준들에 대한 S-파라미터 측정치들을 도시한다.
도 10a 내지 도 10d는 유전체 코팅 및 외부 접지 연결 금속 층을 각각 구비하는 단일 또는 차등 연결선들에 관련된 EM 필드들을 도시한다.
도 11a 및 도 11b는 중첩되거나 중첩되지 않을 수 있는 분리된 접지 평면들에 연결되는 금속 및 유전체로 코팅된 연결선을 갖는 본 발명에 따른 다이 패키지를 도시한다.
도 12는 두 개의 접지 평면을 갖는 본 발명에 따른 다이 패키지를 도시한다.
도 13은 RF 접지 차폐 및 DC 전력 차폐를 각각 형성하는 두 개의 접지 평면들을 갖는 추가적인 예시적인 실시예를 도시한다.
본 발명의 바람직한 실시예들을 설명함에 있어서, 본 명세서에서 도면들의 도 1 내지 도 13가 참조될 것이고, 여기서 본 발명의 유사한 특징들에 대해 유사한 식별 부호를 참조한다.
전자기 차폐 및 금속 코어 및 접지 연결 도전성 외부 층 사이의 하나 또는 복수의 중간 유전체 층들을 갖는 연결선들이 패키지 전기 성능을 개선하도록 사용될 수 있다. 이것은 도 1에 도시되고, 이는 기판(154)에 부착된 다이(152) 및 상이한 길이의 연결선들(156)을 포함하는 패키지(150)를 도시한다. 분명하게, 기판(154) 상의 연결 패드들(158)은 칩 측면에서에 비하여 보통 더 많인 이격되며 이는 프로세스에 대한 고려들 때문이다. 다이 패드 이격은 보통 와이어본딩 기계에 의해 달성할 수 있는 피치에 의해 정의된다. 기판 측 상에서, 피치는 인쇄 회로 기판(PCB) 유형 프로세스들에 대한 리쏘그래픽 반복 성능 및 솔더, 핀, 또는 상호 연결 요소 장착 정확도에 의해 정의된다. 실제로, 와이어들은 패키지 상에서 보다 칩에서 더 가깝게 이격된다. 이는 다이 사이즈가 감소될 때, 더 많은 바람직하지 않은 전자기 필드 커플링(크로스 토크)이 와이어 상에, 특히, 다이의 부근에서 일어나는 것을 의미한다. 패키지 내(in-package) 전자기 간섭(Electromagnetic Interference, “EMI”)을 줄이는 것에 추가로, 본 명세서에서 기술된 바와 같이 구성된 연결선들은 감소된 외부(패지키 외부) EMI에 대한 민감성을 가지며, 실질적으로 감소된 전자기 방출 또한 가질 것이다.
도 2에 도시된 바와 같이, 반도체 다이 패키징 시스템(100)은 낮은 전지가 방출들 및 연결선 구조로 인한 크로스토크를 갖는 연결선들(110, 112, 및 114)을 갖도록 형성될 수 있다. 다이 기판(102) 상에 장착되는 다이(120)는 신호, 전력, 또는 다이(120)에 의해 요구되는 다른 기능에 대한 다중 연결 패드들(122)을 포함한다. 기판(102)은, 직접, 또는 도전성 리드프레임들, 필드 비아들(filled vias), 도전성 트레이스, 다음 레벨의 상호 연결들 등을 통해, 패키지로부터의 전기적으로 도전성인 경로를 제공하는 도전성 패드들(104)를 포함할 수 있다. 연결선들(110, 112, 114)은 도전성 패드들(104)에 연결되고, 도시된 바와 같이, 실질적으로 상이한 길이를 가질 수 있다. 도 2에 도시된 바와 같이, 연결선들은 좁게 이격 배치되고, 서로에 대하여 교차되거나 하부에 위치될 수 있고(예를 들어, 연결선(110) 및 연결선(112)이 교차하는 것으로 도시됨), 바람직하지 않은 전자기 커플링이 발생한 여러 상황이 제공될 수 있다.
도시된 실시예에서, 연결선들(110, 112, 및 114)은 내부 코어 및 외부 금속 층을 가진다. 예를 들어, 연걸선들(110, 112, 및 114)는 그 길이를 따라 설정된 직경인 금속 코어를 가질 수 있고, 금속 코어는 유전체 층 및 전도성 금속 층으로 순차적으로 코팅된다. 추가적인 유전체 및 금속 코팅들이 없는 동일한 크기의 노출 연결선(bare lead)에 비교하면, 연결선(110, 112, 및 114)은 더 적은 방사선을 방출하며, 외부(패키지 외부) EMI에 더 적게 민감하고, 더 적게 크로스토크가 일어나는 경향이 있다. 특정 실시예들에서, 기술된 바와 같은 연결 구조의 더 우수한 전기적 특성들로 인해, 실질적으로 상이한 길이를 가지나 동일한 코어 직경을 갖는 연결선들은 노출 와이어(bare wire)에 비하여 실질적으로 동일한 노이즈 감소를 갖는다. 측정된 노이즈 감소는 유전체 및 둘러싸는 금속 층(들)이 없는 노출 연결선에 비하여 성능 상 5dB 내지 30dB 이상인 것으로 나타난다. 특정 실시예들에서, EMI에 대한 저항성은 연결선 길이들의 범위에 걸쳐 효과적이며, 두 연결선들이 동일한 단면 구조 및 임피던스를 가질 수 있으나, 하나의 연결선은 다른 연결선의 길이에 비하여 열(10) 배의 길이를 가지면서도, 동일한 EMI 특성들을 여전히 가진다.
원치 않은 크로스 토크를 야기하는 전자기 필드는 나란하게 있는 연결선들 상에만 일어나는 것은 아니며, 층층이 쌓인 구조이며 서로에 대하여 가까운 연결선들 상에도 또한 일어날 수 있다. 이는 도 3에 도시된 바와 같은 층층이 쌓인 다이 구조에서 실현되고, 도 3은, 본 명세서에서 기술되는 바와 같은 도전성 금속 층 및 유전체 층으로 코팅된 연결선들이 아닌, 노출 와이어들이 사용될 때 나란한, 위 아래로 있는 연결선들로부터의 허용할 수 없는 크로스 토크들을 생성할 수 있는 예시적인 연결선들(164a 내지 164d 및 166a 내지 166d) 및 다이들(162a 내지 162d)을 갖는 층층이 쌓인 다이 패키지(160)를 도시한다. 유사하게, 도 4는 다이 대 다이 연결선의 연결 구조들(174), 및 다이 대 기판 연결 구조들(176)을 갖는 다이 스택들(die stacks)(170, 172)을 도시한다. 감소된 크로스토크를 갖는 분리 장착된 패키징 시스템들(180, 182) 내 다이 대 다이 연결 구조들(178)이 또한 있을 수 있다.
반도체 다이 패키지들 내에서 사용되는 유전체 코팅 연결선들은 다양한 유전체 두께를 갖도록 형성될 수 있다. 코어 직경 및 유전체 두께 모두는 변동될 수 있다. 특정 실시예들에서, 적층된 유전체의 조합이 또한 변할 수 있다. 이는, 저 비용인 유전체 재료의 두꺼운 층 위에 얇게 적층되는, 예를 들어, 우수한 증기 장벽, 산소 분해 저항성 등을 갖는 고성능 유전체를 가능하게 한다. 도시된 실시예의 다른 양태에서, 연결선들(110, 112, 및 114)(도 2 및 도 3을 참조)은 내부 코어 및 외부 금속 층 위에서 다양한 유전체 두께들을 가지며, 이는 명백히 상이한 임피던스들을 제공한다. 예를 들어, 연결선들(110)은 그 길이를 따라 설정된 직경을 갖는 금속 코어를 포함할 수 있고, 그 금속 코어는 얇은 유전체 층 및 전도성 금속 층으로 순차적으로 코팅된다. 그러한 연결선들은 전력의 전송에 적합하며, 이는 야기되는 낮은 임피던스가 전력 강하(power sag)를 감소시키기 때문이다. 대안적으로, 훨씬 두거운 유전체 층을 갖는 연결선들(112)이 신호 데이터의 전송에 더 적합한 반면, 연결선들(114)은 중간 두께인 유전체 층을 가진다. 특정 실시예들에서, 논의된 바와 같은 연결선 구조의 우수한 전기적 특성들로 인해, 실질적으로 상이한 길이들을 가지나 동일한 코어 직경을 갖는 연결선들은, 50% 또는 그 이상으로 변하는 길이를 가짐에도, 목표 임피던스의 10% 이내에서, 실질적으로 동일한 임피던스를 가질 수 있다. 예를 들어, 연결선(116)은, 두 배의 길이를 가짐에도 불구하고, 연결선(110)과 대략 동일한 임피던스를 가질 수 있다. 특정 실시예들에서, 연결선 차이들은, 두 개의 연결선들이 동일한 단면 구조 및 임피던스를 가지나 하나의 연결선이 다른 연결선의 길이에 비해 열(10) 배만큼 일 때, 더욱 커질 수 있다.
일반적으로, 얇은 유전체 층들은 전력 라인 응용들에 적합한 낮은 임피던스를 제공할 것이고, 두꺼운 유전체 층들은 신호 보존에 적합하고, 및 연결선들 상의 외부 금속 층들은 동일한 접지원에 연결되는 것이 바람직할 수 있다. 코어 직경들 및 유전체 두께들의 조합이 가능하며 그러한 일련의 단계들은 상이한 임피던스들을 갖는 연결선들을 달성하기 위하여 수행될 수 있다. 특정 실시예들에서, 전력 취급 용량을 증가시키고, 전력 라인의 온도를 감소시키고, 및/또는 그라운드 바운스(ground bounce) 또는 전력 강하(power sag)를 악화시킬 수 있는 전력 공급 및 접지 라인들 상의 임의의 인덕턴스를 추가로 감소시키기 위하여 전력 라인들 상에서 큰 코어들을 갖는 것이 바람직할 수 있다.
중간 두께인 유전체 층들도 또한 유용하며, 이는 많은 패키지들이 세 개(3) 또는 그 이상의 상이한 유전체 두께의 연결설들을 갖는 것으로부터 이익을 얻기 때문이다. 예를 들어, 중간 유전체 두께를 갖는 연결선은 전력 전송을 최대화시키기 위하여 실질적으로 상이한 임피던스를 갖는 부하 및 소스에 연결하도록 사용될 수 있다. 예를 들어, 10 옴(ohm)인 소스는 40옴인 로드에 20옴인 연결선으로 커플링될 수 있다. 또한, 유전체의 제조비용이 높을 수 있기 때문에, 중요한 신호 전송로들은 두꺼운 유전체를 사용하여 상호 연결되고, 리셋 등의 덜 중요한 상태에 대하여, 연결선은 전력 연결선에 비하여 더 두꺼우나 중요 신호 연결선에 연결하는 것에 비해 (중간 두께에 비해) 덜 두꺼운 유전체 층으로 코팅될 수 있다. 유리하게, 이는 유전체 적층 재료 비용 및 시간을 감소시킬 수 있다.
유전체 코팅의 정확한 두께는, 와이어 본드 직경과 함께, 각각의 연결선에 대해 특히 요구되는 임피던스 값을 달성하도록 선택될 수 있다.
Figure 112015129512055-pct00001
(1)
동축 라인의 특성 임피던스는 식(1)에 주어지고, 여기서, L은 단위 길이당 인덕턴스이고, C는 단위 길이당 커패시턴스이고, a는 와이어 본드의 직경이고, b는 유전체의 외경이고, εΓ　는 동축 유전체의 상대 유전율이다.
도 5에 도시된 바와 같이, 일 실시예에서 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들의 제조는 블록도(200)에 도시된 후술하는 단계들을 사용하여 진행될 수 있다. 제1 단계(202)에서, 연결 패드들이 다이 및 기판 상에서 상에서 세정된다. 이어, 와이어 본드가 다이를 연결 패드들에 연결하도록 사용된다(단계 204). 선택적으로, 제2 직경인 와이어(예를 들어, 전력 연결들에 적합한 더 큰 직경인 와이어)가 부착될 수 있거나(단계 206), 또는 다이의 영역들이 마스킹될(masked) 수 있거나 아니면 선택적 적층이 가능하도록 보호될 수 있다(단계 208). 동일한 또는 상이한 구성의 유전체의 하나 또는 복수의 층들이 적층될 수 있고(단계 210), 이어, 유전체 적층 단계(단계 210)에서 덮이는 접지 연결들에 접근을 가능하게 하도록, 선택적인 레이저 또는 열적 어블레이션(ablation), 또는 유전체의 부분들의 화학적 제거가 이루어진다(단계 212). 몇몇 실시예들에서 접지 비아(ground via)에 대한 필요가 제거될 수 있기 때문에, 이러한 단계는 선택적이다. 이는 다이가 높은 주파수들로 작동하는 것에 대해 특히 적합하며, 이는 왜냐하면 가상의 RF 접지원이 용량성 커플링을 통해 형성될 수 있기 때문이고 또한 두께에 대한 주파수 의존성 값(Er의 함수)가 용량성 커플링을 통한 접지 형성을 가능하게 하기 때문이다. 금속화(단계 214)가 이어지며, 유전체를 연결선들의 최외부 금속화 층을 형성하는 금속층에 덮고 또한 연결선들을 접지원에 연결한다. 전체 프로세스는 다수 회 반복될 수 있고(단계 216), 이는 선택적 적층 기술들을 사용하는 그러한 실시예들에 유용하며, 다중 다이 또는 복잡하고 변하는 임피던스를 갖는 연결선들을 지지하는 이러한 실시예들에 대해 특히 유용하다. 마지막 단계(단계 218)에서, 비-캐비티 패키지들(non-cavity package)에 대해, 오버 몰드(overmold)가 연결선들(59)을 캡슐화하기 위해 사용될 수 있다. 캡슐화된 연결선들은, 미국 특허 제6,770,822호 및 미국 특허 공개 제2012/0066894호에서 기술되는 고주파 소자 패키지들에서 사용될 수 있고, 그 개시 내용은 전체로서 참조되어 통합된다.
특정 실시예들에서, 기술된 프로세스에 대한 변경들 및 추가들이 가능하다. 예를 들어, 유전체의 컨포멀한(conformal) 코팅들이 화학적 (전기 영동), 기계적 (표면 장력), 촉매 (프라이머), 전자기적인 [UV, IR], 전자 빔, 다른 적절 기술들을 통해 달성될 수 있다. 전기 영동 폴리머(Electrophoretic polymers)는 그것들이 자기 제한 반응들에 의존할 수 있기 때문에 특히 유리하며, 자기 제한 반응들은 전기 영동 코팅 용액에 대하여 화학적, 열적 또는 시간적인 변경, 농도, 단순 첨가제, 또는 프로세스 파라미터들을 조정함으로써 쉽게 정밀한 두께를 적층할 수 있다.
다른 실시예들에서, 유전체 프리코팅된 본드와이어들(dielectric precoated bondwires)이 연결선들을 형성하도록 사용될 수 있다. 한편, 상업적으로 가용한 코팅된 와이어들은 보통 유전체 두께가 예를 들어, 50 옴(ohm)인 연결선들을 생성하는 데 필요한 것 보다 얇으며, 앞서 논의된 유전체 적층 단계들은 요구되는 임피던스를 설정하도록 유전체 두께를 증가시키기 위해 사용될 수 있다. 이러한 프리코팅된 와이어들의 사용은 동축선들을 생성하는 데 필요한 다른 프로세스 단계들을 단순화시킬 수 있고, 요구되는 증기 증착 유전체들의 더 얇은 층들 및 접지 비아를 생성하기 위한 더 빠른 프로세스 시간을 가능하게 할 수 있다. 프리코팅된 본드와이어들은 좁게 이격되거나 또는 교차하는 연결선들이 단락(shorting)되는 것을 방지하기 위해 사용될 수 있다. 특정 실시예들에서, 프리코팅된 본드와이어는 선택적인 패터닝 기술들이 가능하도록 광감응성 재료(photosensitive material)로부터 제조된 유전체를 가질 수있다.
다른 실시예들에서, 유전체 파릴렌(parylene)이 사용될 수 있다. 파릴렌은 수분 및 유전체 장벽으로 사용되는 다양한 화학적 증기 증착 폴리(p-크실릴렌)폴리머들(poly(p-xylylene)polymers)의 상품명일 수 있다. 파릴렌은 다이, 기판, 및 연결선들이 EM 방사선(IR, UV 등)이 정밀한 방식으로 부딪혀 유전체의 선택적인 성장률을 유도하는 포토플레이트(photoplate)에 정렬된 변형된 파릴렌 적층 시스템을 사용하는 성장 제한 축합 반응(growth limited condensation reaction)으로 형성될 수 있다. 유리하게, 이것은 접촉 비아들, 파릴렌의 대량 제거(bulk removal) 등을 생성하기 위한 프로세서들에 대한 필요를 최소화 또는 제거할 수 있다.
파릴렌 및 다른 유전체들이 산소, 수증기 및 열의 존재 하에서 산소 절단(oxgen scission)으로 인한 분해에 대한 어려움이 있는 것으로 알려져 있다. 손상은, 실제로 밀폐된 인터페이스들을 형성할 수 있는 3-5 마이크론(micron) 두께인 얇은 층들로, 우수한 산소 증기 장벽들을 형성하는 금속 층들에 의해 제한될 수 있다. 대안적으로, 만일 금속이 선택적으로 제거되었거나 전기적, 열적, 또는 제조 요건들로 인해 특정 영역들 내에 적층되지 않았다면, 증기 산소 장벽에 기반하는 넓은 범위의 폴리머들이 사용될 수 있고, 이 때, 폴리비닐알콜(polyvinyl alcohol, "PVA")이 하나의 널리 사용되는 폴리머이다. 이러한 폴리머들은, 산소 또는 수증기 환경에 노출될 파릴렌 표면 상으로 글로브 탑(glob topped), 스크린 프린팅(screen printed), 스탠실(stenciled), 겐트리 분배(gantry dispensed) 또는 스프레이(sprayed)될 수 있다. 유리하게, 증기 장벽 폴리머들을 사용하는 것은 비용 절감 전략의 일부일 수 있고, 이는 높은 비용인 파릴렌 또는 다른 산소 민감성인 두꺼운 층들이 그렇지 않을 경우 요구될 수 있기 때문이다.
이해될 수 있는 바와 같이, 모든 기술된 방법 단계들은 다양한 선택적인 적층 기술들로부터 이익을 얻을 수 있다. 선택적인 적층은 물리적인 마스킹(masking), 지향성 폴리머 적층(directed polymer deposition), 포토레지스트 방법들, 또는 금속 코어, 유전체 층, 또는 다른 최외부 층에 증착시에 차등적인 증착 두께를 보장하는 임의의 적절한 다른 방법에 의한 것일 수 있다. 선택적인 적층은 연결선을 형성하기 위한 추가 방법(additive method)을 허용하는 한편, 이는 또한 유전체 또는 금속이 상이한 임피던스들인 상호 연결을 형성하도록 제거되는 차감 기법(subtractive techniques)도 허용한다. 예를 들어, 하나 또는 복수의 다이가 채워진 패키지는 모든 패키지 및 디바이스 패드들의 상호 연결에 맞게 와이어 본딩될 수 있다. 다이 패키지의 제조에 대한 단계들 및 구조들을 도시하는 도 6에 도시된 바와 같이, 유전체 코팅(300)이 와이어본드 금속 도전체(302) 위에서 미리 결정된 두께로 적층될 수 있고(단계 A), 여기서 유전체의 미리 결정된 뚜께는 보조 상호 연결 임피던스(seconday interconnect impedance)에 요구되는 유전체의 두께이다. 보조 임피던스 와이어본드 유전체는, 예를 들어, 에칭 단계에 의해, 제거될 수 있고(단계 B), 이어서 제2 코팅(304) 적층이 수행되고(단계 C), 이어서 두 상호 연결들의 금속화(306)가 수행된다(단계 D). 이러한 차감 프로세스는 두 개의 상이한 임피던스들을 갖는 와이어본드들을 생성할 것이다.
도 7과 관련하여 도시된 실시예에서, 다수의 선택된 임피던스드들을 갖는 유전체 및 금속 코팅 연결선들(412, 414)을 포함하는 볼 그리드 어레이(Ball Grid Array, "BGA") 패키지(410)가 기술된다. BGA는 집적 회로들에 대해 널리 사용되는 표면 실장 패키징(surface mounting packaging)이며, 전반적으로 듀얼 인라인(dual in-line), 리드프레임, 또는 다른 평면 패키지에 비하여 더 많은 상호 연결 핀들(pins)을 제공하고, 이는 BGA의 전체 하부 표면이 연결 패드들을 위해 사용될 수 있기 때문이다. 많은 유형의 BGA 패키지들에서, 다이(416)는 연결 패드들에 연결되는 갈 수 있는 비아들(tillable vias)(220)을 갖는 기판(418)에 부착된다. 와이어본드들(412, 414)은 상부 측 다이(216)를 패드들/비아들(420)에 연결하도록 사용될 수 있고, 그 결과 기판의 상부 측으로부터 하부로 전기적 연결을 제공한다. BGA 패키지에서, 솔더(solder)(422)의 볼들(balls)은 패키지의 하부에 부착되고, 인쇄 회로 기판 또는 다른 기판에 대한 솔더링까지 점착성 플럭스(tacky flux)에 의해 제 위치에서 유지된다. 본 명세서에서 기술된 바와 같이, 종래의 BGA 패키지들의 와이어본드들은 유전체 층 및 외부 접지 연결가능 금속 층을 갖는 개선된 연결선들로 교체될 수 있다. 연결선들은 내부 코어 및 외부 금속 층 상에서 변하는 유전체 두께를 가질 수 있을 뿐만 아니라 특정 임피던스들을 갖도록 선택적으로 최적화되며, 이는 부분적으로 유전체 층 두께를 기초로 상이하거나 또는 잘 매칭되도록(well-matched) 선택될 수 있다. 도 7에 도시된 바와 같이, 두 긴 연결선(412) 및 짧은 연결선(414)이 지지된다.
더욱 상세하게, 개선된 BGA 패키지의 조립은 기판 내의 비아에 인접하게 및 그 주변에 형성된 연결 패드을 지지하는 기판에 대한 다이의 페이스 업(face up) 부착을 요구할 수 있다. 이러한 조립은 각각의 요구되는 상호 연결에 적합하게 와이어본딩되고, 이 때, 와이어본드는 기판 상의 연결 패드 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 반면, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전력 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다. 이어, 조립에서 임의의 본질적으로 컨포멀한(conformal) 유전체 재료의 코팅이 일어난다. 그 낮은 비용, 진공 적층의 용이성, 및 우수한 성능 특성 때문에, 파릴렌이 사용될 수 있다. 리드프레임 부착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 또는 접지 차폐 층으로의 전기적인 연결을 형성하기 위하여 에칭, 열적 분해, 또는 레이저 제거에 의해 선택적으로 제거될 수 있다. 유사하게, 유전체 층의 작은 부분이, 접지 연결들을 허용하도록 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크론(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그라피(lithography) 또는 다른 마스킹 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.
대안적으로, 도 8과 관련하여 도시된 실시예에서, 다이로부터 리드프레임으로 연장하는 와이어 본드들을 포함하는 저비용인 리드프레임 기반 다이 패키지(440)가 2차원적으로 배열된 각각의 패키지 위치들 및 외부 프레임 부분을 포함하는 리드프레임 스트립(strip)을 형성함으로써 제조될 수 있다. 리드프레임의 제조는 종래의 것이며, 에칭, 스탬핑(stamping), 또는 전착(electrodeposition)을 통해 분리된 연결선들을 형성하는 것을 포함할 수 있다. 리드프레임 스트립은, 이에 한정되는 것은 아니나, 사출 성형(injection molding) 또는 트랜스퍼 성형(transfer molding) 장치를 포함하는 몰드(mold) 내에서 위치될 수 있다. 적절한 유전체 재료, 바람직하게 상업적으로 가용한 에폭시 몰드 화합물과 같은 플라스틱이 리드프레임/몰드 재료 복합 구조를 달성하기 위하여 몰드 내부로 사출되거나, 펌핑되거나 또는 아니면 전달된다. 몰드 재료의 특성들이 그 유전 상수, 손실 정접(loss tangent), 및 전기적으로 분산 특성은 물론 그 온도, 수분, 및 다른 기계적 성능 속성들에 있어서 중요하다.
야기되는 복합 리드프레임 스트립 상의 각각의 패키지 위치는 이형 재료(mold release material) 및/또는 몰드 플래시(mold-flash)로 세정되고, 및 리드프레임의 노출된 금속 부분들의 위에서 금속 마감재(metal finish)의 적층을 위하여 준비된다. 이는 침지 또는 전기도금과 같은 도금 기법(plating techniques)을 통해 달성될 수 있고, 금속들은 부식 억제 및 용이한 와이어 본딩을 위해 선택될 수 있다. 그러한 마감의 예시는 니켈(보호를 위함)로 이루어진 얇은 층이며 이어서 금(보호 및 와이어본딩 능력이 추가됨)으로 이루어진 층이다. 야기되는 성형된 리드프레임 스트립의 각각의 패키지 위치는 이어 요구되는 다이로 채워지고, 이들은 베이스(base)에 부착되고, 이때 다이 부착 재료는 특정항 패키징 응용을 위한 기계적 및 열적 특성들에 대해 선택된다. 야기되는 조립체는 이어 각각의 요구되는 상호 연결에 맞게 와이어본딩되고, 이때 와이어본드는 리드프레임 상의 연결선 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 한편, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전렵 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다.
앞서 기술한 BGA 패키지(410)와 유사하게, 채워지는 리드프레임 스트립은 이에 파릴렌을 포함하는 임의의 본질적으로 컨포멀한 유전체 금속으로 코팅된다. 파릴렌의 경우에, PCB에 종국적으로 부착될 연결선들의 영역 상으로 적층되는 것을 방지하기 위하여, 패키지들의 하부를 아크릴 접착제를 갖는 진공 호환성인 폴리이미드와 같은 테이프 또는 유사한 재료로 마스킹하는 것이 바람직할 수 있다. 이는 후속 단계에서 더 쉽게 솔더링하는 것을 용이하게 할 것이다. 리드프레임 접착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 또는 접지 차폐 층으로의 전기적인 연결을 형성하기 위해, 에칭, 열 분해, 또는 레이저 제거에 의해 선택적으로 제거된다. 유사하게, 유전체 층의 작은 부분이 접지 연결들을 허용하기 위해 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크론(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그라피(lithography) 또는 다른 마스킹 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.
예시 1 - 크로스토크 성능
도 9a는 노출 와이어본드(bare wirebond)(502), 30 옴(ohm)인 동축선(504), 및 50 옴인 동축선(506)에 따른 크로스 토크(cross-talk)를 도시하는 그래프(500)이다. 두 동축 연결선들 비차폐 상호 연결(unshielded interconnect)에 대하여 모두 대략 25 dB의 크로스토크 향상을 나타낸다. 이에 관하여, 본 발명에 따라 준비된 미스매칭된(mismatched) 동축 연결선 조차도 비차폐된 노출 연결선 보다 우수하다.
도 9b는 노출 본드(512, 514) 및 50옴 동축 연결선들(516, 518)의 시간 영역에서의 거동의 비교를 도시한다. 도 9a에 도시되는 주파수 결과에 일치하게, 노이즈 전압은 12-폴드(fold) (크로스토크/차단)(520) 만큼 감소되고 정착 시간(settling time) 응답이 7-폴드 (522) 개선된다(이는 증가된 대역폭을 가능케 함).
도 10a 내지 도 10d는 각각 유전체 코팅 및 외부 접지 연결 금속 층이 있거나 없는 단일 또는 차동 연결선들과 관련된 EM 필드 진폭들에 대한 공간적인 진폭 선도들을 도시한다. 도 10a는 단일 종단(single ended) 본드 와이어들(602)의 진폭 선도(600)를 도시한다. 도시된 바와 같이, 본드 와이어의 y-축을 따르는 지점에서의 EM 필드 진폭이 상당하다(significant). 도 10b는 단일 종단 마이크로 동축 라인들(612)의 진폭 선도(610)를 도시한다. 보여진 바와 같이, 동축 연결선들은 노출 연결선들에 비하여 실질적으로 감소된 전자기 방출을 가진다.
이는, 잡은 내성을 개선하기 위해 노출 연결선들에 통상 사용되는 기술로서, 차동 쌍들에 대해 특히 유용하다. 보통, 상반되는 극성을 갖는 신호들로 구동되는 한 쌍의 연결선들은 대략적으로 동일한 잡은 환경들에서 노출될 것이다. 이러한 두 개의 신호들이 차동적으로 함께 부가될 때, 공통의 잡음이 제거될 수 있다. 그러나, 연결선들의 미세 피치 위치에 대해 일어날 수 있는 바와 같이, 잡음 환경들이 동등하지 않다면, 이웃하는 잡음 소스들은 더 멀게 이웃하는 것에 비하여 가장 가깝게 이웃하는 차동 쌍에 더 큰 신호를 유도할 수 있다. 차폐된 마이크로-동축 쌍들은 이에 훨씬 우수한 노이즈 내성을 가지며 이는 노이즈가 신호 라인에 도달하기 이전에 크게 감쇠되기 때문이다. 도 10c는 차동 본드 와이어(622)의 공간적 진폭 선도(620)을 도시한다. 도 10d는 차동 마이크로-동축 라인들(632)의 공간적 진폭 선도(630)을 도시한다. 이 선도는 거의 완전한 차폐, 즉, 전자기 방사선의 방출을 무시할 수 있는 것을 보여준다.
도 11a 및 도 11b에 도시된 바와 같이, 반도체 다이 패키징 시스템(1100)은 다수의 분리된 또는 중첩하는 접지 평면들을 갖도록 형성될 수 있다. 연결선들(1110, 1112, 1114)은 연결선 구조 및 접지 평면과의 연결로 인한 낮은 전자기 방출들 및 크로스토크를 갖도록 제조될 수 있다. 기판(1102) 상에 장착된 다이(1120)는 신호, 전력, 또는 다이(1120)에 의해 요구되는 다른 기능을 위한 복수의 연결 패드들(1122)을 포함한다. 다이 기판은, 직접적으로, 또는 도전성 리드프레임, 필드 비아들(filled vias), 도전성 트레이스들, 하위 레벨의 상호 연결들 등을 통해 패키지로부터의 전기적으로 도전성인 경로를 제공하는 도전성 패드들(1104)을 포함할 수 있다. 연결선들(1110, 1112, 1114)은 도전성 패드들(1104)에 연결되고, 도시된 바와 같이, 실질적으로 상이한 길이들을 가질 수 있다.
도시된 실시예에서, 연결선들(1110, 1112)은 내부 코어 및 제1 접지 평면(1130)에 연결된 외부 금속 층을 포함한다. 반면에, 연결선들(1114)은 또한, 내부 코어 및 제1 접지 평면(1130)으로부터 분리되며 상이한 제2 접지 평면(1132)에 연결된 외부 금속 층을 포함한다. 유사하게, 도 11b는 패키지(11a)과 동일한 외관을 가지나 접지 평면들(1134, 1136)이 물리적으로 중첩되는 점이 다른 패키지(1101)를 도시한다. 그러나, 접지 평면들은 전기적으로 분리되며, 이는 중간층(1138)(예를 들어,유전체 코팅)(부분적으로 제거된 것으로 도시됨)이 접지 평면들(1134, 1136)으로 서로에 대하여 절연시키도록 사용될 수 있기 때문이다. 이해될 수 있는 바와 같이, 연결선들(1110, 1112, 1114)은 그 길이를 따라 정해진 직경을 갖는 금속 코어를 포함할 수 있고, 금속 코어는 유전체 층 및 도전성 금속 층으로 순차적으로 코팅된다.
추가적인 유전체 및 금속 코팅이 없는 동일한 크기의 노출 연결선에 비교하면, 연결선들(1110, 1112, 1114)는 더 적게 방사선(radiation)을 방출하고, (패키지에 대한) 외부 EMI에 덜 민감하고, 더 적게 크로스토크 일어나는 경향이 있다. 특정 실시예들에서, 기술된 바와 같은 연결선 구조의 우수한 전기적 특성들로 인하여, 실질적으로 상이한 길이를 가지나 동일한 코어 직경을 갖는 연결선들은 노출 와이어(bare wire)에 비하여 실질적으로 동일한 잡음 감소 가질 수 있다. 측정된 잡음 감소는, 유전체 및 둘러싸는 금속 층을 갖지 않는 노출 연결선에 비하여 전 성능에 걸쳐 5 dB 내지 30dB 이상일 수 있다. 특정 실시예들에서, EMI에 대한 저항성이 연결선 길이들의 전 범위에 걸쳐 유효하며, 이 때, 두 개의 연결선들은 동일한 단면 구조 및 임피던스를 가질 수 있고, 다만, 하나의 연결선은 다른 것에 비하여 10 배의 길이를 가지면서도 동일한 EMI 특성을 여전히 가질 수 있다.
예시 2, 3, 4 - 크로스토크 성능
예시 2 - 도 12는 두 개의 접지 평면들(1200, 1202)를 갖는 실시예의 예를 도시하며, 두 연결선 단부들에서의 연결을 허용하기 위하여, 두 접지 평면들은 패키지 기판(1204)로부터 다이(1206)으로 연장한다.
예시 3 - 도 13은 두 개의 접지 평면들이 RF 접지 쉴드(shield) (1300) 및 DC 전력 접지 쉴드(1302)를 각각 형성하는 예시적인 실시예를 도시한다.
예시 4 - 다른 실시예에서, 다수의 임피던스 상호연결들이 앞서의 프로세스의 변형을 통해 달성될 수 있다. 다이를 지지하는 기판은 모든 패키지 및 디바이스 패드들의 상호 연결에 적합하게 0.7 밀(mil) 와이어로 와이어 본딩된다. 야기되는 패키지 조립체는 1.31 미크론(micron)으로 파릴렌 C 유전체로 코팅된다. 패키지에 대한 전력을 위한 접지 연결들 및 소자 상의 상응하는 전력 접지 연결들에 대한 비아들을 개공하는 프로세스가 수행된다. 제1 선택적 금속화 프로세스가 수행되며 이는 전력 상호 연결들 및 그에 관련된 접지원들과 관련된 영역들 내에만 금속을 생성한다. 이러한 선택적 금속화는 물리적인 마스킹(masking), 리쏘그라피, 또는 다른 선택적 프로세스를 통해 달성된다. 이에, 완전히 5 옴인 동축 상호 연결들이 형성된다. 이 시점에서, 유전체의 제2 코팅이 26.34 미크론인 전체 유전체 두께를 달성하기 위하여 적층된다. 제2 비아 프로세서가 신호 라인들에 대하여 필요한 모든 접지원들에 수행된다. 이러한 단계는 그것이 요구된다면 전력 공급 접지원에 대한 연결들을 또한 포함할 수 있다. 제2 금속화가 50 옴 라인들에 대한 접지 쉴드를 생성하기 위하여 수행된다. 이에, 5 옴 및 50 옴 상호 연결들의 조합이 달성되고, 여기서 전력 및 신호 라인들에 대한 별도의 디커플링된(decoupled) 접지 평면들이 있을 수 있다.
본 발명은 특정한 바람직한 실시예와 함께 상세히 기술되었으나, 많은 대안예들, 변형예들 및 변경예들이 앞서의 기술 내용들의 관점에서 본 발명의 기술 분양에서 통상의 기술을 가진 자에게 명백할 것임은 자명하다. 이에, 첨부된 청구항들은 임의의 그러한 대안예들, 변형예들 및 변경예들이 본 발명의 실제 범주 및 사상의 범위 내에 속하는 것으로 고려된다.
특히, 본 발명은: 우수한 EMI 성능을 갖는 층층이 쌓인 다이 패키지에 관한 것으로, 다이 패키지는 제1 및 제2 다이를 포함하고, 각각의 다이는 개별적으로 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기판, 상기 다이 기판 상에서 제1 다이로부터 상기 복수의 연결 요소들 중 하나로 연장하는 제1 연결선으로서, 제1 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 유전체 층, 및 접지원에 부착된 외부 금속 층을 포함하는 제1 연결선, 및 상기 다이 기판 상에서 제2 다이로부터 상기 복수의 연결 요소들 중 하나로 연장하는 제2 연결선으로서, 제2 코어 직경을 갖는 제2 금속 코어, 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 유전체 층, 및 접지원에 부착된 외부 금속 층을 포함하여, 제1 및 제2 연결선들 사이의 EMI 및 크로스 토크에 대한 민감성을 감소시킨다.
위의 다이 패키지에서, 제1 연결선은 제2 연결선에 교차된다.
위의 다이 패키지에서, 제1 연결선은 제2 연결선 위에 있다.
다이 기판은 BGA 패키지의 형성을 가능하게 하는 필드 피아를 가질 수 있다.
다이 기판은 리드프레임 패키지를 형성하는 리드프레임을 가질 수 있다.
본 발명은 다이 대 다이 연결들뿐만 아니라 다이 대 기판 연결들을 포함한다.
또한, 본 발명은 우수한 EMI 성능을 갖는 BGA 패키지에 관한 것으로, 복수의 연결 패드들을 갖는 다이, 복수의 연결 요소들을 지지하는 다이 기판, 복수의 연결선들로서, 각각이 금속 코어, 금속 코어를 둘러싸는 유전체 층, 및 접지원에 연결된 외부 금속층을 포함하는 연결선들을 포함하고, 크로스토크 잡음이 유전체 층 및 금속 코어를 둘러싸는 유전체 층 및 외부 금속 층이 없는 연결선들에 비하여 5dB 이상 감소된다.
또한, 본 발명은 감소된 크로스토크 및 감속된 크로스토크를 갖는 평면으로부터의 크로스오버, 긴 루프 연결선들을 갖는 차동 쌍을 포함한다.
또한, 본 발명은 다이 패키지를 포함하고, 다이 패키지는 복수의 연결 패드들을 갖는 다이, 복수의 연결 요소들을 지지하는 다이 기판, 상기 다이 기판 상에서 제1 다이로부터 복수의 연결 요소들 중 하나로 연장하는 제1 연결선으로서, 제1 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 유전체 층, 및 외부 금속 층을 포함하는 제1 연결선, 상기 외부 금속 층에 부착되는 제1 접지 평면, 제2 다이로부터 상기 복수의 연결 요소들 중 하나로 연장하는 제2 연결선으로서, 제2 코어 직경을 갖는 제2 금속 코어 및 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 유전체 층을 포함하는 제2 연결선, 및 상기 제2 연결선의 외부 금속층에 부착되는 제2 접지 평면을 포함한다.
위의 다이 패키지에서, 제2 접지 평면은 제1 접지 평면 위에 놓일 수 있고, 여기서 중간 유전체 층이 제1 및 제2 접지 평면들 사이의 전기적 절연을 유지할 수 있다.
다이 패키지는 BGA 패키지 및/또는 리드프레임 패키지의 형태로 형성될 수 있다.

Claims (21)

  1. 복수의 연결 패드들을 포함하는 다이;
    복수의 연결 요소들을 지지하는 다이 기판;
    제1 금속 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 제1 유전체 층, 및 상기 제1 유전체 층을 둘러싸며, 제1 접지 평면에 부착되는 제1 외부 금속 층을 포함하는, 제1 연결선; 및
    제2 금속 코어 직경을 갖는 제2 금속 코어, 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 제2 유전체 층, 및 상기 제2 유전체 층을 둘러싸며 제2 접지 평면에 부착되는 제2 외부 금속 코어를 포함하는, 제2 연결선을 포함하되,
    상기 제1 연결선 및 상기 제2 연결선 사이의 EMI 및 크로스토크에 대한 민감도가 감소되고,
    상기 제1 접지 평면 및 상기 제2 접지 평면은 전기적으로 분리되나 물리적으로 중첩(overlap)되는, 다이 패키지.
  2. 제 1항에 있어서, 상기 제1 접지 평면은 상기 제2 접지 평면과 분리되며 상이한 것을 특징으로 하는, 다이 패키지.
  3. 삭제
  4. 제 1항에 있어서, 제1 연결선은 다이 기판 상에서 제1 다이로부터 상기 복수의 연결 요소들 중 하나로 연장하고, 제2 연결선은 다이 기판 상에서 제2 다이로부터 상기 복수의 연결 요소들 중 하나로 연장하고, 제1 접지 평면은 상기 제1 외부 금속 층에 부착되고 제2 접지 평면은 상기 제2 외부 금속 층에 부착되는, 다이 패키지.
  5. 제4 항에 있어서, 상기 제2 접지 평면은 상기 제1 접지 평면 위에 놓이는, 다이 패키지.
  6. 제 1항에 있어서, 상기 다이 패키지는 제1 및 제2 다이를 포함하고, 상기 각각의 다이는, 복수의 연결 패드들을 포함하고, 상기 제1 연결선이 상기 제1 다이로부터 상기 다이 기판 상에서 상기 복수의 연결 요소들 중 하나로 연장하거나 상기 제2 다이의 상기 복수의 연결 패드들 중 하나로 연장하고, 및 상기 제2 연결선이 상기 제2 다이로부터 상기 다이 기판 상에서 상기 복수의 연결 요소들 중 하나로 연장하거나 상기 제1 다이의 상기 복수의 연결 패드들 중 하나로 연장하는, 다이 패키지.
  7. 제 6항에 있어서, 상기 다이 패키지는 층층이 쌓인(stacked) 다이 패키지인, 다이 패키지.
  8. 제 1항에 있어서, 상기 제1 금속 코어 직경은 상기 제2 금속 코어 직경과 동일한, 다이 패키지.
  9. 제 1항에 있어서, 상기 제1 유전체 층의 두께는 상기 제2 유전체 층의 두께와 상이한, 다이 패키지.
  10. 제 1항에 있어서, 상기 다이 기판은 BGA 패키지의 형성을 가능하게 하는 필드 비아(filled via)를 포함하는, 다이 패키지.
  11. 제 1항에 있어서, 상기 다이 기판은 리드프레임 패키지를 형성하는 리드프레임을 포함하는, 다이 패키지.
  12. 제 1항에 있어서, 제1 연결선은, 제2 연결선과 교차하거나, 제2 연결선의 위에 있거나, 제2 연결선과 교차하면서 위에 있는, 다이 패키지.
  13. 제 1항에 있어서, 제1 연결선은 제1 길이 및 제1 임피던스를 가지고 제2 연결선은 제2 길이 및 제2 임피던스를 가지고,
    상기 제1 길이는 상기 제2 길이와 상이하거나,
    상기 제1 임피던스는 상기 제2 임피던스와 상이하거나,
    상기 제1 길이는 상기 제2 길이와 상이하면서 상기 제1 임피던스는 상기 제2 임피던스와 상이한, 다이 패키지.
  14. 제 1항에 있어서, 상기 제1 금속 코어와 상기 제2 금속 코어 중 적어도 하나는 유전체 층 및 도전성 금속 층으로 순차적으로 코팅되는, 다이 패키지.
  15. 제 1항에 있어서, 상기 연결선들은 다이 대 다이 연결과 다이 대 기판 연결 중 적어도 하나를 위한 전기적 연결을 제공하는, 다이 패키지.
  16. 제 1항에 있어서, 상기 복수의 연결선은 하나 이상의 차동 쌍을 포함하는, 다이 패키지.
  17. 제 1항에 있어서, 상기 복수의 연결선은 감소된 크로스토크를 갖는 평면으로부터의 크로스오버, 긴 루프 연결선들을 갖는, 다이 패키지.
  18. 제1항 내지 제2항, 제4항 내지 제17 항 중 어느 한 항의 다이 패키지를 포함하는 우수한 EMI 성능을 갖는 BGA 패키지에 있어서, 상기 다이 패키지는 복수의 연결선들을 포함하고, 각각의 연결선들은 금속 코어, 상기 금속 코어를 둘러싸는 유전체 층, 및 접지원에 연결되는 외부 금속 층을 포함하고, 외부 금속 층을 포함하며 금속 코어를 둘러싸며 유전체 층이 없는 연결선들에 비하여 크로스토크 잡음이 5 dB 이상 감소되는, BGA 패키지.


  19. 제 1항에 있어서, 상기 제1 금속 코어 직경은 상기 제2 금속 코어 직경과 상이한, 다이 패키지.
  20. 제 1항에 있어서, 상기 제1 유전체 층의 두께는 상기 제2 유전체 층의 두께와 동일한, 다이 패키지.
  21. 제 1항에 있어서,
    상기 제2 접지 평면은 상기 제1 접지 평면 위에 놓이되, 상기 제1 접지 평면과 상기 제2 접지 평면 사이의 전기적인 절연을 유지하는 중간층이 개제되는, 다이 패키지.


KR1020157037289A 2013-07-03 2014-07-02 낮은 전자기 간섭을 갖는 다이 패키지 KR101812594B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361842944P 2013-07-03 2013-07-03
US201361842943P 2013-07-03 2013-07-03
US61/842,943 2013-07-03
US61/842,944 2013-07-03
PCT/EP2014/001825 WO2015000596A1 (en) 2013-07-03 2014-07-02 Die package with low electromagnetic interference interconnection

Publications (2)

Publication Number Publication Date
KR20160029760A KR20160029760A (ko) 2016-03-15
KR101812594B1 true KR101812594B1 (ko) 2018-01-30

Family

ID=51134004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157037289A KR101812594B1 (ko) 2013-07-03 2014-07-02 낮은 전자기 간섭을 갖는 다이 패키지

Country Status (9)

Country Link
US (1) US9824997B2 (ko)
EP (1) EP3017471B1 (ko)
JP (1) JP6285021B2 (ko)
KR (1) KR101812594B1 (ko)
CN (1) CN105474388B (ko)
CA (1) CA2915900C (ko)
HK (1) HK1217569A1 (ko)
TW (1) TWM509429U (ko)
WO (1) WO2015000596A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP2018201138A (ja) * 2017-05-29 2018-12-20 セイコーエプソン株式会社 電子部品、および電子機器
US10750621B2 (en) * 2017-08-02 2020-08-18 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device
JP2019169504A (ja) * 2018-03-22 2019-10-03 日本電信電話株式会社 ワイヤボンディング構造
WO2019241737A1 (en) * 2018-06-14 2019-12-19 Caprice Gray Haley Coaxial wire
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
CN112652886B (zh) * 2020-12-15 2022-10-25 江苏惠通集团有限责任公司 一种引线结构以及引线结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置
JP2009111010A (ja) * 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
US20090159320A1 (en) * 2007-12-19 2009-06-25 Bridgewave Communications, Inc. Low Cost High Frequency Device Package and Methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412538A (ja) * 1990-05-01 1992-01-17 Hitachi Ltd 半導体装置
FR2674680B1 (fr) 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
TW214631B (ko) 1992-02-25 1993-10-11 American Telephone & Telegraph
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
JPH0766236A (ja) * 1993-08-31 1995-03-10 Tanaka Denshi Kogyo Kk 半導体素子用多層被覆ボンディングワイヤ及び半導体装置
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
US5921818A (en) * 1997-06-23 1999-07-13 Lucent Technologies Inc. Low crosstalk electrical connector
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6894398B2 (en) * 2001-03-30 2005-05-17 Intel Corporation Insulated bond wire assembly for integrated circuits
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
DE102005002707B4 (de) * 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
JP2008227126A (ja) 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 微細同軸ワイヤー、その製造方法、及び半導体装置
US8377749B1 (en) * 2009-09-15 2013-02-19 Applied Micro Circuits Corporation Integrated circuit transmission line
TWI484616B (zh) * 2011-10-06 2015-05-11 Adl Engineering Inc 具電磁干擾屏蔽之封裝模組
JP5752026B2 (ja) 2011-12-16 2015-07-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置
JP2009111010A (ja) * 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
US20090159320A1 (en) * 2007-12-19 2009-06-25 Bridgewave Communications, Inc. Low Cost High Frequency Device Package and Methods

Also Published As

Publication number Publication date
KR20160029760A (ko) 2016-03-15
CA2915900C (en) 2020-01-21
US9824997B2 (en) 2017-11-21
EP3017471B1 (en) 2020-03-11
CA2915900A1 (en) 2015-01-08
CN105474388A (zh) 2016-04-06
JP6285021B2 (ja) 2018-02-28
WO2015000596A1 (en) 2015-01-08
US20160379954A1 (en) 2016-12-29
JP2016524338A (ja) 2016-08-12
CN105474388B (zh) 2018-06-19
HK1217569A1 (zh) 2017-01-13
TWM509429U (zh) 2015-09-21
EP3017471A1 (en) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101812594B1 (ko) 낮은 전자기 간섭을 갖는 다이 패키지
KR101757749B1 (ko) 고 대역폭 상호 연결을 위한 단열 구조
US20100267207A1 (en) Integrated circuit module and method of packaging same
KR102035774B1 (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
KR20160029037A (ko) 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템
KR102035777B1 (ko) 유전체 및 금속 코팅을 구비한 와이어들을 갖는 기판 절감 다이 패키지 및 이를 제조하는 방법
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
KR101870887B1 (ko) 혼합 임피던스 본드 와이어 연결들 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant