JPH0412538A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0412538A
JPH0412538A JP2111808A JP11180890A JPH0412538A JP H0412538 A JPH0412538 A JP H0412538A JP 2111808 A JP2111808 A JP 2111808A JP 11180890 A JP11180890 A JP 11180890A JP H0412538 A JPH0412538 A JP H0412538A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor device
fixed potential
metal wiring
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2111808A
Other languages
English (en)
Inventor
Tomio Imai
今井　富夫
Chiyoshi Kamata
千代士 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2111808A priority Critical patent/JPH0412538A/ja
Publication of JPH0412538A publication Critical patent/JPH0412538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、半導体チップの外
部端子とリードとを金属配線で電気的に接続し、これら
を封止体で封止した半導体装置に適用して有効な技術に
関するものである。
〔従来の技術〕
半導体チップを保護するために封止体で封止した半導体
装置には、例えばチップキャリア型パッケージで構成し
たものがある。
前記チップキャリア型パッケージで構成された半導体装
置は、平面が方形状の例えばセラミックで形成されたベ
ース基板のチップ搭載面上に半導体チップを搭載し、こ
の半導体チップの外部端子（ポンディングパッド）と前
記ベース基板のチップ搭載面上に形成されたインナーリ
ード配線（リード配ＩＩＡ）とをボンディングワイヤ（
金属配線）で電気的に接続している。この半導体装置は
、前記ベース基板、このベース基板のチップ搭載面上の
周囲に沿って設けられた枠体及び封止用キャップで形成
されるパッケージのキャビティ内部に前記半導体チップ
を封止している。このように、前記半導体装置は、主に
ベース基板、枠体、封止用キャップの夫々で半導体チッ
プ、ボンディングワイヤ及びインナーリード配線を封止
している。
前記半導体装置は、前記インナーリード配線と一体に形
成され、かつ電気的に接続された電極端子（アウターリ
ード配線）を設けている。
前記インナーリード配線及びアウターリード配線（リー
ド配線）は、例えばベース基板の表面に金（Ａｕ）膜又
は銅（Ｃｕ）膜を蒸着し、このＡｕ膜又はＣｕ１ｌｉを
所定のマスクパターンでパターンニングして形成したメ
タライズ法で形成されている。
このリード配線は、前記半導体チップの複数の外部端子
の配列に対応して配列され、かつ外部端子と同等又はそ
れに近い本数が設けられる。
前記ボンディングワイヤは、例えば金（Ａｕ）又はアル
ミニウム（Ａ１）ワイヤで形成されている。
このボンディングワイヤは１例えば熱圧着に超音波振動
を併用したボンディング法によりボンディングされてい
る。
この種の半導体装置において、固定電位が印加されるリ
ード配線には１通常バイパスコンデンサが並列に挿入さ
れている。バイパスコンデンサは、半導体装置の半導体
チップの回路動作１例えば出力段回路の動作で発生する
固定電源の電位のゆれを吸収し、回路動作の電源のゆれ
に対するマージンを高めることができる。一般的に、バ
イパスコンデンサは外付素子として半導体装置の外部に
取り付けられている。また、システムボード上での実装
密度を高めるために、バイパスコンデンサは半導体装置
に内蔵されている。この後者のバイパスコンデンサとし
ては、半導体装置のリード配線のインナーリード配線上
に対向させて設ける技術が報告されている。
この種の半導体装置の例えばクロック信号が印加される
リード配線には終端抵抗素子が設けられている。終端抵
抗素子は、信号の反射を低減し、特性インピーダンスの
マツチング（整合）をとる目的でシステムボード上の信
号配線と半導体装置との接続部分に外付は素子として配
置されている。
終端抵抗素子は、通常５０又は７５［Ω］の抵抗値で形
成される。
なお、バイパスコンデンサを有する半導体装置について
は、例えば培風館社、超高速化合物半導体デバイス、昭
和６１年１１月３０日発行、第３２９頁に記載されてい
る。
〔発明が解決しようとする課題〕
前記半導体装置に内蔵される電源用リード配線に設けら
れたバイパスコンデンサは、・電源の吸収を充分に行う
には大きな容量値が必要となり、その占有面積が増大す
る。また、バイパスコンデンサは、インナーリード配線
にそれと半導体チップの外部端子とを接続するボンディ
ングワイヤと別のボンディングワイヤを使用して接続さ
れるので。
この別のボンディングワイヤの占有面積に相当する分、
半導体装置のパッケージサイズが増大する。
このため、半導体装置は、外径サイズが増大するので、
システムボード上での実装密度が低下するという問題が
あった。
また、前記半導体装置の信号用リート配線にはシステム
ボードの信号配線との接続部分に終端抵抗素子が設けら
れている。ところが、半導体装置の内部において、信号
用リード配線、ボンディングワイヤ、半導体チップの外
部端子の夫々の伝送経路の接続部分は、異種金属接合或
は異なるインピーダンスを有する金属接合であるので、
特性インピーダンス整合がとれない。このため、半導体
装置の内部において、信号の反射が生じ、半導体装置が
誤動作するという問題があった。この問題は、半導体装
置の回路動作が高速になるにつれ、顕著になる。
本発明の目的は、半導体チップの外部端子にリードを接
続する半導体装置の小型化を図ることが可能な技術を提
共することにある。
本発明の他の目的は、前記半導体装置において、誤動作
を防止し、電気的信頼性を向上することが可能な技術を
提共することにある。
本発明の他の目的は、前記半導体装置を実装する電子装
置において、実装密度を向上することが可能な技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
（１）半導体チップの外部端子とリードとを金属配線で
電気的に接続し、これらを封止体で封止した半導体装置
において、前記金属配線の表面上に誘電体を介在して固
定電位が印加される導体を設ける。この金属配線、誘電
体及び導体は容量素子を構成する。
（２）前記金属配線はボンディングワイヤであり、この
ボンディングワイヤ、その配列方向において隣接する他
のボンディングワイヤの夫々には、夫々独立に誘電体を
介在して同一固定電位が印加される導体を設ける。
（３）前記導体は、前記半導体チップに印加される固定
電位、前記リードに印加される固定電位の夫々の固定電
位を印加する。
〔作　　用〕
上述した手段（１）によれば、電源が印加される電源用
リード配線と接続した金属配線において。
この金属配線を一方の電極、固定電位が印加される導体
を他方の電極とする並列接続のバイパスコンデンサを該
金属配線の占有面積内に形成することができるので、こ
のバイパスコンデンサの占有面積に相当する分、パッケ
ージサイズを縮小し、半導体装置の小型化を図ることが
できる。この結果、この半導体装置を複数個実装基板に
実装する電子装置の実装密度を向上することができる。
上述した手段（２）によれば、隣接するボンディングワ
イヤの導体は、同一固定電位なので、ボンディングワイ
ヤ同志が接触しても短絡することがない。よって、半導
体装置の電気的信頼性を向上することができる。
上述した手段（３）によれば、信号が印加される信号用
リード配線と接続した金属配線において、半導体装置の
リード配線、金属配線、外部端子の夫々の接続部分で、
コンデンサにより特性インピーダンスの整合を行うこと
ができると共に、コンデンサをこの金属配線の占有面積
内に形成することができるので、半導体装置の内部での
特性インピーダンス整合ができ、回路動作の誤動作を防
止して電気的信頼性を向上することができると共に、半
導体装置の小型化を図ることができる。
以下、本発明の構成について、半導体チップをチップキ
ャリア型パッケージで封止した半導体装置に本発明を適
用した一実施例とともに説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
本発明の一実施例である半導体チップをチップキャリア
型パッケージで封止した半導体装置を第１図（電源用リ
ード配線の位置で切断した断面図）及び第２図（信号用
リード配線の位置で切断した断面図）に示す。
第１図及び第２図に示すように、半導体装置１は、中央
に凹部２Ａを設けたベース基板２のチップ搭載面上に導
電膜３を介在して半導体チップ５を実装している。前記
ベース基板２は、平面が方形状の例えばセラミック基板
で構成されている。
前記半導体チップ５は、これに限定されないが、平面が
方形状の例えば化合物半導体基板（例えばＧ　ａ　Ａ　
ｓ基板）で構成されている。
前記半導体チップ５の主面（素子形成面）上には、方形
状の各辺に沿って複数の外部端子（ポンディングパッド
）６が配置されている。この外部端子６は半導体チップ
５の内部に形成された素子例えばＭＥＳＦＥＴの電極と
電気的に接続されている。
前記ベース基板２のチップ搭載面上には、複数本のイン
ナーリード配線（リード配線）４Ａが形成されている。
このインナーリード配線４Ａは、前起生導体チップ５の
主面上に形成された複数の外部端子６の配列に対応して
配列され、この外部端子６の配列数と同等又はそれに近
い本数で配列されている。インナーリード配線４Ａは、
ボンディングワイヤ（金属配線）７を通して半導体チッ
プ５の外部端子６と電気的に接続されている。
前記ベース基板２のインナーリード配線４Ａが形成され
ているチップ搭載面上において、このベース基板２の各
辺に沿った周囲には例えばセラミックで構成された枠体
９が設けられている。枠体９は絶縁性の低融点ガラス（
鉛ガラス）８でベース基板２に接着固定されている。こ
の枠体９の上部には、段９ａが設けられ、この段９ａに
嵌め込むように例えばセラミックで構成された封止体用
キャップ１０が設けられている。封止体用キャップ１０
は絶縁性の低融点ガラス８で枠体９に接着固定されてい
る。このように、前記半導体装置１はベース基板２、枠
体９、封止体１０の夫々で構成されたキャビティ内に半
導体チップ５を封止したチップキャリア型パッケージで
構成されている。
前記半導体装置１は、パッケージの外側面に沿ってパッ
ケージの底部に達する電極端子（アウターリード配線）
４Ｂが設けられる。この電極端子４Ｂは、前記インナー
リード配線４Ａと一体に形成され、かつ電気的に接続さ
れている。
前記インナーリード配線４Ａ及びアウターリード配線４
Ｂ（リード配線４）は、ベース基板２の表面上に金（Ａ
ｕ）膜又は銅（Ｃｕ）膜を蒸着し、このＡｕ膜又はＣｕ
膜を所定のマスクパターンでパターンニングするメタラ
イズ法で形成されている。
前記導電膜３は、同様にメタライズ法で形成され、前記
リード配線４と同−工程又は別工程で形成される。この
導電膜３は、ベース基板２のチップ搭載面の凹部２Ａ内
の実質的に全域、及びチップ搭載面のリード配線４が形
成されている面と同一面であってインナーリード配線４
Ａで囲まれた領域内に形成されている。この導電膜３は
、電源用リード配線４から直接供給される基準電位Ｖｓ
ｓ例えばＯ［Ｖ］が印加される。
前記ボンディングワイヤ７は１例えばＡｕ、ＣＵ又はＡ
ｌワイヤで形成された金属ワイヤ７ａの表面上に誘電体
膜（図示せず）７ｂを介在して導体７ｃを設けた３層構
造で構成されている。ボンディングワイヤ７は、インナ
ーリード配線４Ａ、外部端子６の夫々との接続部分を除
き、このインナーリード配線４Ａと外部端子６との間が
前記３層構造で構成されている。このボンディングワイ
ヤ７は、第１図に示すように、電源用リード配線４と半
導体チップ５の外部端子６とを金属ワイヤ７ａで電気的
に接続すると共に、固定電位が印加されている導体膜３
に導体７Ｃの一部が接続されている。つまり、ボンディ
ングワイヤ７は、金属ワイヤ７ａを一方の電極とし、導
体７Ｃを他方の電極とし、両者電極間に誘電体７Ｃを介
在したコンデンサ（バイパスコンデンサ）を構成する。
また、このボンディングワイヤ７は、第２図に示すよう
に、信号用リード配線４と半導体チップ５の外部端子６
とを金属ワイヤ７ａで電気的に接続すると共に、固定電
位が印加されている導体膜３に導体７Ｃのリード配線４
側の一端が接続され、半導体チップ５の主面上に配置さ
れた固定電位用の外部端子（６Ｃ）に導体７Ｃの半導体
チップ５側の他端が接続されている。つまり、ボンディ
ングワイヤ７は、等価回路的に、インナーリード配線４
Ａと金属ワイヤ７ａとの接合部の近傍、金属ワイヤ７ａ
と半導体チップ５の外部端子６との接合部の近傍の夫々
にコンデンサを構成することができる。前者のコンデン
サを構成する導体７ｃには電源用リード４から直接供給
される固定電位が支配的に印加され、後者のコンデンサ
を構成する導体７ｃには半導体チップ５の外部端子６か
ら供給される固定電位が支配的に印加され１両者の固定
電位は導体７Ｃを介して短絡されている。
次に、前記ボンディングワイヤ７の製造方法について、
第３図（ボンディングワイヤの平面図）及び第４図（第
３図のＩ−１線で切った断面図）を用いて簡単に説明す
る。
まず、Ａｕ、Ｃｕ又はＡ１ワイヤで形成された金属ワイ
ヤ７ａの表面上にホトレジスト膜を塗布し、このホトレ
ジスト膜に所定のパターンニングを施してマスクを形成
する。前記ホトレジスト膜は、例えばインナーリード配
線４Ａ、外部端子６の夫々との接続部分に相当する領域
に成存するパターンニングが施される。ボンディングワ
イヤ７は、基本的に同等の長さで形成されるので、前記
マスクは一定のピッチで形成される。
次に、前記マスク及び露出した金属ワイヤ７ａの表面上
に例えば酸化珪素膜又は窒化珪素膜で形成された誘電体
７ｂをスパッタ法により所定の膜厚まで堆積する。
次に、前記誘電体７ｂの表面上に例えばＡｕ膜又はＣｕ
膜で形成された導体７Ｃをスパッタ法により所定の膜厚
まで堆積する。
次に、リフトオフ法により、有機溶剤で前記マスクを除
去すると共に、このマスク上に堆積された前記誘電体７
ｂ及び導体７Ｃを除去する。これにより、第３図及び第
４図に示すように、一定ピツチで一部に３層構造（７ｃ
／７ｂ／７ａ）を有するボンディングワイヤ７を形成す
ることができる６次に、前記ボンディングワイヤ７を使
用して、例えば熱圧着に超音波振動を併用したボンディ
ング、法で半導体チップ５の外部端子６とリード配線４
とを電気的に接続するボンディング方法について簡単に
説明する。
前記ボンディングワイヤ７は、前述のように、金属ワイ
ヤ７ａの細い部分と、この金属ワイヤ７ａの表面上に誘
電体７ｂを介在して導体７Ｃを設けた３層構造の太い部
分とで構成されているので、ボンディングの際に、第７
図（正面図）、第８図及び第９図（第７図の右側面図）
に示す超音波圧着用治具２０と第１０図（正面図）、第
１１図及び第１２図（第１０図の左側面図）に示す押え
治具２１とを使用する。
前記超音波圧着用治具２０は、第７図、第８図及び第９
図に示すように、本体２０Ａと可動部材２０Ｂとで構成
されている１本体２０Ａ、可動部材２０Ｂの夫々には、
ボンディングワイヤ７を上から押さえて固定する同一形
状の段２５が設けられている。この超音波圧着用治具２
０は、第８図（細い部分を固定する）及び第９図（太い
部分を固定する）に示すように、可動部材２０Ｂがボン
ディングワイヤ７の断面形状（細い部分と太い部分）に
応じて、可動するように構成されている。
前記押さえ治具２１は、第１０図、第１１図及び第１２
図に示すように、本体２１Ａと可動部材２１Ｂとで構成
されている。可動部材２１Ｂには、ボンディングワイヤ
７の断面形状に応じて、本体２１Ａに固定できるように
、前記超音波圧着用治具２０と同一形状の段２５が設け
られている。この押え治具２１は、ボンディングワイヤ
７の断面形状に応じて、第１１図に示す細い場合及び第
１２図に示す太い場合のように前記可動部２１Ｂが可動
するように構成されている。
このように構成された超音波圧着用治具２０及び押さえ
治具２１を使用して、ボンディングワイヤ７のボンディ
ング方法を第５図及び第６図（第２図の要部断面図）に
示す。
まず、第５図に示すように、超音波圧着用治具２０でボ
ンディングワイヤ７の金属ワイヤ７ａと半導体チップ５
の外部端子６とを圧着接続する。この時、金属ワイヤ７
ａは第８図に示すように超音波圧着用治具２０の段２５
で固定される。また、ボンディングワイヤ７は第５図及
び第１１図に示すように金属ワイヤ７ａの部分で押え治
具２１に固定されている。
次に、第６図に示すように、超音波圧着用治具２０でボ
ンディングワイヤ７の導体７ｃと半導体チップ５の固定
電位用の外部端子（６ｃ）とを圧着接続する。この時、
導体７Ｃは第９図に示すように超音波圧着用治具２０の
段２５で固定される。また。
ボンディングワイヤ７は第６図及び第１２図に示すよう
に導体７ｃの部分で押え治具２１に固定されている。
次に、図示していないが、信号用リード配線４とボンデ
ィングワイヤ７とを前述の外部端子６とボンディングワ
イヤ７とを接続した方法で同様に接続する。このように
、ボンディングすることにより、第２図に示すように、
信号用リード配線４と半導体チップ５の外部端子６とを
金属ワイヤ７ａで電気的に接続し、固定電位が印加され
ている導体膜３に導体７Ｃの一端を接続し、固定電位用
の外部端子（６Ｃ）に導体７Ｃの他端を接続することが
できる。尚、ここでは、信号用リード配線４の接続方法
を例にして説明したが、電源用リード配線４も同様にし
て接続する。但し、電源用リード配線４の場合、ボンデ
ィングワイヤ７の導体７Ｃと半導体チップ５の固定電位
用の外部端子（６ａ）とは接続してもしなくともよい。
このように、半導体チップ５の外部端子６とリード配線
４（インナーリード配線４Ａ）とを金属ワイヤ（金属配
線）７ａで電気的に接続し、これらを封止体で封止した
半導体装［１において、前記金属ワイヤ７ａの表面上に
誘電体７ｂを介在して固定電位が印加される導体７Ｃを
設ける。この構成により、電源が印加される電源用リー
ド配線４と接続した金属配線７ａにおいて、この金属配
線７ａを一方の電極、固定電位が印加される導体７Ｃを
他方の電極とする並列接続のバイパスコンデンサを該金
属配線７ａの占有面積内に形成することができるので、
このバイパスコンデンサの占有面積に相当する分、パッ
ケージサイズを縮小し、半導体装Ｉｆｆの小型化を図る
ことができる。特に、コンデンサは金属配線７ａを一方
の電極としたので、コンデンサの一方の電極とそれ自体
である金属配線７ａとを接続する領域をなくすことがで
き。
この領域に相当する分、半導体装置１の大幅な小型化を
図れる。さらに、コンデンサの金属配線７ａを一方の電
極として兼用し、一方の電極とそれ自体である金属配線
７ａとの接続部品をなくすことができるので、部品点数
を低減し、半導体装置工の大幅な小型化を図れる。よっ
て、半導体装置工を複数個実装基板（例えばシステムボ
ード）に実装する電子装置の実装密度を向上することが
できる。
また、信号が印加される信号用リード配線４と接続する
ボンディングワイヤ７において、ボンディングワイヤ７
の導体７Ｃは、リード配線４側の固定電位に接続される
と共に、半導体チップ５側の固定電位用の外部端子６Ｃ
の固定電位に接続される。この構成により、半導体装置
１の内部のリード配線４と金属配線７ａとの接合部近傍
、金属配線７ａと外部端子６との接合部近傍に夫々等価
的にコンデンサを挿入し、夫々の接合部での信号の反射
を低減し、特性インピーダンスを整合できると共に、コ
ンデンサを金属配線７ａの占有面積内に形成することが
できるので、コンデンサの占有面積を増加することなく
、金属配線７ａのインピーダンスと前記信号配線の特性
インピーダンスとを整合することができ、異種接合部で
の信号の反射を低減することができる。よって、半導体
装置１に搭載された半導体チップ５の回路の誤動作を防
止して、電気的信頼性を向上することができると共に、
コンデンサに相当する分、半導体装置１の小型化を図る
ことができる。
また、前記ボンディングワイヤ７は、このボンディング
ワイヤ７、その配列方向において隣接する他のボンディ
ングワイヤ７の夫々に、夫々独立に誘電体７ｂを介在し
て同一固定電位が印加される導体７ｃを設けているので
、隣接するボンディングワイヤ７の導体７Ｃ同志が接触
しても短絡することかない。よって、半導体装置１の電
気的信頼性を向上することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、単結晶珪素基板で形成された半導体
チップの外部端子とインナーリードとをボンディングワ
イヤで接続するレジンモールド型半導体装置に適用でき
る。
また、本発明は、半導体チップの外部端子とリード配線
とをバンプ電極（突起電極）で接続するフリップチップ
ボンディング方式の半導体装置に適用できる。この場合
、コンデンサは、前記バンプ電極を一方の電極として構
成される。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
半導体装置の小型化を図ることができる。
また、前記半導体装置を複数個実装する電子装置の実装
密度を向上することができる。
また、前記半導体装置の誤動作を防止することができ、
電気的信頼性を向上することができる。
【図面の簡単な説明】
第１図は、本発明の一実施例であるチップキャリア型パ
ッケージで構成された半導体装置の電源が印加される電
源用リード配線の位置で切った断面図。 第２図は、前記半導体装置の信号が印加される信号用リ
ード配線の位置で切った断面図、第３図は、ボンディン
グワイヤの平面図、第４図は、第３図の１−１線で切っ
た断面図。 第５図及び第６図は、第２図の要部断面図、第７図は、
超音波圧着用治具の平面図。 第８図及び第９図は、第７図の右側面図、第１０図は、
押え治具の平面図。 第１１図及び第１２図は、第１Ｏ図の左側面図である。 図中、１・・・半導体装置、２・・・ベース基板、３・
・・導体膜、４・・・リード配線、５・・・半導体チッ
プ、６・・・外部端子、６ｃ・・・固定電位用の外部端
子、７・・・ボンディングワイヤ、７ａ・・・金属ワイ
ヤ、７ｂ・・・誘電体、７ｃ・・・導体、１０・・・封
止体、　２０・・・超音波圧着用治具、２１・・・押え
治具である。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップの外部端子とリードとを金属配線で電
    気的に接続し、これらを封止体で封止した半導体装置に
    おいて、前記金属配線の表面上に誘電体を介在して固定
    電位が印加される導体を設けたことを特徴とする半導体
    装置。 ２、前記金属配線はボンディングワイヤであり、このボ
    ンディングワイヤ、その配列方向において隣接する他の
    ボンディングワイヤの夫々には、夫々独立に誘電体を介
    在して同一固定電位が印加される導体を設けたことを特
    徴とする請求項１に記載の半導体装置。 ３、前記金属配線は前記外部端子、リードの夫々との接
    続部分を除き、大半を前記導体で覆われ、この金属配線
    、前記誘電体、導体の夫々は容量素子を構成することを
    特徴とする請求項１又は請求項２に記載の半導体装置。 ４、前記導体は、前記半導体チップに印加される固定電
    位、前記リードに印加される固定電位の夫々の固定電位
    を印加することを特徴とする請求項１乃至請求項３に記
    載の夫々の半導体装置。
JP2111808A 1990-05-01 1990-05-01 半導体装置 Pending JPH0412538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2111808A JPH0412538A (ja) 1990-05-01 1990-05-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2111808A JPH0412538A (ja) 1990-05-01 1990-05-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH0412538A true JPH0412538A (ja) 1992-01-17

Family

ID=14570678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2111808A Pending JPH0412538A (ja) 1990-05-01 1990-05-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH0412538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7455440B2 (en) 2002-09-17 2008-11-25 Yamaha Corporation Electronic device, panel structure thereof and method of mounting indicator therein
JP2016524338A (ja) * 2013-07-03 2016-08-12 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 低電磁干渉配線を有するダイパッケージ
JP2016524337A (ja) * 2013-07-03 2016-08-12 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 選択的に修正された電気的特性を持つリード線を有する電子機器
WO2019236551A3 (en) * 2018-06-04 2020-01-16 Meinhold Mitchell W Apparatus and method for wire preparation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7455440B2 (en) 2002-09-17 2008-11-25 Yamaha Corporation Electronic device, panel structure thereof and method of mounting indicator therein
JP2016524338A (ja) * 2013-07-03 2016-08-12 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 低電磁干渉配線を有するダイパッケージ
JP2016524337A (ja) * 2013-07-03 2016-08-12 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 選択的に修正された電気的特性を持つリード線を有する電子機器
WO2019236551A3 (en) * 2018-06-04 2020-01-16 Meinhold Mitchell W Apparatus and method for wire preparation

Similar Documents

Publication Publication Date Title
US4454529A (en) Integrated circuit device having internal dampening for a plurality of power supplies
US5521429A (en) Surface-mount flat package semiconductor device
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH0412538A (ja) 半導体装置
JP2003332515A (ja) 半導体集積回路装置およびその製造方法
JPH0645504A (ja) 半導体装置
US10840179B2 (en) Electronic devices with bond pads formed on a molybdenum layer
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
JPS6362339A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JPS6035247Y2 (ja) 半導体装置
JPS634662A (ja) 電子回路装置
JPH0670243U (ja) 回路基板装置
JP2604506B2 (ja) 半導体素子用容器
JP3344364B2 (ja) リードフレーム及びそれを使用した半導体装置
JPS605055B2 (ja) 半導体装置
JP2830816B2 (ja) 樹脂封止型半導体装置
JP2912813B2 (ja) 電子部品
JPS6236290Y2 (ja)
JPS6056307B2 (ja) 半導体装置
JPS5840339B2 (ja) 高周波トランジスタ
JPH0481859B2 (ja)
JPH06112337A (ja) 半導体装置用パッケージ
JPH02238655A (ja) 半導体パッケージ
JPS6361802B2 (ja)