JPH06112337A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH06112337A
JPH06112337A JP26105092A JP26105092A JPH06112337A JP H06112337 A JPH06112337 A JP H06112337A JP 26105092 A JP26105092 A JP 26105092A JP 26105092 A JP26105092 A JP 26105092A JP H06112337 A JPH06112337 A JP H06112337A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
substrate
fixed
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26105092A
Other languages
English (en)
Inventor
Yoshio Aoki
芳雄 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26105092A priority Critical patent/JPH06112337A/ja
Publication of JPH06112337A publication Critical patent/JPH06112337A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置用パッケージに関し、簡単な構成
でありながら、気密性が高く、接地を良好にとることが
でき、表面実装が容易であって、しかも廉価である半導
体用パッケージを得られるようにする。 【構成】 セラミックで構成され且つ金属8が充填され
たスルー・ホール7が形成されてなる基板1と、そのセ
ラミック基板1の外面側(或いは内面側)にスルー・ホ
ール7を覆って固着され且つスルー・ホール7を埋めた
金属8と導電接続されてなる金属板6とを備え、また、
セラミック基板1の外面側に固着された金属板6及び同
じくセラミック基板1の外面側に固着されたリード5が
同一材料から構成され且つ実装面が同一平面をなしてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波用或いは高速ス
イッチング用の半導体装置を搭載するのに好適な半導体
装置用パッケージに関する。
【0002】近年、高周波用或いは高速スイッチング用
の半導体装置は、シリコン系或いは化合物半導体系に拘
わらず、その特性向上は著しい。然しながら、それを搭
載する半導体装置用パッケージの如何に依って、その優
れた特性も取り出すことはできないし、また、電気的特
性以外の面でも問題を生ずることになる。現用の半導体
装置用パッケージは、未だ改善されなければならない問
題を残している。
【0003】
【従来の技術】一般に、半導体装置用パッケージに要求
される条件は、 (1) 信頼性を確保する為、気密性が高いこと。 (2) 半導体装置の特性を十分に引き出し且つ動作を
安定化する為、良好な接地をとり易いこと。 (3) 半導体装置を実装を容易にする為、表面実装が
可能な構造であること。 (4) 廉価であること。 などである。
【0004】前記のような条件を踏まえた上で、現用さ
れている半導体装置用パッケージとしては、一般用とし
て樹脂封止の多ピン・モールド・パッケージなどのプラ
スチック・パッケージ、また、高周波用として金属を基
体とするセラミック・パッケージが知られている。
【0005】
【発明が解決しようとする課題】プラスチック・パッケ
ージは、表面実装が可能であって、また、廉価でもある
が、気密性保持や接地の面では良好とはいえない。ま
た、セラミック・パッケージは気密性保持及び接地は良
好であるが、表面実装には向かず、また、高価である。
【0006】本発明は、簡単な構成でありながら、気密
性が高く、接地を良好にとることができ、表面実装が容
易であって、しかも廉価である半導体用パッケージを得
られるようにする。
【0007】
【課題を解決するための手段】現在、セラミック加工技
術は大きく進歩し、例えばスルー・ホールと呼ばれる貫
通孔を形成したり、また、そのスルー・ホール内に金属
を充填することなどは容易に行なうことができるように
なった。
【0008】この技術を用いると、信号の分離度が高
く、また、信号の反射に起因する損失が少ないセラミッ
ク・パッケージを得ることができ、また、スルー・ホー
ルをセラミック・パッケージの内外を繋ぐのに用いると
放熱や接地の面で大変有効である。
【0009】然しながら、そのような構成でスルー・ホ
ールを用いた場合、セラミック・パッケージの利点であ
る気密性が失われるので、本発明では、金属板を当てる
だけの簡単な構成に依って前記問題を解消している。
【0010】即ち、本発明による半導体装置パッケージ
は、 (1)絶縁性材料(例えばセラミック)で構成され且つ
導電性材料(例えば金属8)が充填されたスルー・ホー
ル(例えばスルー・ホール7)が形成されてなる基板
(例えばセラミック基板1)と、前記基板の外面側に前
記スルー・ホールを覆って固着され且つ前記スルー・ホ
ールを埋めた導電性材料と導電接続されてなる導電板
(例えば金属板6)とを備えてなることを特徴とする
か、或いは、
【0011】(2)絶縁性材料で構成され且つ導電性材
料が充填されたスルー・ホールが形成されてなる基板
と、前記基板の内面側に前記スルー・ホールを覆って固
着され且つ前記スルー・ホールを埋めた導電性材料と導
電接続されて半導体チップを搭載する導電板とを備えて
なるか、或いは、
【0012】(3)前記(1)に於いて、基板の外面側
に固着された導電板及び同じく基板の外面側に固着され
た機能端子(例えばリード5)が同一材料(例えばリー
ド・フレーム状の金属板材)から構成され且つ実装面
(例えばプリント板の配線パターンなどと固着される
面)が同一平面をなすものであることを特徴とする。
【0013】
【作用】本発明の半導体装置用パッケージでは、セラミ
ック基板に半導体チップの接地や放熱に有効な金属が充
填されたスルー・ホールを形成しても、そのセラミック
基板の外面側、或いは、内面側には前記スルー・ホール
を覆うと共に前記金属と導電接続された金属板が気密に
固着されているので、セラミック基板にスルー・ホール
を形成しても気密性が低下することを防止でき、しか
も、金属が充填されたスルー・ホールを形成した利点、
即ち、接地の容易性及び放熱の容易性などの利点は、そ
のまま引き継がれて享受することができる。また、金属
板とリードとの実装面が同一平面に在るようにするに
は、従来から多用されているリード・フレーム構造を利
用すれば、それらの厚みを同一にできるから、容易に実
現することが可能である。
【0014】
【実施例】図1は本発明一実施例を解説する為の半導体
装置用パッケージの表面を表す要部平面図である。図に
於いて、1はスルー・ホールをもつセラミック基板、2
は第一のセラミック枠体、3は第二のセラミック枠体、
4はメタライズ膜、4Aはメタライズ膜の内面側端、5
はリード、6Aは金属板のリードをそれぞれ示してい
る。尚、簡明にする為、セラミック基板1に於けるスル
ー・ホールは省略してある。
【0015】図2は図1に見られる線Y−Yで切断した
半導体装置用パッケージを表す要部切断側面図であり、
図1に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。図に於いて、4Bはメタ
ライズ膜4の外面側端を示している。
【0016】図3は図1に表された半導体装置用パッケ
ージを外面から見た要部平面図であり、図1及び図2に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
【0017】図4は図1乃至図3に表された半導体装置
用パッケージに於けるセラミック基板を表す要部平面図
であり、図1乃至図3に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。図に於
いて、7はセラミック基板1に形成されたスルー・ホー
ル、8はスルー・ホール7内に密実に充填された金属を
それぞれ示している。
【0018】図5は図1乃至図3に表された半導体装置
用パッケージに於ける第一のセラミック枠体を表す要部
平面図であり、図1乃至図3に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとする。
【0019】さて、本実施例の半導体装置用パッケージ
では、金属8が密実に充填されたスルー・ホール7をも
つと共にメタライズ膜4が形成されたセラミック基板1
の表面側に同じくメタライズ膜4が形成された第一のセ
ラミック枠体2及び第二のセラミック枠体3が積層され
且つ銀蝋などの蝋剤に依って固着一体化された構造にな
っている。
【0020】セラミック基板1の外面側には、スルー・
ホール7を埋めた金属8と導電接続された状態で金属板
6が銀蝋などの蝋剤に依って固着され、また、メタライ
ズ膜4の外面側端4Bにはリード5が銀蝋などの蝋剤に
依って固着されている。
【0021】第二のセラミック枠体3上には、図示され
ていないが、セラミック或いは金属などからなる蓋体で
封止する。勿論、この段階に至るまでには、半導体チッ
プを実装しておかなければならない。
【0022】半導体チップを実装するには、蓋体を封止
しない状態の半導体装置用パッケージ、即ち、パッケー
ジ本体が完成された段階で、セラミック基板1の表面、
従って、第二のセラミック枠体3及び第一のセラミック
枠体2などで囲まれた部分の表面に半導体チップを例え
ば金錫、金シリコンなどの合金を溶融させて固着し、第
一のセラミック枠体2上に表出されているメタライズ膜
4の表面側端4Aをボンディング・パッドとして半導体
チップとの間にワイヤ・ボンディングを施すことに依っ
て行なわれる。尚、半導体チップを固着する為の材料
は、後の実装工程に於いて、加えられる温度が例えば2
00〔℃〕以下と低く、且つ、短時間で終わるのであれ
ば、銀ペーストや金ペーストなどの導電性ペーストを用
いることもできる。
【0023】本実施例の半導体装置用パッケージを実装
する場合、例えば配線等のパターンが形成されたプリン
ト板に於けるボンディング・パッドにパッケージ外面の
金属板6を半田付けに依って固着すると共に各リード5
及び6をプリント板の配線パターンと半田付けに依って
固着すれば良く、前記ボンディング・パッドを接地電極
とすれば、パッケージ、従って、半導体チップの接地は
容易且つ簡単である。
【0024】本発明は、前記実施例に限られることな
く、他に多くの改変を実施することができる。例えば、
リード5及び金属板6は、同一の金属板材を打ち抜いた
ものを用いることで極めて安価に表面実装用フラット・
パッケージが実現される。即ち、一枚の金属板材を打ち
抜いてリード5及び金属板6をリード・フレーム状に形
成し、金属板6とパッケージ本体とを銀蝋などの蝋剤に
依って固着してからリード5及び金属板6のリード6A
をフレームから切り離すと良い。
【0025】また、前記実施例では、金属板6はセラミ
ック基板1の外面側に固着してあるが、これはセラミッ
ク基板1の内面側、即ち、半導体チップの搭載側に固着
しても良い。
【0026】
【発明の効果】本発明に依る半導体装置用パッケージに
於いては、絶縁性材料で構成され且つ導電性材料が充填
されたスルー・ホールが形成されてなる基板と、前記基
板の外面側或いは内面側に前記スルー・ホールを覆って
固着され且つ前記スルー・ホールを埋めた導電性材料と
導電接続されてなる導電板とを備える。
【0027】前記構成を採ることに依って、セラミック
基板に半導体チップの接地や放熱に有効な金属が充填さ
れたスルー・ホールを形成しても、そのセラミック基板
の外面側、或いは、内面側には前記スルー・ホールを覆
うと共に前記金属と導電接続された金属板が気密に固着
されているので、セラミック基板にスルー・ホールを形
成しても気密性が低下することを防止でき、しかも、金
属が充填されたスルー・ホールを形成した利点、即ち、
接地の容易性及び放熱の容易性などの利点は、そのまま
引き継がれて享受することができる。また、金属板とリ
ードとの実装面が同一平面に在るようにするには、従来
から多用されているリード・フレーム構造を利用すれ
ば、それらの厚みを同一にできるから、容易に実現する
ことが可能である。
【図面の簡単な説明】
【図1】本発明一実施例を解説する為の半導体装置用パ
ッケージの表面を表す要部平面図である。
【図2】図1に見られる線Y−Yで切断した半導体装置
用パッケージを表す要部切断側面図である。
【図3】図1に表された半導体装置用パッケージを外面
から見た要部平面図である。
【図4】図1乃至図3に表された半導体装置用パッケー
ジに於けるセラミック基板を表す要部平面図である。
【図5】図1乃至図3に表された半導体装置用パッケー
ジに於ける第一のセラミック枠体を表す要部平面図であ
る。
【符号の説明】
1 スルー・ホールをもつセラミック基板 2 第一のセラミック枠体 3 第二のセラミック枠体 4 メタライズ膜 4A メタライズ膜の内面側端 4B メタライズ膜の外面側端 5 リード 6 金属板 6A リード 7 スルー・ホール 8 スルー・ホール7に密実に充填された金属

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁性材料で構成され且つ導電性材料が充
    填されたスルー・ホールが形成されてなる基板と、 前記基板の外面側に前記スルー・ホールを覆って固着さ
    れ且つ前記スルー・ホールを埋めた導電性材料と導電接
    続されてなる導電板とを備えてなることを特徴とする半
    導体装置用パッケージ。
  2. 【請求項2】絶縁性材料で構成され且つ導電性材料が充
    填されたスルー・ホールが形成されてなる基板と、 前記基板の内面側に前記スルー・ホールを覆って固着さ
    れ且つ前記スルー・ホールを埋めた導電性材料と導電接
    続されて半導体チップを搭載する導電板とを備えてなる
    ことを特徴とする半導体装置用パッケージ。
  3. 【請求項3】基板の外面側に固着された導電板及び同じ
    く基板の外面側に固着された機能端子が同一材料から構
    成され且つ実装面が同一平面をなすものであることを特
    徴とする請求項1記載の半導体装置用パッケージ。
JP26105092A 1992-09-30 1992-09-30 半導体装置用パッケージ Withdrawn JPH06112337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26105092A JPH06112337A (ja) 1992-09-30 1992-09-30 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26105092A JPH06112337A (ja) 1992-09-30 1992-09-30 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH06112337A true JPH06112337A (ja) 1994-04-22

Family

ID=17356371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26105092A Withdrawn JPH06112337A (ja) 1992-09-30 1992-09-30 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH06112337A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365823B1 (ko) * 1999-06-03 2002-12-26 알프스 덴키 가부시키가이샤 전자유닛

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365823B1 (ko) * 1999-06-03 2002-12-26 알프스 덴키 가부시키가이샤 전자유닛

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
JPH09260552A (ja) 半導体チップの実装構造
JPH03225854A (ja) 半導体デバイス及びその製造方法
JP3209977B2 (ja) 半導体モジュ−ル
US20040159929A1 (en) Semiconductor die package having two die paddles
JPH0645504A (ja) 半導体装置
JPS6227544B2 (ja)
JPH06112337A (ja) 半導体装置用パッケージ
JP2524482B2 (ja) Qfp構造半導体装置
JPH0382060A (ja) 半導体装置
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2002110889A (ja) 半導体装置及びその製造方法
JP2529967B2 (ja) 半導体集積回路装置
JPH05166965A (ja) パッケージ構造体
JP2728585B2 (ja) 半導体素子収納用パッケージ
JP3051225B2 (ja) 集積回路用パッケージ
JPH1187406A (ja) 半導体装置
JPS6086852A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JPH08316361A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지
JPH04137739A (ja) 混成集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130