JPH04137739A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04137739A JPH04137739A JP2262495A JP26249590A JPH04137739A JP H04137739 A JPH04137739 A JP H04137739A JP 2262495 A JP2262495 A JP 2262495A JP 26249590 A JP26249590 A JP 26249590A JP H04137739 A JPH04137739 A JP H04137739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- bonded
- plating layer
- heat spreader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052737 gold Inorganic materials 0.000 claims abstract description 26
- 239000010931 gold Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 230000017525 heat dissipation Effects 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract 4
- 238000007747 plating Methods 0.000 claims description 24
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は高周波高出力に適した混成集積回路に関する。
（ロ）従来の技術
ＴＶ、ＨＤＴＶ等のビデオ出力回路を集積化したビデオ
バック（商品名）なる混成集積回路が本願出願人におい
て商品化されている。このような回路は高周波高出力が
求められるため、回路基板としてセラミックの如き低誘
電率素材を用い、この表面に回路導体とチップ素子を固
着した構成を採っている（例えば、特開昭６２−２２４
９５１号公報参照）。
バック（商品名）なる混成集積回路が本願出願人におい
て商品化されている。このような回路は高周波高出力が
求められるため、回路基板としてセラミックの如き低誘
電率素材を用い、この表面に回路導体とチップ素子を固
着した構成を採っている（例えば、特開昭６２−２２４
９５１号公報参照）。
具体的な構成を第４図に示す、（１）は銅やアルミダイ
キャスト等の熱伝導性良好なる放熱基板、（２）は放熱
基板（１）の上に半田を介して固着したセラミック基板
、（３）はセラミック基板（２）の上に描画した導電薄
膜から成る回路導体、（４）は回路導体（３）に半田又
はワイヤにより電気接続される抵抗、コンデンサ、コイ
ル等のチップ素子、（５）はセラミック基板（２）上に
ヒートスプレッダ（６）を介して固着され且つ回路導体
（３）とワイヤ（８）と接続されるＮＰＮ、ＰＮＰトラ
ンジスタ等の半導体チップである。セラミック基板（２
）には外部接続用のリード端子（図示せず）が半田付け
され、凹状の上蓋（７）を放熱基板（１）と対向接着す
ることによりパッケージングする。ヒートスプレッダ（
６）は熱伝導率に優れた素材から成り、セラミック基板
（２）との接触面積を増大することによって半導体チッ
プ（５〉の放熱性を向上きせる。また、ヒートスプレッ
ダ（６）の表裏面には半田付のための金メッキ層が全面
に処されている。
キャスト等の熱伝導性良好なる放熱基板、（２）は放熱
基板（１）の上に半田を介して固着したセラミック基板
、（３）はセラミック基板（２）の上に描画した導電薄
膜から成る回路導体、（４）は回路導体（３）に半田又
はワイヤにより電気接続される抵抗、コンデンサ、コイ
ル等のチップ素子、（５）はセラミック基板（２）上に
ヒートスプレッダ（６）を介して固着され且つ回路導体
（３）とワイヤ（８）と接続されるＮＰＮ、ＰＮＰトラ
ンジスタ等の半導体チップである。セラミック基板（２
）には外部接続用のリード端子（図示せず）が半田付け
され、凹状の上蓋（７）を放熱基板（１）と対向接着す
ることによりパッケージングする。ヒートスプレッダ（
６）は熱伝導率に優れた素材から成り、セラミック基板
（２）との接触面積を増大することによって半導体チッ
プ（５〉の放熱性を向上きせる。また、ヒートスプレッ
ダ（６）の表裏面には半田付のための金メッキ層が全面
に処されている。
（ハ）発明が解決しようとする課題
しかしながら、前記ビデオ出力回路のように扱う信号が
高周波であると各部の浮遊容量が高周波特性劣化の要因
となる。従来のヒートスプレッダ（６）は表裏全面に金
メッキ層を処しであるので、ヒートスプレッダ（６）自
身の容量が大きく、これが半導体チップ（５）の対ＧＮ
Ｄ間容間色量て働く他、表面側の金メッキ層とワイヤ（
８）間等で浮遊容量を形成し半導体チップ（５）上に形
成した回路素子の高周波特性を劣化させる欠点があった
。
高周波であると各部の浮遊容量が高周波特性劣化の要因
となる。従来のヒートスプレッダ（６）は表裏全面に金
メッキ層を処しであるので、ヒートスプレッダ（６）自
身の容量が大きく、これが半導体チップ（５）の対ＧＮ
Ｄ間容間色量て働く他、表面側の金メッキ層とワイヤ（
８）間等で浮遊容量を形成し半導体チップ（５）上に形
成した回路素子の高周波特性を劣化させる欠点があった
。
特にコストダウンを目的として樹脂モールドタイプにす
ると、樹脂の誘電率が空気中より高い（εｒ：４．ｏ）
ためにこの様な問題が顕著となる。
ると、樹脂の誘電率が空気中より高い（εｒ：４．ｏ）
ためにこの様な問題が顕著となる。
（ニ）課題を解決するための手段
本発明は上記従来の欠点に鑑み成されたもので、表裏面
に金メッキ層（２０ａ）（２０ｂ）を処したヒートスプ
レッダ（１３）において、半導体チップ（１４）を固着
する側の金メッキ層（２０ａ）を前記半導体チップ（１
４）を載置するに足りる面積まで縮小することによって
、浮遊容量のφさい混成集積回路を提供するものである
。
に金メッキ層（２０ａ）（２０ｂ）を処したヒートスプ
レッダ（１３）において、半導体チップ（１４）を固着
する側の金メッキ層（２０ａ）を前記半導体チップ（１
４）を載置するに足りる面積まで縮小することによって
、浮遊容量のφさい混成集積回路を提供するものである
。
（ネ）作用
本発明によれば、半導体チップ（１４）を固着する側の
金メッキ層（２０ａ）の面積を小さくしたことによって
、ヒートスプレッダ（１３）の裏面の金メッキ層（２０
ａ）との対向面積を小きくできるので、金メッキ層（２
０ｇ）（２０ｂ）間で形成される容量を小さくできる。
金メッキ層（２０ａ）の面積を小さくしたことによって
、ヒートスプレッダ（１３）の裏面の金メッキ層（２０
ａ）との対向面積を小きくできるので、金メッキ層（２
０ｇ）（２０ｂ）間で形成される容量を小さくできる。
また、ワイヤ（２１）等との対向面積も減らせるので、
浮遊容量を小さくできる。
浮遊容量を小さくできる。
（へ）実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は本発明による混成集積回路のチップ取付部を示
す斜視断面図、第２図は平面図、第３図は断面図である
。これらの図において、（１１）は放熱基板、（１２）
はセラミック基板、（１３）はヒートスプレッダ、（１
４）は半導体チップである。
す斜視断面図、第２図は平面図、第３図は断面図である
。これらの図において、（１１）は放熱基板、（１２）
はセラミック基板、（１３）はヒートスプレッダ、（１
４）は半導体チップである。
放熱基板（１１）は板厚０．２〜１，００１１１の銅系
素材から成る平板状材料であり、表面には半田濡れ性向
上と銅系素材の酸化防止のためのＮｉメッキを処し、放
熱基板（１１）の両端にはパッケージを放熱部材に取付
けるビスを挿通するための８字型の切欠き（１５〉を有
する。８字型の他は円型の貫通孔等が考えられる。
素材から成る平板状材料であり、表面には半田濡れ性向
上と銅系素材の酸化防止のためのＮｉメッキを処し、放
熱基板（１１）の両端にはパッケージを放熱部材に取付
けるビスを挿通するための８字型の切欠き（１５〉を有
する。８字型の他は円型の貫通孔等が考えられる。
セラミック基板（１２）は板厚０．２〜１．０１ｍ１の
アルミナ（ＡＬｏｓ）素材から成り、裏面に半田濡れ性
のための例えば銀パラジウム層を設け、表面側には回路
網を構成するための導電薄膜から成る回路導体（１６）
を設ける０回路溝体（１６）は例えば銅ペーストのスク
リーン印刷手法によって描画し、この回路導体（１６）
にコンデンサやコイル等のチップ部品（１７）を半田付
は固着する。チップ部品（１７〉を組立てたセラミック
基板（１２）は、放熱基板＜１１）の略中央付近に半田
付は固着し、銀メッキした外部接続リード（１８）とセ
ラミック基板（１２）の接続パッドとをワイヤボンドす
ることで電気接続する。
アルミナ（ＡＬｏｓ）素材から成り、裏面に半田濡れ性
のための例えば銀パラジウム層を設け、表面側には回路
網を構成するための導電薄膜から成る回路導体（１６）
を設ける０回路溝体（１６）は例えば銅ペーストのスク
リーン印刷手法によって描画し、この回路導体（１６）
にコンデンサやコイル等のチップ部品（１７）を半田付
は固着する。チップ部品（１７〉を組立てたセラミック
基板（１２）は、放熱基板＜１１）の略中央付近に半田
付は固着し、銀メッキした外部接続リード（１８）とセ
ラミック基板（１２）の接続パッドとをワイヤボンドす
ることで電気接続する。
セラミック基板（１２）には搭載する能動素子の数に対
応する数の貫通孔（１９）を形成し、この貫通孔（１９
）内に発熱を伴う個別半導体を形成した半導体チップ（
１４）を配置する。貫通孔（１９）はセラミック基板（
１２）の金型成形で作成し、セラミック基板（１２）の
略中央付近に熱分散を考慮して配置した。
応する数の貫通孔（１９）を形成し、この貫通孔（１９
）内に発熱を伴う個別半導体を形成した半導体チップ（
１４）を配置する。貫通孔（１９）はセラミック基板（
１２）の金型成形で作成し、セラミック基板（１２）の
略中央付近に熱分散を考慮して配置した。
半導体チップ（１４）はシリコン基板の表面にホトリソ
グラフィー技術と拡散技術を駆使してＮＰＮ、ＰＮＰト
ランジスタやＭＯＳＦＥＴ等を形成したもので、前記シ
リコン基板の裏面を１つの電極取出しとする。
グラフィー技術と拡散技術を駆使してＮＰＮ、ＰＮＰト
ランジスタやＭＯＳＦＥＴ等を形成したもので、前記シ
リコン基板の裏面を１つの電極取出しとする。
ヒートスプレッダ（１３）は、ベリリア（Ｂ２０．）や
窒化アルミニウム（八〇Ｎ）等の熱伝導率に優れた絶縁
材料から成る板厚０．５〜０．７ｍ１ｌの板状材料であ
り、外形は大体２．ＯＸ２．０１１！１の如き正方形を
成す。その表裏両面には半田濡れ性向上のために金メッ
キ層（２０ａ）を形成し、半導体チップ（１４）を載置
する側の金メッキ層（２０ａ）は一部分に、反対側の金
メッキ層（２０ｂ）は全面に形成する。
窒化アルミニウム（八〇Ｎ）等の熱伝導率に優れた絶縁
材料から成る板厚０．５〜０．７ｍ１ｌの板状材料であ
り、外形は大体２．ＯＸ２．０１１！１の如き正方形を
成す。その表裏両面には半田濡れ性向上のために金メッ
キ層（２０ａ）を形成し、半導体チップ（１４）を載置
する側の金メッキ層（２０ａ）は一部分に、反対側の金
メッキ層（２０ｂ）は全面に形成する。
そして第１図に示す通り、セラミック基板（１２）の貫
通孔（１９）内に先ずヒートスプレッダ（１３）を放熱
基板（１１〉表面に半田付固着し、次いでヒートスプレ
ッダ（１３）表面の金メッキ層（２０ａ）上に銀ロー等
で半導体チップ（１４）をグイボンドし、きらに半導体
チップ（１４）表面に形成した図示せぬ電極と回路導体
（１６）とをワイヤ（２１）とをワイヤボンドする。半
導体チップ（１４）の基板電位は金メッキ層（２０ａ）
を介して取出す。
通孔（１９）内に先ずヒートスプレッダ（１３）を放熱
基板（１１〉表面に半田付固着し、次いでヒートスプレ
ッダ（１３）表面の金メッキ層（２０ａ）上に銀ロー等
で半導体チップ（１４）をグイボンドし、きらに半導体
チップ（１４）表面に形成した図示せぬ電極と回路導体
（１６）とをワイヤ（２１）とをワイヤボンドする。半
導体チップ（１４）の基板電位は金メッキ層（２０ａ）
を介して取出す。
半導体チップ（１４）を固着する側の金メッキ層（２０
ａ）は、半導体チップ（１４）の大きさ（０，３ＸＯ。
ａ）は、半導体チップ（１４）の大きさ（０，３ＸＯ。
３ＩＩＩ１１〜０．６Ｘ０．６１１ｍ）にダイボンド時
の位置合わせ精度とワイヤ（２１）を打てるだけの余裕
を持たせた大きさまで縮小する。ワイヤ（２１）を打つ
部分を部分的に突出させた形状でも良い。具体的にはｏ
、ｓｘｏ、ｓｍｎの大ききを有していれば満足できる。
の位置合わせ精度とワイヤ（２１）を打てるだけの余裕
を持たせた大きさまで縮小する。ワイヤ（２１）を打つ
部分を部分的に突出させた形状でも良い。具体的にはｏ
、ｓｘｏ、ｓｍｎの大ききを有していれば満足できる。
そして、セラミック基板（１２）と半導体チップ（１４
）を固着した放熱基板（１１）はワイヤボンドされた後
、放熱基板（１１）の裏面を露出するようにして樹脂（
２２）にてモールドする。チップ部品（１７）はセラミ
ック基板（１２）上に固着きれた状態で提供され、そし
てセラミック基板（１２）と半導体チップ（１４〉とは
別個に組立てを行うので、半導体チップ（１４）をチッ
プ部品（１７）固着時の雰囲気から保護するボッティン
グやキャップ技術は不要である。尚、リード（１８）は
リードフレームの状態で供給され、放熱基板（１１）は
前記リードフレームにカシメにより一体化きれ供給され
る。
）を固着した放熱基板（１１）はワイヤボンドされた後
、放熱基板（１１）の裏面を露出するようにして樹脂（
２２）にてモールドする。チップ部品（１７）はセラミ
ック基板（１２）上に固着きれた状態で提供され、そし
てセラミック基板（１２）と半導体チップ（１４〉とは
別個に組立てを行うので、半導体チップ（１４）をチッ
プ部品（１７）固着時の雰囲気から保護するボッティン
グやキャップ技術は不要である。尚、リード（１８）は
リードフレームの状態で供給され、放熱基板（１１）は
前記リードフレームにカシメにより一体化きれ供給され
る。
以上に説明した本発明の混成集積回路は、ヒートスプレ
ッダ（１３）の両面に形成した金メッキ層（２０ａ）（
ｚｏｂ）のうち、半導体チップ（１４）を固着する側の
金メッキ層（２０ａ）の面積を必要最小限にまで縮小し
たので、表側の金メッキ層（２０ａ）と裏側の金メッキ
層（２０ｂ）との対向面積が減少し両者間の浮遊容量を
低減できる。この部分の容量は半導体チップ（１４）の
対ＧＮＤＮ客間として働くので、この容量を低減し回路
的な高周波特性を改善できる。
ッダ（１３）の両面に形成した金メッキ層（２０ａ）（
ｚｏｂ）のうち、半導体チップ（１４）を固着する側の
金メッキ層（２０ａ）の面積を必要最小限にまで縮小し
たので、表側の金メッキ層（２０ａ）と裏側の金メッキ
層（２０ｂ）との対向面積が減少し両者間の浮遊容量を
低減できる。この部分の容量は半導体チップ（１４）の
対ＧＮＤＮ客間として働くので、この容量を低減し回路
的な高周波特性を改善できる。
また、・面積を減少したことによって表面の金メッキ層
（２０ａ）とワイヤ（２１）や回路導体（１６）間に発
生する浮遊容量をも低減できる。
（２０ａ）とワイヤ（２１）や回路導体（１６）間に発
生する浮遊容量をも低減できる。
（ト）発明の効果
以上に説明した通り、本発明によれば半導体チップ（１
４）を固着する側の金メッキ層（２０ａ）の面積を減じ
ることによって、半導体チップ（１４）の対ＧＮＤＮ客
間や浮遊容量を低減できる利点を有する。そのため、高
周波特性を改善できる他、誘電率の高い樹脂モールドタ
イプでも優れた高周波特性を確保できる利点を有する。
４）を固着する側の金メッキ層（２０ａ）の面積を減じ
ることによって、半導体チップ（１４）の対ＧＮＤＮ客
間や浮遊容量を低減できる利点を有する。そのため、高
周波特性を改善できる他、誘電率の高い樹脂モールドタ
イプでも優れた高周波特性を確保できる利点を有する。
また、貴金属である金の使用量を減じることができるの
で、コストダウンにも寄与できる利点をも有する。
で、コストダウンにも寄与できる利点をも有する。
第１図は本発明を説明するための斜視断面図、第２図は
本発明を説明するための平面図、第３図は本発明を説明
するための断面図、第４図は従来例を説明するための断
面図である。
本発明を説明するための平面図、第３図は本発明を説明
するための断面図、第４図は従来例を説明するための断
面図である。
Claims (3)
- （１）熱伝導性良好なる放熱基板の上に固着したセラミ
ック基板と、該セラミック基板の表面に形成した複数の
回路導体と、該回路導体に電気接続される半導体チップ
と、該半導体チップを載置しその表面と裏面に金属メッ
キ層を設けた熱伝導性良好なるヒートスプレッダとを具
備する混成集積回路において、 前記ヒートスプレッダの前記半導体チップを固着する側
の金属メッキ層を前記半導体チップを固着するに足りる
面積まで縮小したことを特徴とする混成集積回路。 - （２）前記金属メッキ層は金メッキ層であることを特徴
とする請求項第１項記載の混成集積回路。 - （３）前記放熱基板の裏面を露出するように樹脂モール
ドしたことを特徴とする請求項第１項に記載の混成集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262495A JP2834878B2 (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262495A JP2834878B2 (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137739A true JPH04137739A (ja) | 1992-05-12 |
| JP2834878B2 JP2834878B2 (ja) | 1998-12-14 |
Family
ID=17376593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2262495A Expired - Lifetime JP2834878B2 (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834878B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098218A (ja) * | 1995-06-14 | 1997-01-10 | Sanken Electric Co Ltd | 回路装置 |
| WO2002023620A3 (en) * | 2000-09-15 | 2003-03-27 | Hei Inc | Connection for conducting high frequency signal between a circuit and a discrete electrical component |
| JP2012235089A (ja) * | 2011-05-03 | 2012-11-29 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアおよびその製造方法 |
-
1990
- 1990-09-28 JP JP2262495A patent/JP2834878B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098218A (ja) * | 1995-06-14 | 1997-01-10 | Sanken Electric Co Ltd | 回路装置 |
| WO2002023620A3 (en) * | 2000-09-15 | 2003-03-27 | Hei Inc | Connection for conducting high frequency signal between a circuit and a discrete electrical component |
| US6646521B1 (en) | 2000-09-15 | 2003-11-11 | Hei, Inc. | Connection for conducting high frequency signal between a circuit and a discrete electric component |
| KR100839252B1 (ko) * | 2000-09-15 | 2008-06-17 | 에이치 이 아이, 인코포레이티드 | 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결 |
| JP2012235089A (ja) * | 2011-05-03 | 2012-11-29 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834878B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH02244711A (ja) | 半導体パッケージ | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JPH05304248A (ja) | 半導体装置 | |
| US5326932A (en) | Semiconductor package | |
| JPS59126665A (ja) | 厚膜混成集積回路 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JPH04137739A (ja) | 混成集積回路 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| JPS6227544B2 (ja) | ||
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2891385B2 (ja) | 電子部品収納装置とその製造方法 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH04112560A (ja) | 混成集積回路 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0917918A (ja) | 混成集積回路 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP2806343B2 (ja) | マルチチップモジュールおよびそのチップキャリア | |
| JP2002330050A (ja) | 中空樹脂モールド弾性表面波フィルタ | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| JPH05144985A (ja) | 混成集積回路装置 | |
| JP2771575B2 (ja) | 混成集積回路 |