JPS59126665A - 厚膜混成集積回路 - Google Patents

厚膜混成集積回路

Info

Publication number
JPS59126665A
JPS59126665A JP58001132A JP113283A JPS59126665A JP S59126665 A JPS59126665 A JP S59126665A JP 58001132 A JP58001132 A JP 58001132A JP 113283 A JP113283 A JP 113283A JP S59126665 A JPS59126665 A JP S59126665A
Authority
JP
Japan
Prior art keywords
thick film
substrate
film
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58001132A
Other languages
English (en)
Inventor
Nobuyuki Sugishita
杉下　信行
Hideo Suzuki
秀夫 鈴木
Norihiko Okochi
大河内　敬彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58001132A priority Critical patent/JPS59126665A/ja
Priority to EP83113187A priority patent/EP0115638B1/en
Priority to DE8383113187T priority patent/DE3377552D1/de
Priority to US06/566,913 priority patent/US4581279A/en
Publication of JPS59126665A publication Critical patent/JPS59126665A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は厚膜混成集積回路に係り、特に、大電力半導体
素子乞搭載するのに適した厚膜混成集積回路に関する。
〔従来技術〕
厚膜混成集積回路は、一般にセラミック基板の上に、導
体、抵抗体等の厚膜素子ンスクリーン印刷及び焼成技術
によって形成し、この厚膜導体等の厚膜素子に半導体素
子及びその他の電子部品を接続して成るものである。従
来セラミック基板としては、アルミナ（Ｍ２Ｏ５）セラ
ミックが主に使用されている。
ところがアルミナセラミックの熱伝導率は、０．２〜０
．３Ｗ／ｃｒｎ・℃と金属に比べると１／　１０以下で
ある。
従ってこれを基板に用いると、熱伝導率が小さいことに
より放熱が悪くなるため、これに半導体素子を搭載する
に当たっては、該半導体素子の発熱による影響の防止の
ため、特別な工夫を要する。
特に発熱の大きい大電力半導体素子の搭載の場合、この
工夫が重要であ゛る。即ち従来の混成集積回路に大電力
半導体素子を搭載するには、第１図の如く、あらかじめ
半導体素子４に金属放熱板５ンはんだ６を介して接続し
たものを用いている。これを使って、第１図に示すよう
に、セラミック基板１の上において導体２′や抵抗体３
とともに形成されている導体２の上に、このような金属
放熱板５付きの半導体素子４をはんだ７によって接続す
る。
半導体素子４の他の端子は、金属線８により導体２′に
接続する。この構造Ｚとることにより、半導体素子４の
発熱による悪影＊Ｖ防止するようにしていたものである
。
従って従来技術にあっては、半導体素子４に金属放熱板
５を接続するため余分の工程を要し、かつ面積の大きな
放熱板を用いるので小形化に制限があり、さらに全体が
複雑な構造になるために生産歩留りが低下する等の問題
点がある。
〔発明の目的〕
本発明の目的は、上記従来技術の問題点ン解決して、放
熱板接続などの手間を要さず、面積を小さくできるなど
小形化が可能で、かつ構造も簡明であって製造容易であ
り、歩留Ｖも良く、結局生産性が良好で安価に生産でき
る、有利な厚膜混成集積回路ケ提供することにある。
〔発明の概要〕 上記の目的を達成“するため、本発明においては、厚膜
混成、集積回路用基板として、電気絶縁性炭化硅素（Ｓ
ｉＣ）セラミック基板（以下ＳｉＣ基板と略す）を用い
る。このＳｉＣ基板は近年開発されたもので、これはア
ルミナセラミックの約１０倍の熱伝導率な有する。該基
板を用いれば、放熱効果が良好であるため、半導体素子
を直接基板上に厚膜導体を介して接続する構成をとるこ
とができ、大電力半導体素子を搭載する場合でも、従来
技術の如き放熱用金属板は不要である。よってその接続
工程を省略できる。同時に、放熱用金属板が不要なこと
により、基板面積ｔより小さくできる。半導体素子の厚
膜導体膜への接続は、共晶ダイゲンドまたははんだ付は
ダイがンドなど従来からの接続技術で達成できる。
しかしこのＳｉＣ基板は、この上に厚膜抵抗体を印刷、
焼成しようとすると、高抵抗ペーストにおいて、抵抗体
膜にふくれや亀裂等が発生し、良好な特性が得られない
ことが判明している。
本発明者らは鋭意研究の結果、ＳｉＣ基板の熱膨張率と
同等の熱膨張率を有するガラスはＳｉＣ基板と強固に接
合する被膜を形成でき、このガラス膜上には厚膜抵抗体
が問題なく形成できることを見出した。
従ってかかる知見に基づき、本発明においては、半導体
素子は厚膜導体膜ン介して直接ＳｉＣ基板上に形成し、
少なくとも厚膜抵抗体はＳｉＣ基板上に被覆したガラス
膜上に形成する構成をとることに１９、所期の目的を達
成するものである。
このような構成の厚膜混成集積回路は、従来からの厚膜
形成技術により容易に製造できる。
〔発明の実施例〕
以下、本発明の実施例の内いくつかを図面に基づいて説
明する。
実施例１： 第２図を参照して説明する。
この厚膜混成集積回路は、基板としてＳｉＣ基板１を用
い九この基板１上に厚膜導体膜２を形成し、該厚膜導体
膜２に半導体素子４を接続する。一方、ＳｉＣ基板１上
にガラス膜９を形成し、このガラス膜９上に厚膜抵抗体
３を形成する。
本例の半導体素子４は大電力半導体素子であり、その発
熱も大きい。しかしＳｉＣ基板１の採用により放熱は良
好で、特に放熱金属板を用いなくても、問題は生じない
。
かつ、本例にあっては、ガラス膜９上には厚膜抵抗体３
の他、厚膜導体２′も形成しである。いずれにしても、
直接ＳＩＣ基板１上への形成が不利な厚膜抵抗体３にあ
っても、このようにガラス膜９を介することにより、問
題なく形成できる。
以下、本実施例について一層詳細に説明する。
本例のＳｉＣ基板１は、酸化ぺ１７　＋７ウムで粒界制
御ンして電気絶縁性にしたもので、熱伝導率２．７Ｗ／
ｃＩｎ−’Ｃ’＆有する。このＳｉＣ基板上に、Ａｇ／
Ｐｄ系厚′膜導体２及びＢａＯ−Ｊ　Ｏ，−８１０２系
ガラス膜９を形成し１このガラス膜９の上にＡｇ／Ｐａ
系厚膜導体２′及びＲｕｎｇ系厚膜抵抗体３馨形成する
。ついで、前記厚膜導体２に、Ｐｂ　８０／　５ｎ２０
はんだ６を用いて、半導体素子４を接続する。この半導
体素子４は大電力トランジスタ（コレクタ損失ＩＷ）で
、そのペース及びエミッタ端子はアルミニウム線８によ
り厚膜導体２′の方に接続した。さらにコンデンサ等の
電子部品（図示せず）を搭載して、厚膜混成集積回路を
形成した。
本実施例によりもたらされる具体的効果は次の通りであ
る。まず、本実施例の混成集積回路動作時における半導
体素子４の上面の温度上昇！測定し、同一半導体を用い
て形成した第１図の従来技術による混成集積回路の場合
と比較した結果、本実施例での温度上昇は従来例より３
℃低かった。
また、本実施例の混成集積回路の面積（基板面積）は、
従来例工９約に％小さくすることができた。
このように、本実施例によれば、従来の如き放熱金属板
を用いないにも拘らず、半導体素子４の温度上昇は従来
例ニジも低く抑えることができる。
かつ、放熱金属板の取付は工程等は当然不要であるので
製造に手間がかからない。また、基板面積を相当に小さ
くすることが可能なものである。
実施例２： 第３図に、他の実施の一例馨示す。この例は、実施例２
と同じ＜ＳｉＣ基板を用いるが、これに大電力半導体■
Ｃｔ搭載して厚膜混成集積回路を構成したものである。
本例においては、ガラス膜９にスルホール１０が形成さ
れ、かつ該ガラス膜９は一部厚膜導体２“上にて形成さ
れるようになっている・。
本例の厚膜混成集積回路は、次のようにして得られる。
まず、基板１上に、Ａｕ系厚膜導体２゜２′ヲ形成し、
その後実施例１と同じガラスを用いテ、スルホール１０
ン形成するためのバイアホールを有するガラス膜９乞形
成し、このガラス膜９の上には実施例１と同様にして厚
膜導体２及び厚膜抵抗体３％−形成した。スルホール１
０は厚膜導体２と同じ材料で同時に形成し、導体２“と
接続した。
つぎに半導体ＩＣ４Ｙ導体２に重ね、Ａｕ　−Ｓｔ共晶
６を形成してこれをもって接続した。ＩＣ４の端子は、
Ａｕ線により、導体２”に接続した。
本実施例の混成集積回路においては、試験の結果、熱放
散効果は実施例１の場合と同様であった。
更に本例では、導体配線ｔ２層にして構成したので、基
板面積を一層小さくすることができた。即ち、実施例１
では基板面積を従来のＷ％減にできたものであるが、本
実施例では基板四種を従来の１／２にすることができた
。
〔発明の効果〕
上述の如く、本発明の厚膜混成集積回路は、その基板と
して、電気絶縁性炭化硅素セラミック基板を用いたので
、その放熱性能に基づき、従来の如き放熱金属板などは
要さず、従って放熱板接続な５どの手間は要さず、かつ
基板面積を小さくして小形化を図ることができる。かつ
構造も簡明であって、農作容易であり、歩留りも良く、
結局生産性が良好で安価に生産できるという効果乞有す
る〇しかも、炭化硅素セラミック基板上への厚膜抵抗体
形成の問題を解決するため、基板上にガラス膜Ｚ形成し
、少な（とも厚膜抵抗体は該ガラス膜上に形成したので
、厚膜抵抗体も問題なく形成でき、かつ二層化構造もｉ
［能となり、一層の小型化を図り得るという効果を奏す
るものである。
なお、当然のことではあるが、本発明は図示の実施例に
のみ限定されるものではない。
【図面の簡単な説明】
第１図は従来技術の断面図である。第２図は本発明の一
実施例を示す断面図、第３図は本発明の別例ケ示す断面
図である。 １・・・炭化硅素セラミック基板、２．２’、２’・・
・厚膜導体膜、３・・・厚膜抵抗体、４・・・半導体素
子（大電力半導体素子、大電力半導体ＩＣ）、　９・・
・ガラス膜。 代理人弁理士　　秋　本　　正　実

Claims (1)

    【特許請求の範囲】
  1. １、電気絶縁性炭化硅素セラミック基板乞基板として用
    い、該炭化硅素セラミック基板上に厚膜導体膜を形成し
    、この厚膜導体膜に半導体素子を接続するとともに、前
    記炭化硅素セラミック基板上にガラス膜を形成し、少な
    くとも厚膜抵抗体を該ガラス膜上に形成したこと７特徴
    とする厚膜混成集積回路。
JP58001132A 1983-01-10 1983-01-10 厚膜混成集積回路 Pending JPS59126665A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58001132A JPS59126665A (ja) 1983-01-10 1983-01-10 厚膜混成集積回路
EP83113187A EP0115638B1 (en) 1983-01-10 1983-12-28 Thick film circuit board
DE8383113187T DE3377552D1 (en) 1983-01-10 1983-12-28 Thick film circuit board
US06/566,913 US4581279A (en) 1983-01-10 1983-12-29 Thick film circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58001132A JPS59126665A (ja) 1983-01-10 1983-01-10 厚膜混成集積回路

Publications (1)

Publication Number Publication Date
JPS59126665A true JPS59126665A (ja) 1984-07-21

Family

ID=11492914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58001132A Pending JPS59126665A (ja) 1983-01-10 1983-01-10 厚膜混成集積回路

Country Status (4)

Country Link
US (1) US4581279A (ja)
EP (1) EP0115638B1 (ja)
JP (1) JPS59126665A (ja)
DE (1) DE3377552D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650922A (en) * 1985-03-11 1987-03-17 Texas Instruments Incorporated Thermally matched mounting substrate
US4729010A (en) * 1985-08-05 1988-03-01 Hitachi, Ltd. Integrated circuit package with low-thermal expansion lead pieces
GB8520907D0 (en) * 1985-08-21 1985-09-25 M O Valve Co Ltd Hybrid circuit packages
US4853299A (en) * 1985-09-06 1989-08-01 Kabushiki Kaisha Toshiba Silicon carbide sintered body and method of manufacturing the same
DE3625263A1 (de) * 1986-07-25 1988-02-04 Basf Ag Mikroelektronische bauelemente sowie dickschicht-hybridschaltungen
GB2217919A (en) * 1988-04-22 1989-11-01 Crystalate Electronics Pulse absorbent resistor
US5738931A (en) * 1994-09-16 1998-04-14 Kabushiki Kaisha Toshiba Electronic device and magnetic device
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1653918A (en) * 1925-04-18 1927-12-27 Norton Co Silicon carbide article and method of making same
US1975069A (en) * 1928-11-12 1934-10-02 Carborundum Co Glazed refractory articles and method of making the same
US3173779A (en) * 1959-12-16 1965-03-16 Gen Electric Sealing and coating glaze
GB1180908A (en) * 1966-11-17 1970-02-11 English Electric Co Ltd Improvements in or relating to processes for Forming an Insulating Coating on Silicon, and to Coated Silicon
US3753057A (en) * 1968-05-16 1973-08-14 Corning Glass Works Frit capacitor
US3565684A (en) * 1968-05-23 1971-02-23 Coors Porcelain Co Metallized ceramic and method and composition therefor
US3682840A (en) * 1970-10-19 1972-08-08 Air Reduction Electrical resistor containing lead ruthenate
JPS5035233B1 (ja) * 1970-11-17 1975-11-14
JPS5110844B2 (ja) * 1973-04-24 1976-04-07
US3953636A (en) * 1974-04-24 1976-04-27 Ceramic Finishing Company Method of improving impact resistance of ceramic bodies, and improved bodies
US3916366A (en) * 1974-10-25 1975-10-28 Dale Electronics Thick film varistor and method of making the same
US3982048A (en) * 1975-11-03 1976-09-21 General Electric Company Method of making an insulator with a non-linear resistivity coating of glass bonded silicon carbide
JPS55143042A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
DE3064598D1 (en) * 1979-11-05 1983-09-22 Hitachi Ltd Electrically insulating substrate and a method of making such a substrate
US4314852A (en) * 1980-05-07 1982-02-09 United Technologies Corporation Silicon carbide fiber reinforced glass composites
JPS5729185U (ja) * 1980-07-28 1982-02-16
JPS57179075A (en) * 1981-04-30 1982-11-04 Hitachi Ltd Mixture for electric insulating silicon carbide sintering material and manufacture of sintering material
JPS58446U (ja) * 1981-06-25 1983-01-05 富士通株式会社 混成集積回路装置
US4436829A (en) * 1982-02-04 1984-03-13 Corning Glass Works Glass frits containing WO3 or MoO3 in RuO2 -based resistors

Also Published As

Publication number Publication date
DE3377552D1 (en) 1988-09-01
EP0115638A3 (en) 1986-03-26
EP0115638A2 (en) 1984-08-15
US4581279A (en) 1986-04-08
EP0115638B1 (en) 1988-07-27

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
JP2504610B2 (ja) 電力用半導体装置
JPS59126665A (ja) 厚膜混成集積回路
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JPH0645504A (ja) 半導体装置
JPH05315467A (ja) 混成集積回路装置
JP3048707B2 (ja) 混成集積回路
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP2789563B2 (ja) 集積回路装置
JPS595977Y2 (ja) 集積回路の塔載装置
JP2560910Y2 (ja) 半導体装置
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP2879503B2 (ja) 面実装型電子回路装置
JPH04112560A (ja) 混成集積回路
JPS60206673A (ja) サ−マルヘツド
JP2592869Y2 (ja) 混成ｉｃ装置
JP2000236034A (ja) 電子部品用パッケージ
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板
JPS59189658A (ja) セラミツクパツケ−ジおよびその製造方法
JPH04137739A (ja) 混成集積回路
JPS60250655A (ja) 集積回路パツケ−ジ
JPH07142631A (ja) 半導体装置およびその製造方法
JP3011502B2 (ja) 混成集積回路
JPH051079Y2 (ja)
JPH05343567A (ja) 樹脂封止型半導体装置