JPH04112560A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04112560A JPH04112560A JP2231682A JP23168290A JPH04112560A JP H04112560 A JPH04112560 A JP H04112560A JP 2231682 A JP2231682 A JP 2231682A JP 23168290 A JP23168290 A JP 23168290A JP H04112560 A JPH04112560 A JP H04112560A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor chip
- heat dissipation
- holes
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000017525 heat dissipation Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明!ま高周波高出力に適した混成集積回路に関する
。
。
(ロ)従来の技術
TV、HDTV、CRT等の偏向回路を集積化したビデ
オバック(商品名)なる混成集積回路が本願出願人にお
いて商品化されている。このような回路は高周波高出力
が求められるため、回路基板としてセラミックの如き低
誘電率素材を用い、この表面に回路導体とチップ素子を
固着した構成を採っている(例えば、特開昭62−22
4951号公報参照)。
オバック(商品名)なる混成集積回路が本願出願人にお
いて商品化されている。このような回路は高周波高出力
が求められるため、回路基板としてセラミックの如き低
誘電率素材を用い、この表面に回路導体とチップ素子を
固着した構成を採っている(例えば、特開昭62−22
4951号公報参照)。
具体的な構成を第3図に示す。(1〉は銅やアルミダイ
キャスト等の熱伝導性良好なる放熱基板、(2〉は放熱
基板(1)の上に半田を介して固着したセラミック基板
、(3)はセラミック基板(2)の上に描画した導電薄
膜から成る回路導体、(4)は回路導体(3)に半田又
はワイヤにより電気接続される抵抗、コンデンサ、コイ
ル等のチップ素子、(5〉はセラミック基板(2)上に
ヒートスプレッダ(6)を介して固着され且つ回路導体
(3)とワイヤ接続されるNPN、PNPトランジスタ
等の半導体チップである。セラミック基板(2)には外
部接続用のリード端子(図示せず)が半田付けされ、凹
状の上蓋(7)を放熱基板(1)と対向接着することに
よりパッケージングする。ヒートスプレッダ(6)は熱
伝導率に優れた素材から敗り、セラミック基板(2)と
の接触面積を増大することによって半導体チップ(5)
の放熱性を向上させる。
キャスト等の熱伝導性良好なる放熱基板、(2〉は放熱
基板(1)の上に半田を介して固着したセラミック基板
、(3)はセラミック基板(2)の上に描画した導電薄
膜から成る回路導体、(4)は回路導体(3)に半田又
はワイヤにより電気接続される抵抗、コンデンサ、コイ
ル等のチップ素子、(5〉はセラミック基板(2)上に
ヒートスプレッダ(6)を介して固着され且つ回路導体
(3)とワイヤ接続されるNPN、PNPトランジスタ
等の半導体チップである。セラミック基板(2)には外
部接続用のリード端子(図示せず)が半田付けされ、凹
状の上蓋(7)を放熱基板(1)と対向接着することに
よりパッケージングする。ヒートスプレッダ(6)は熱
伝導率に優れた素材から敗り、セラミック基板(2)と
の接触面積を増大することによって半導体チップ(5)
の放熱性を向上させる。
(ハ)発明が解決しようとする課題
しかしながら、厚膜基板として用いるセラミック基板(
2)は、低誘電率の点で優れた素材であるが熱伝導率の
点では劣る素材である。そのため、ヒートスプレッダ(
6)による放熱性向上にも限度があって、半導体チップ
(5)から放熱基板(1)までの熱抵抗が大きく放熱性
が悪い欠点があった。
2)は、低誘電率の点で優れた素材であるが熱伝導率の
点では劣る素材である。そのため、ヒートスプレッダ(
6)による放熱性向上にも限度があって、半導体チップ
(5)から放熱基板(1)までの熱抵抗が大きく放熱性
が悪い欠点があった。
(ニ)課題を解決するための手段
本発明は上述した欠点に鑑み成されたもので、セラミッ
ク基板(12)に搭載する半導体チップ(18)の数だ
けセラミック基板(12)に貫通孔り16)を形成し、
貫通孔(16)内の放熱基板(11)上に絶縁性ヒート
スプレッダ(19)を介して半導体チップ(18)を固
着することによって、放熱性良好なる混成集積回路を提
供するものである。
ク基板(12)に搭載する半導体チップ(18)の数だ
けセラミック基板(12)に貫通孔り16)を形成し、
貫通孔(16)内の放熱基板(11)上に絶縁性ヒート
スプレッダ(19)を介して半導体チップ(18)を固
着することによって、放熱性良好なる混成集積回路を提
供するものである。
(*)作用
本発明によれば、半導体チップ〈18)がセラミック基
板(12ンを介さずに、熱伝導性良好なるヒートスプレ
ッダ(19)を介して放熱基板(11)に直付けするの
で、半導体チップ(18)と放熱基板(11)間の抵抗
を低減できる。
板(12ンを介さずに、熱伝導性良好なるヒートスプレ
ッダ(19)を介して放熱基板(11)に直付けするの
で、半導体チップ(18)と放熱基板(11)間の抵抗
を低減できる。
(へ〉実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第1図は本発明による混成集積回路を示す平面図、第2
図はその断面図である。放熱基板(11)は板厚0.2
〜1.01111の銅系素材から成る平板状材料であり
、表面には半田濡れ性向上と銅系素材の酸化防止のため
のNiメツキが処され、放熱基板(11)の両端にはパ
ッケージを放熱部材に取付けるビスを挿通するための0
字型の切欠き(12)を有する。0字型の他は円型の貫
通孔等が考えられる。
図はその断面図である。放熱基板(11)は板厚0.2
〜1.01111の銅系素材から成る平板状材料であり
、表面には半田濡れ性向上と銅系素材の酸化防止のため
のNiメツキが処され、放熱基板(11)の両端にはパ
ッケージを放熱部材に取付けるビスを挿通するための0
字型の切欠き(12)を有する。0字型の他は円型の貫
通孔等が考えられる。
セラミック基板(12)は板厚0.2〜1.011N+
1のアルミナ(AP、os)素材から成り、裏面に半田
濡れ性のための例えば銀パラジウム層が設けられ、表面
側には回路網を構成するための導電薄膜から成る回路導
体<13)が設けられる。回路導体(13)は例えば銀
パラジウム層のスクリーン印刷手法によって描画され、
この回路導体(13)にコンデンサやフィル等のチップ
部品(14)が半田付は固着されている。チップ部品〈
14〉を組立てたセラミック基板(12)は、放熱基板
(11)の略中央付近に半田付は固着され、銀メツキさ
れた外部接続リードク15)とセラミック基板(12)
の接続パッドとをワイヤボンドすることで電気接続する
。
1のアルミナ(AP、os)素材から成り、裏面に半田
濡れ性のための例えば銀パラジウム層が設けられ、表面
側には回路網を構成するための導電薄膜から成る回路導
体<13)が設けられる。回路導体(13)は例えば銀
パラジウム層のスクリーン印刷手法によって描画され、
この回路導体(13)にコンデンサやフィル等のチップ
部品(14)が半田付は固着されている。チップ部品〈
14〉を組立てたセラミック基板(12)は、放熱基板
(11)の略中央付近に半田付は固着され、銀メツキさ
れた外部接続リードク15)とセラミック基板(12)
の接続パッドとをワイヤボンドすることで電気接続する
。
セラミック基板(12)には搭載する能動素子の数に対
応する数の貫通孔(16)が形成され、この貫通孔(1
6)内にNPN)ランジスタやPNPトランジスタ等の
発熱を伴う半導体チップ(17)を配置する。貫通孔(
16)はセラミック基板(12)の打抜き又は金型成形
で作成され、セラミック基板(12)の略中央付近に熱
分散を考慮して配置した。半導体チップ(18)は熱伝
導性と絶縁耐圧の両方を備えたベリリア(n*oJ)、
窒化アルミ(Aj2N)等の素材から成るヒートスプレ
ッダ(19)を介して固着されている。
応する数の貫通孔(16)が形成され、この貫通孔(1
6)内にNPN)ランジスタやPNPトランジスタ等の
発熱を伴う半導体チップ(17)を配置する。貫通孔(
16)はセラミック基板(12)の打抜き又は金型成形
で作成され、セラミック基板(12)の略中央付近に熱
分散を考慮して配置した。半導体チップ(18)は熱伝
導性と絶縁耐圧の両方を備えたベリリア(n*oJ)、
窒化アルミ(Aj2N)等の素材から成るヒートスプレ
ッダ(19)を介して固着されている。
第2図はその要部断面図である。ヒートスプレッダ(1
9)の両面には半田濡れ性向上のためにAuメツキ(2
0〉が処され、ヒートスプレッダ(19〉と放熱基板〈
11)とは半田付けにより、ヒートスプレッダ(19〉
上へのシリコン半導体チップ(18)の固着はAu−5
i共晶や銀ペースト等のロウ材で固定する。
9)の両面には半田濡れ性向上のためにAuメツキ(2
0〉が処され、ヒートスプレッダ(19〉と放熱基板〈
11)とは半田付けにより、ヒートスプレッダ(19〉
上へのシリコン半導体チップ(18)の固着はAu−5
i共晶や銀ペースト等のロウ材で固定する。
前記NPNトランジスタ等の能動素子は、半導体チップ
(18)上に設けた電極パッドと回路導体(13)とを
ワイヤ接続することによりベースとエミッタを夫々接続
し、コレクタは基板となるのでヒートスプレッダ(19
)のAuメツキ(20)と回路導体とをワイヤ接続する
。
(18)上に設けた電極パッドと回路導体(13)とを
ワイヤ接続することによりベースとエミッタを夫々接続
し、コレクタは基板となるのでヒートスプレッダ(19
)のAuメツキ(20)と回路導体とをワイヤ接続する
。
そして、セラミック基板(12)と半導体チップ(18
〉を固着した放熱基板(11)はワイヤポンドされた後
、放熱基板(11)の裏面を露出するようにして樹脂(
21)にてモールドされる。チップ部品(14)はセラ
ミック基板(12)上に固着された状態で提供され、そ
してセラミック基板(12)と半導体チップ(18〉と
は別個に組立てを行うので、半導体チップ(18)をチ
ップ部品(14)固着時の雰囲気から保護するボッティ
ングやキャップ技術は不要である。尚、リード(15)
はリードフレームの状態で供給され、放熱基板(11)
は前記リードフレームにカシメにより一体化され供給さ
れる。または、セラミック基板(12)にリード(15
)が半田付けされた状態で放熱基板(11)上に固着さ
れて組立てられる。
〉を固着した放熱基板(11)はワイヤポンドされた後
、放熱基板(11)の裏面を露出するようにして樹脂(
21)にてモールドされる。チップ部品(14)はセラ
ミック基板(12)上に固着された状態で提供され、そ
してセラミック基板(12)と半導体チップ(18〉と
は別個に組立てを行うので、半導体チップ(18)をチ
ップ部品(14)固着時の雰囲気から保護するボッティ
ングやキャップ技術は不要である。尚、リード(15)
はリードフレームの状態で供給され、放熱基板(11)
は前記リードフレームにカシメにより一体化され供給さ
れる。または、セラミック基板(12)にリード(15
)が半田付けされた状態で放熱基板(11)上に固着さ
れて組立てられる。
以上の如く構成した混成集積回路は、セラミック基板(
12)の貫通孔(16〉内に露出した放熱基板(11)
上にヒートスプレッダ(19)を介して半導体チップ(
18)を固着したので、半導体チップ<18)から放熱
基板(11)までの熱抵抗が小さく、半導体チップ(1
8)の放熱特性を大幅に向上できる。また、貫通孔(1
6)内にある厚みを持つヒートスプレッダ(19)を介
するので、半導体チップ(18〉表面とセラミック基板
(12)の高さをそろえることができる他、貫通孔(1
6)内に設置するので、装置全体の薄形化にも対応でき
る。
12)の貫通孔(16〉内に露出した放熱基板(11)
上にヒートスプレッダ(19)を介して半導体チップ(
18)を固着したので、半導体チップ<18)から放熱
基板(11)までの熱抵抗が小さく、半導体チップ(1
8)の放熱特性を大幅に向上できる。また、貫通孔(1
6)内にある厚みを持つヒートスプレッダ(19)を介
するので、半導体チップ(18〉表面とセラミック基板
(12)の高さをそろえることができる他、貫通孔(1
6)内に設置するので、装置全体の薄形化にも対応でき
る。
(ト)発明の効果
以上に説明した通り、本発明によればセラミック基板(
12)に貫通孔(16〉を設けることによって半導体チ
ップ(18)を固着したヒートスプレッダ(19〉を放
熱基板(11)に直付けできるので、発熱素子の熱抵抗
を低減し放熱特性を大幅に改善できる利点を有する。
12)に貫通孔(16〉を設けることによって半導体チ
ップ(18)を固着したヒートスプレッダ(19〉を放
熱基板(11)に直付けできるので、発熱素子の熱抵抗
を低減し放熱特性を大幅に改善できる利点を有する。
第1図と第2図は本発明を説明するための平面図と断面
図、第3図は従来例を説明するための断面図である。
図、第3図は従来例を説明するための断面図である。
Claims (3)
- (1)熱伝導性良好なる放熱基板の上に固着したセラミ
ック基板と、該セラミック基板の表面に形成した複数の
回路導体と、前記セラミック基板を貫通する複数個の貫
通孔と、該貫通孔内の前記放熱基板上に固着した絶縁性
と放熱性良好なるヒートスプレッダと、該ヒートスプレ
ッダ上に固着した発熱を伴う半導体チップと、該半導体
チップ表面の電極と前記回路導体とを接続するボンディ
ングワイヤとを具備することを特徴とする混成集積回路
。 - (2)前記半導体チップはNPN又はPNPトランジス
タであることを特徴とする請求項第1項記載の混成集積
回路。 - (3)前記ヒートスプレッダはAlNから成ることを特
徴とする請求項第1項記載の混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2231682A JPH04112560A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2231682A JPH04112560A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04112560A true JPH04112560A (ja) | 1992-04-14 |
Family
ID=16927343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2231682A Pending JPH04112560A (ja) | 1990-08-31 | 1990-08-31 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04112560A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594395A2 (en) * | 1992-10-20 | 1994-04-27 | Fujitsu General Limited | Semiconductor power module |
JPH098218A (ja) * | 1995-06-14 | 1997-01-10 | Sanken Electric Co Ltd | 回路装置 |
-
1990
- 1990-08-31 JP JP2231682A patent/JPH04112560A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594395A2 (en) * | 1992-10-20 | 1994-04-27 | Fujitsu General Limited | Semiconductor power module |
EP0594395A3 (en) * | 1992-10-20 | 1995-01-11 | Fujitsu General Ltd | Power semiconductor module. |
KR100307465B1 (ko) * | 1992-10-20 | 2001-12-15 | 야기 추구오 | 파워모듈 |
JPH098218A (ja) * | 1995-06-14 | 1997-01-10 | Sanken Electric Co Ltd | 回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5075759A (en) | Surface mounting semiconductor device and method | |
US5902959A (en) | Lead frame with waffled front and rear surfaces | |
KR950000203B1 (ko) | 전력용 반도체 장치 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JPS59126665A (ja) | 厚膜混成集積回路 | |
JPH04137756A (ja) | 混成集積回路 | |
EP0408904A2 (en) | Surface mounting semiconductor device and method | |
JPH04112560A (ja) | 混成集積回路 | |
JP2834878B2 (ja) | 混成集積回路 | |
JPH0382060A (ja) | 半導体装置 | |
JP2789563B2 (ja) | 集積回路装置 | |
JPH07176664A (ja) | 半導体装置およびその製造方法 | |
JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
EP0116289A2 (en) | Power semiconductor module and package | |
JP3048707B2 (ja) | 混成集積回路 | |
JPH04112558A (ja) | 混成集積回路 | |
JP2690248B2 (ja) | 表面実装型半導体装置 | |
JPS6220701B2 (ja) | ||
JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
JPH11251497A (ja) | 電子回路モジュール | |
US5313091A (en) | Package for a high power electrical component | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JPH05144985A (ja) | 混成集積回路装置 | |
JPH05343567A (ja) | 樹脂封止型半導体装置 | |
JPH0719167Y2 (ja) | 半導体装置 |