JPH098218A - 回路装置 - Google Patents

回路装置

Info

Publication number
JPH098218A
JPH098218A JP7171406A JP17140695A JPH098218A JP H098218 A JPH098218 A JP H098218A JP 7171406 A JP7171406 A JP 7171406A JP 17140695 A JP17140695 A JP 17140695A JP H098218 A JPH098218 A JP H098218A
Authority
JP
Japan
Prior art keywords
conductor layer
circuit
hole
main surface
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7171406A
Other languages
English (en)
Other versions
JP3061102B2 (ja
Inventor
Koji Otsuka
康二 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP7171406A priority Critical patent/JP3061102B2/ja
Publication of JPH098218A publication Critical patent/JPH098218A/ja
Application granted granted Critical
Publication of JP3061102B2 publication Critical patent/JP3061102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 薄型化を容易に達成することができる混成集
積回路を提供する。 【構成】 回路基板２に貫通孔７を形成し、この貫通孔
７の下側を外部接続用導体層１８で覆う。貫通孔７の下
側に位置する導体層１８の上に放熱体６を介して半導体
チップ１０を配置する。半導体チップ１０をリード線２
２、２３、２４によって導体層１１、１２、１３に接続
する。貫通孔７の壁面に導体層２５を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路等の回路装
置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
素子等の回路素子を含む混成集積回路装置において、放
熱体等が固着された背の高い回路素子を含む場合には、
この一部又は全部を回路基板の孔に挿入することが考え
られる。この様に回路基板の孔に回路素子を配置する場
合において、回路素子の配置を容易且つ確実に達成でき
れば好都合である。また、発熱の大きい回路素子を使用
する場合には、良好な放熱性が要求される。 また、回
路装置においては、ノイズ防止が必要になる。
【０００３】そこで本発明の目的は、薄型化を容易に達
成できると共に、容易に製造することができる回路装置
を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本発明は、絶縁性回路基板と回路素子とを備えた回路
装置であって、前記回路基板の一方の主面から他方の主
面に至る貫通孔が設けられており、前記回路基板の一方
の主面には前記回路素子を接続するための配線導体層が
設けられており、前記回路基板の他方の主面側に前記貫
通孔を閉塞するように導体層が配設されており、前記回
路素子が前記貫通孔の中に配置され且つ前記貫通孔を閉
塞する導体層で支持されており、前記回路素子と前記回
路基板の一方の主面上の前記配線導体層とが導体で接続
されていることを特徴とする回路装置に係わるものであ
る。なお、請求項２に示すように、回路基板の他方の主
面に少なくとも第１及び第２の外部接続用導体層を設
け、第１の外部接続用導体層によって貫通孔を閉塞する
ことが望ましい。また、請求項３に示すように、親基板
の上に貫通孔を有する回路基板を配置することが望まし
い。また、請求項４及び６に示すように、貫通孔の壁面
にグランドに接続された導体層を設けることが望まし
い。また、請求項５に示すように放熱体を設けることが
望ましい。
【０００５】
【発明の作用及び効果】各請求項の発明によれば、回路
基板の貫通孔の中に回路素子を配置するので、回路装置
の薄型化を達成することができる。また、請求項１〜５
の発明によれば、回路基板の他方の主面側で貫通孔を導
体層によって閉塞し、この上に回路素子を配置するの
で、回路素子の配置及び支持を容易に達成することがで
き、回路装置の組立てが容易になる。請求項２の発明に
よれば、貫通孔を閉塞するための導体層を第１の外部接
続導体層によって形成するので、容易且つ低コストに閉
塞する導体層を得ることができる。請求項３の発明によ
れば、親基板の導体層によっても貫通孔が閉塞されるの
で、回路素子の支持を容易且つ確実に達成することがで
き、且つ親基板の導体層を通して放熱させることが可能
になる。請求項４及び６の発明によれば、貫通孔の壁面
の導体層による電磁及び／又は静電シールドが達成さ
れ、ノイズの侵入及び／又は放射を防ぐことができる。
請求項５の発明によれば、放熱体を貫通孔の中に配置
し、且つ貫通孔を閉塞する導体層の上に配置するので、
放熱効果を良好に得ることができる。この時に、放熱体
の放熱作用のみでなく、貫通孔を閉塞する導体層による
放熱作用も得ることができる。また、放熱体を回路素子
の高さ位置の調整体としても利用することができ、回路
素子の回路基板の一方の主面に対する電気的接続が容易
になる。
【０００６】
【実施例】次に、図１〜図１０を参照して本発明の実施
例に係わる回路装置を説明する。図１及び図２に示すよ
うに、この回路装置としての混成集積回路１は、誘電体
即ち絶縁体から成る回路基板２と、回路素子としての半
導体素子３と、抵抗又はコンデンサ等の別の回路素子４
とを含む。比較的薄い回路素子４は回路基板２の一方の
主面５の上に配置されているが放熱体６を備えているた
めに比較的に背の高い半導体素子３は、貫通孔７の中に
配置されている。即ち、回路基板２には、一方の主面５
から他方の主面８に至る貫通孔７が形成され、この貫通
孔７の中に直方体の放熱体６が配置され、この放熱体６
の上にろう材９によって半導体チップ１０が固着されて
いる。
【０００７】回路基板２の一方の主面５には、配線導体
層１１、１２、１３、１４、１５、１６、１７が形成さ
れ、他方の主面８には図２及び図３に示すように第１、
第２及び第３の外部接続用導体層１８、１９、２０及び
内部接続用導体層２１が形成されている。なお、実際に
は回路基板２の一方の及び他方の主面５、８の上に半田
接続に無関係の部分を覆うための半田レジスト層を周知
の技術に従って設けるが、本実施例を示す図面ではこれ
が省略されている。
【０００８】半導体チップ１０は本実施例の場合、電力
用の電界効果トランジスタであって、ソース電極が内部
接続導体としてのリード線２２によって配線導体層１１
に接続され、ドレイン電極がリード線２３によって配線
導体層１２に接続され、ゲート電極がリード線２４によ
って配線導体層１３に接続されている。内部接続導体と
してのリード線２２、２３、２４はそれぞれワイヤボン
ディング方法で設けられている。
【０００９】回路基板２に設けられた貫通孔７の壁面に
はノイズ防止用導体層２５が設けられ、これが主面５上
の配線導体層１１に接続されている。
【００１０】回路基板２の他方の主面８の第１の外部接
続用導体層１８は、接着層２６によって回路基板２の他
方の主面８に固着された銅シートから成る金属シート４
３と金属メッキ層３５とから成る。この第１の外部接続
用導体層１８は、図２から明らかなように貫通孔７を回
路基板２の他方の主面８側で閉塞する部分２７を有す
る。回路基板２の他方の主面８における配線導体層２１
も金属シート４３とメッキ層３５とで形成され、また図
３に示す第２及び第３の外部接続用導体層１９、２０も
金属シートとメッキ層で形成されている。図１に示す配
線導体層１５、１６は回路基板２の側面の溝２８、２９
の導体層３０、３１によって図３の回路基板２の他方の
主面８の外部接続用導体層１９、２０に接続されてい
る。また、図１の配線導体層１７はスルーホール３２の
導体層３３によって図３の他方の主面８の導体層２１に
接続されている。
【００１１】回路基板２の一方の主面５における配線導
体層１１、１２、１３、１４、１５、１６、１７は、図
１０から明らかなように金属シート４３と金属メッキ層
３５とから成る。
【００１２】第１の外部接続用導体層１８の閉塞部分２
７の上には図２から明らかなように金属メッキ層３６が
設けられ、この上に放熱体６が半田３７によって固着さ
れている。
【００１３】図１〜図３の混成集積回路１は図４に示す
絶縁性親基板３８の上に配置される。親基板３８にはグ
ランドに接続された第１の導体層３９の他に、第２及び
第３の導体層４０、４１が設けられ、更に回路素子（図
示せず）が配設されている。
【００１４】図５及び図６は親基板３８の上に混成集積
回路１を配置した状態を図１及び図２に対応して示すも
のである。これから明らかなように混成集積回路１の回
路基板２の他方の主面８の第１の外部接続用導体層１８
は半田４２によって親基板３８のグランド導体層３９に
固着されている。また、図３に示す第２及び第３の外部
接続用導体層１９、２０も図４及び図５に示す親基板３
８の導体層４０、４１に半田（図示せず）によって接続
されている。混成集積回路１の外部接続用導体層１８、
１９、２０は回路基板２の他方の主面８にあるので、表
面実装方法によって同時に半田接続することができる。
【００１５】図７〜図１０は、回路基板２に導体層１１
〜２１等を形成する方法を示す。まず、図７に示すよう
に例えば厚さ約０．８ｍｍの回路基板２の一方の主面５
の上に厚さ約１８μｍの銅シートから成る金属シート３
４を貼り付け、貫通孔７を形成したものを用意する。ま
た、貫通孔７に対応した貫通孔２６ｂを有する熱硬化性
樹脂から成る接着シート２６ａを用意し、更に、厚さ約
７０μｍの銅シートから成る金属シート４３を用意す
る。次に、回路基板２と接続シート２６ａと金属シート
４３とを積層し、プレスし、加熱することによって金属
シート４３を回路基板２に接着シート２６ａで固着す
る。また、スルーホール３２を形成する。次に、無電解
メッキと電解メッキを順次に施すことによって図９に示
すように金属シート３４、４３の上及び回路基板２の露
出面に金属メッキ層３５を形成する。これにより貫通孔
７の壁内及びスルーホール３２の壁面の導体層３５及び
底面の金属メッキ層３６も形成される。次に、回路基板
２の一方の主面５及び他方の主面８の選択的エッチング
によって図１〜図３及び図１０に示すように所定パター
ンの導体層１１〜２１を形成する。
【００１６】本実施例によれば次の効果が得られる。 （イ） 薄型化するために回路基板２の貫通孔７の中に
半導体素子３を配置する時に、導体層１８によって閉塞
された部分２７の上に半導体素子３を置くことができる
ので、半導体素子３の高さ方向の位置決めを容易に達成
することができるばかりでなく、半導体素子３の装着を
容易に達成することができる。 （ロ） 放熱体６が設けられ、これが導体層１８の上に
配置されているので、放熱体６のみでなく、導体層１８
による放熱効果も得ることができる。 （ハ） 導体層１８の貫通孔７を閉塞する部分２７は外
部接続用導体層１８の延長部として形成されているの
で、特別な工程を伴なわずに容易に得ることができる。 （ニ） 親基板３８の導体層３９も貫通孔７の下に配置
される構成であるので、この導体層３９による放熱効果
を得ることができるばかりでなく、半導体素子３の安定
的支持が達成される。 （ホ） 放熱体６を高さ方向のスペーサとして働かせ、
半導体チップ１０の表面の高さ位置を導体層１１、１
２、１３の高さ位置にほぼ揃えているので、ワイヤボン
ディングによりリード線２２、２３、２４を容易に接続
することができる。 （ヘ） 貫通孔７の壁面に導体層２５を設けたので、こ
れによって半導体素子３の電磁及び／又は静電シールド
が達成され、半導体素子３に対するノイズの侵入及びこ
こからのノイズの放射を防ぐことができる。 （ト） 混成集積回路１を親基板３８に対して表面実装
方法で容易に装着することができる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 半導体チップをＦＥＴ以外のＩＣチップ、ダイ
オードチップ等にすることができる。 （２） 導体層１８を回路基板２に非固着の金属板から
成る導体層とすることができる。
【図面の簡単な説明】
【図１】本発明の実施例の混成集積回路の一部を示す平
面図である。
【図２】図１のＡ−Ａ線の切断面を示す図である。
【図３】図１の混成集積回路の一部を示す底面図であ
る。
【図４】親基板の一部を示す平面図である。
【図５】親基板に図１の混成集積回路を装着した回路装
置の一部を示す平面図である。
【図６】図５のＢ−Ｂ線の切断面を示す図である。
【図７】図１の混成集積回路のための回路基板と接着シ
ートと金属シートを示す断面図である。
【図８】回路基板と接着シートと金属シートを一体化し
たものを示す断面図である。
【図９】図８のものにスルーホールを形成したものを示
す断面図である。
【図１０】回路基板の一方及び他方の表面に所定パター
ンの導体層を形成したものを示す断面図である。
【符号の説明】
１ 混成集積回路 ２ 回路基板 ３ 半導体素子 ４ 回路素子 ５ 一方の主面 ６ 放熱体 ７ 貫通孔 ８ 他方の主面 ９ ろう材 １０ 半導体チップ １１〜１７ 導体層 １８ 第１の外部接続用導体層 １９ 第２の外部接続用導体層 ２０ 第３の外部接続用導体層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性回路基板と回路素子とを備えた回
    路装置であって、 前記回路基板の一方の主面から他方の主面に至る貫通孔
    が設けられており、 前記回路基板の一方の主面には前記回路素子を接続する
    ための配線導体層が設けられており、 前記回路基板の他方の主面側に前記貫通孔を閉塞するよ
    うに導体層が配設されており、 前記回路素子が前記貫通孔の中に配置され且つ前記貫通
    孔を閉塞する導体層で支持されており、 前記回路素子と前記回路基板の一方の主面上の前記配線
    導体層とが導体で接続されていることを特徴とする回路
    装置。
  2. 【請求項２】 前記回路基板の他方の主面側の前記貫通
    孔を閉塞する導体層は、前記回路基板の他方の主面に固
    着され且つ外部回路に接続されるように形成された第１
    の外部接続用導体層であり、前記回路基板の他方の主面
    には前記第１の外部接続用導体層の他に第２の外部接続
    用導体層も設けられていることを特徴とする請求項１記
    載の回路装置。
  3. 【請求項３】 更に、前記回路基板よりも大きな面積の
    表面及び裏面を有する親基板を備えており、 前記親基板の表面に前記回路基板の前記他方の主面の前
    記第１及び第２の外部接続用導体層を接続するための複
    数の導体層が形成されており、 前記回路基板の前記第１の外部接続用導体層に接続され
    る前記親基板の前記表面の導体層は前記第１の外部接続
    用導体層を介して前記貫通孔の実質的に全部を覆うよう
    に形成されていることを特徴とする請求項２記載の回路
    装置。
  4. 【請求項４】 更に前記貫通孔の壁面に導体層が形成さ
    れ、この壁面の導体層は前記回路基板の前記貫通孔を閉
    塞する部分を有する導体層に接続されており、 前記回路基板の前記貫通孔を閉塞する部分を有する導体
    層はグランドに接続されていることを特徴とする請求項
    １又は２又は３記載の回路装置。
  5. 【請求項５】 前記回路素子は底面に放熱体を備えたも
    のであり、この放熱体が前記貫通孔を閉塞する導体層の
    上に配置されていることを特徴とする請求項１又は２又
    は３又は４記載の回路装置。
  6. 【請求項６】 絶縁性回路基板と回路素子とを備えた回
    路装置であって、 前記回路基板の一方の主面から他方の主面に至る貫通孔
    が設けられており、 前記回路基板の一方の主面上には前記回路素子を接続す
    るための配線導体層が設けられており、 前記貫通孔の中に前記回路素子が配置されており、 前記回路素子と前記配線導体層とを接続するためのリー
    ド導体が設けられており、 前記貫通孔の壁面にグランド導体層が設けられているこ
    とを特徴とする回路装置。
JP7171406A 1995-06-14 1995-06-14 回路装置 Expired - Fee Related JP3061102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7171406A JP3061102B2 (ja) 1995-06-14 1995-06-14 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7171406A JP3061102B2 (ja) 1995-06-14 1995-06-14 回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10100067A Division JP3104749B2 (ja) 1998-03-27 1998-03-27 回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH098218A true JPH098218A (ja) 1997-01-10
JP3061102B2 JP3061102B2 (ja) 2000-07-10

Family

ID=15922564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7171406A Expired - Fee Related JP3061102B2 (ja) 1995-06-14 1995-06-14 回路装置

Country Status (1)

Country Link
JP (1) JP3061102B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112560A (ja) * 1990-08-31 1992-04-14 Sanyo Electric Co Ltd 混成集積回路
JPH04137739A (ja) * 1990-09-28 1992-05-12 Sanyo Electric Co Ltd 混成集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112560A (ja) * 1990-08-31 1992-04-14 Sanyo Electric Co Ltd 混成集積回路
JPH04137739A (ja) * 1990-09-28 1992-05-12 Sanyo Electric Co Ltd 混成集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Also Published As

Publication number Publication date
JP3061102B2 (ja) 2000-07-10

Similar Documents

Publication Publication Date Title
JP3051011B2 (ja) パワ−モジュ−ル
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
JPH11345921A (ja) プリント基板上に配置された、熱を発生する構成素子のための冷却装置
JP2848068B2 (ja) 半導体装置
KR101008772B1 (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JP3104749B2 (ja) 回路装置及びその製造方法
JPH1197576A (ja) 半導体装置
JPH09199823A (ja) チップオンボードプリント配線板
JP3061102B2 (ja) 回路装置
JP3931696B2 (ja) 電子装置
JP2612455B2 (ja) 半導体素子搭載用基板
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JP2005039118A (ja) 半導体装置
JP2784525B2 (ja) 電子部品搭載用基板
JP2001203314A (ja) 半導体装置
JPH06112361A (ja) 混成集積回路
JPH07297518A (ja) 電子部品の実装構造
JP2002158317A (ja) 低ノイズ放熱ｉｃパッケージ及び回路基板
JPH07122680A (ja) 混成集積回路装置
JP2784523B2 (ja) 電子部品搭載用基板
US20230411334A1 (en) Power module for high-frequency use and method for manufacturing the same
JPH08316592A (ja) 回路基板及びその製造方法
JP3009176U (ja) プリント回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees