JPH07122680A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH07122680A
JPH07122680A JP6188530A JP18853094A JPH07122680A JP H07122680 A JPH07122680 A JP H07122680A JP 6188530 A JP6188530 A JP 6188530A JP 18853094 A JP18853094 A JP 18853094A JP H07122680 A JPH07122680 A JP H07122680A
Authority
JP
Japan
Prior art keywords
pattern
insulating substrate
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6188530A
Other languages
English (en)
Other versions
JP3396541B2 (ja
Inventor
Tomohiko Yamamoto
知彦 山本
Shiyouichi Kokuzen
祥市 谷全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18853094A priority Critical patent/JP3396541B2/ja
Publication of JPH07122680A publication Critical patent/JPH07122680A/ja
Priority to US08/735,488 priority patent/US5650665A/en
Application granted granted Critical
Publication of JP3396541B2 publication Critical patent/JP3396541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 絶縁基板裏面から直接放熱させることによ
り、放熱性がよく、絶縁基板の機械的強度を向上させる
ことができ、組立てが容易な混成集積回路装置を提供す
る。 【構成】 絶縁基板１の表面に銅厚膜配線などからなる
回路パターン２を形成する。回路パターンには端子パタ
ーン８が含まれており、これは、スルーホール７を介し
て裏面の端子パターン８１と電気的に接続している。こ
の絶縁基板表面には、トランジスタやＩＣなどの能動素
子や抵抗やコンデンサなどの受動素子を取付け、回路パ
ターンに電気的に接続する。絶縁基板裏面には、前記端
子パターン８１の他に銅厚膜配線や銀−白金厚膜配線な
どの導電パターン６が形成されている。これは、接地用
に用いられるので、導電パターンに適宜形成されたスル
ーホールを介して基板表面に取付けた接地すべき能動素
子や受動素子と電気的に接続する。スルーホールは、素
子の直下に形成するのが通常の仕方であるが、素子がト
ランジスタの場合は、素子から少し離れた方がよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、混成集積回路装置に係
り、特に機械的強度の高く、放熱性の良い高周波電力用
増幅回路に関するものである。
【０００２】
【従来の技術】従来、高周波電力増幅回路などに用いら
れる混成集積回路装置においては、電気回路素子を搭載
する絶縁基板には、その裏面に金属フランジを取付ける
のが一般的である。電気回路素子には、ＩＣ、トランジ
スタ、ダイオードなどの半導体装置を含む能動素子や、
抵抗、コンデンサ、コイルなどの受動素子を含むが、こ
の金属フランジは、実装された電気回路素子から発生す
る熱の発散やもしくはこの混成集積回路装置が搭載され
る回路基板の破壊強度の向上などを目的に用いられてい
る。金属フランジの絶縁基板への固定方法は、絶縁基板
の裏面に形成した導電パターンと金属フランジとを半田
付けすることが従来の技術であった。
【０００３】図１３を参照して従来の混成集積回路装置
を説明する。
【０００４】アルミナなどの絶縁基板４１に銅厚膜の所
定の形状の回路パターン４２を形成する。絶縁基板４１
上には、回路パターン４２に適宜電気的接続を行うよう
に、抵抗などの受動素子４４、ＩＣのトランジスタなど
の能動素子４５などの電気回路素子が取付けられてい
る。
【０００５】図示はしないが、絶縁基板４１の裏面に
は、金属フランジを半田付けするための前記導電パター
ンが形成され、これに金属フランジ４７を半田付けによ
り固定する。回路パターン４２の端子部と金属フランジ
４７をクリップ形のリード端子４３で挾み、かつ、半田
付けし、これを回路基板への取付け端子とする。この絶
縁基板４１上に形成された集積回路部は、キャップ４６
で保護されて完成された製品とする。キャップ４６は、
プラスチック成型体か又は金属板を加工したものなどを
用いる。前記導電パターンは、接地パターンとしても用
いられるが、金属フランジ４７を取付けるために形成さ
れるので、半田付けに必要な所定の大きさがあれば十分
である。
【０００６】
【発明が解決しようとする課題】この様な従来技術によ
ると、絶縁基板と金属フランジとの間を半田付けさせる
ために、両者の熱膨脹係数の違いによって金属フランジ
に反りが発生する。この金属フランジの反りは、電気回
路素子の放熱を妨げるだけではなく、温度サイクル試験
などにより絶縁基板の機械的破壊を生じさせることがあ
る。また絶縁基板と金属フランジとの間の半田付けは、
絶縁基板上に電気回路素子を装着する工程とは分けて行
うことが一般的であるために製造工程が繁雑で長くなる
という問題があった。
【０００７】本発明は、この様な事情により成されたも
のであり、絶縁基板裏面から直接放熱させることにより
放熱性が良く、絶縁基板の機械的強度を向上させること
ができ、組立てが容易な混成集積回路装置を提供する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明は、混成集積回路装置において、少なくとも電気
回路素子が搭載されている絶縁基板主面の直下の裏面の
所定の領域に放熱体として用いられる導電パターン及び
絶縁基板主面に形成された回路パターンと電気的に接続
された端子パターンを形成することを特徴としている。
【０００９】即ち、本発明の混成集積回路装置は、絶縁
基板と、前記絶縁基板の第１の主面に形成された回路パ
ターンと、前記絶縁基板に搭載され、前記回路パターン
に電気的に接続された電気回路素子と、前記絶縁基板の
第２の主面の所定の領域であって、少なくとも前記電気
回路素子が搭載されている前記第１の主面の直下を含ん
でいる領域に形成された接地用導電パターンと、前記絶
縁基板の第２の主面に形成され、前記回路パターンとは
前記絶縁基板に形成されているスルーホールを介して電
気的に接続されている端子パターンとを備え、前記接地
用導電パターンは、放熱体を兼ねることを特徴としてい
る。
【００１０】前記導電パターンは腐蝕防止被膜で被覆さ
れていてもよい。前記導電パターンが形成されている前
記絶縁基板の前記所定の領域には少なくとも１つのスル
ーホールが形成され、このスルーホールの少なくとも１
つを介して、前記導電パターンは、前記回路パターンと
電気的に接続されていても良い。前記導電パターンは、
前記回路パターンとは異なる導電材料から形成しても良
い。前記導電パターンには複数のスリットが形成されて
いてもよい。
【００１１】
【作用】絶縁基板に金属フランジを用いないので、この
フランジの反りによる影響を考慮する必要がなくなる。
電気回路素子の搭載されている直下の絶縁基板の裏面に
導電パターンを放熱体として形成しているので絶縁基板
裏面から直接放熱することができるので放熱効率が向上
する。
【００１２】
【実施例】以下、本図面を参照して本発明の実施例を説
明する。まず、図１乃至図３を参照して第１の実施例を
説明する。図１は、第１の実施例に用いられる絶縁基板
の第１の主面（表面）及び第２の主面（裏面）の平面
図、図２は、絶縁基板の回路パターンが形成された第１
の主面に電気回路素子を搭載した混成集積回路装置の斜
視図、図３は、図２に示す混成集積回路装置を搭載した
回路基板の斜視図である。
【００１３】絶縁基板１は、アルミナなどのセラミック
から構成されている。図１（ａ）は、絶縁基板１の第１
の主面（表面）を示している。この第１の主面には、銅
厚膜配線からなる回路パターン２が形成されている。回
路パターン２は、高周波伝送用のパターンであり、入出
力端子用などの電極パターン８が含まれている。銅厚膜
配線は、導電ペーストを回路パターン状に形成し、絶縁
基板１に焼付けて形成する。銅薄膜を絶縁基板に蒸着し
てからパターン形状にエッチングして形成する方法も本
発明では可能である。図１（ｂ）は、絶縁基板１の第２
の主面である基板裏面を示している。この第２の主面に
は、例えば、銅厚膜からなる導電パターン６及びやはり
銅厚膜からなる端子パターン８１が形成される。導電パ
ターン６は、接地用に用いると共に放熱体としても使用
される。
【００１４】したがって、導電パターン６は、少なくと
も第１の主面に搭載される電気回路素子の直下には形成
して放熱効率を上げる。電極パターン８及び端子パター
ン８１は、混成集積回路の取出し電極として回路基板に
取付けるために形成されるものであり、従来のリード端
子よりも取扱いが容易である。電極パターン８及び端子
パターン８１は、絶縁基板に形成したスルーホール７を
介して電気的に接続される。導電パターン６の厚さは、
約１０〜３０μｍである。
【００１５】図１の絶縁基板では、回路パターン２及び
導電パターン６は、共に銅厚膜を用いているが、本発明
は、導電材料をこの様に固定するものではない。また、
両者は、材料を異にしても良い。例えば、回路パターン
に銅厚膜を用い、導電パターンに銀−白金（ＡｇＰｔ）
合金を用いることができる。
【００１６】次に、図２及び図３を参照して電気回路素
子チップの搭載を説明する。この絶縁基板上の回路パタ
ーンの形状は、図１とは異なっている。絶縁基板１のス
ルーホール７を介して裏面の端子パターン８１と電気的
に接続された電極パターン８は、回路パターン２の一部
であり、その回路パターン２に、前記チップとしてトラ
ンジスタ５などの能動素子や抵抗やコンデンサなどの受
動素子３，４が取付けられている。
【００１７】この混成集積回路は、例えば、送信用アン
プなどに用いる。この送信用アンプは、例えば、携帯用
もしくは自動車用電話に取付けられる回路基板１０に取
付けられる（図３）。絶縁基板１は、回路基板１０に半
田１１によって接続する。絶縁基板は、縦１７ｍｍ、横
２２ｍｍ程度のサイズのものを用いた。回路基板１に
は、この様に形成された幾つかの混成集積回路装置が単
体の電気回路素子と共に搭載されて携帯電話などの機能
を有するようになる。
【００１８】プリント基板など回路基板１０には、金属
フランジが取付けられていない絶縁基板１が搭載してい
るので、金属フランジを取付ける手間が省けるとともに
占有面積も大きくならない。また、導電パターンは、搭
載チップの直下に形成され、しかも絶縁基板に密着して
いるので、その放熱性も従来より向上している。
【００１９】本発明に係る絶縁基板は、プリント基板な
どの回路基板に取付けて使用されるが、この取付けの際
には、裏面に形成した導電パターンを直接半田付けする
ために、導電パターンは、酸化から保護されなければな
らない。銅厚膜配線は、導電性に優れてはいるが、空気
中で参加し易すく、裏面に形成される導電パターンとて
は取扱いに十分注意をする必要がある。
【００２０】一方、銀−白金厚膜配線を利用する場合
は、裏面に形成する導電パターンの酸化に対しては強い
ものの、銅より導電性が劣っている。
【００２１】図１４は、２．５ＧＨｚの共振周波数を持
つ回路を銅及び銀−白金厚膜で作成し、共振のするどさ
を比較した評価の一例である。図１４によれば、銅厚膜
は銀−白金厚膜に比べ約２．５ｄＢ共振がするどく、電
力損失が少ないことを示している。
【００２２】本発明では、前述のように、導電性を十分
確保したい絶縁基板の第１の主面（表面）に形成される
回路パターンには、例えば、導電性の高い銅厚膜配線を
用い、酸化しにくい材料を用いたい第２の主面（裏面）
に形成される導電パターンには、耐酸化性のある銀−白
金厚膜配線を用いるように、両者の材料を変えると有利
である。裏面に形成する導電パターンには、この他に銀
−パラジウム厚膜配線やモリブデン−マンガンメタライ
ズド配線が利用できる。
【００２３】また、絶縁基板の第２の主面に形成された
導電パターンや端子パターンの腐蝕防止には、腐蝕防止
コーティング材を塗布するか、半田メッキを施すことに
よりその効果を上げている。
【００２４】電気回路素子を搭載してから、絶縁基板
は、金属やプラスチックで成形加工したキャップを被せ
て回路を保護して製品を完成させる。
【００２５】次に、図４及び図５を参照して第２の実施
例を説明する。図４は、絶縁基板の第２の主面の平面図
であり。図５は、電気回路素子を搭載した絶縁基板を取
付けた回路基板の斜視図である。図１（ｂ）に示す絶縁
基板１の第２の主面（裏面）に形成されている導電パタ
ーン６及び端子パターン８１は絶縁基板１の４辺の縁よ
り幾分内側に形成されている。この実施例では、絶縁基
板１の第２の主面に形成するＡｇ−Ｐｔなどからなる導
電パターン６は、絶縁基板１の辺の端まで形成されてい
る。同じく、端子パターン８１もその一端は、絶縁基板
の辺の端まで形成する。この様に絶縁基板１の側面から
端子パターンや導電パターンが見えるように形成する
と、これを、図５に示すように、形態電話等のプリント
基板１０に実装した場合、導電パターン６とプリント基
板１０及び端子パターン８１とプリント基板１０の間に
接合し、導電パターンや端子パターン全面に設けられた
半田層１１が目視できるようになる。その結果、導電パ
ターンなどの半田付け状態が容易に目視できるようにな
る。絶縁基板１の第１の主面に形成される回路パターン
や電気回路素子は省略してある。
【００２６】次に、図６を参照して第３の実施例を説明
する。図６（ａ）は、電気回路素子を搭載した第１の主
面を示す絶縁基板の平面図、図６（ｂ）は、第２の主面
を示す絶縁基板の平面図である。一般に、回路基板に搭
載する混成集積回路装置は、絶縁基板に搭載した電気回
路素子を接地する場合に、絶縁基板の裏面の導電パター
ンに落としていた。従来は、回路パターンが形成された
絶縁基板にスルーホールを形成し、所望の電気回路素子
は、そのスルーホールを介して第２の主面の導電パター
ンに電気的に接続されていた。したがって、導電パター
ンには、接地すべき電気回路素子を電気的に接続するよ
うに複数のスルーホールが形成されている。
【００２７】本発明においても、導電パターン６は、放
熱体を兼ねた接地用導電体であるから、従来と同じ用に
導電パターン６には接地用のスルーホール９が複数個形
成されている。電気回路素子を裏面の導電パターンに接
地する場合に、出来るだけ素子に近いところから落とす
ようにしている。例えば、電気回路素子のコンデンサチ
ップの場合、チップと接地との間に不要なインダクタン
ス成分が入るのを極力避けるためにチップの直下にスル
ーホールを配置するのが一般的であり、この場合、回路
パターンに設けたこのチップを接地するためのスルーホ
ールは、チップを搭載した後では上方からは殆ど見えな
いか、全く見えない様な位置に配置されている。
【００２８】しかし、この実施例の場合、能動素子のト
ランジスタ及びトランジスタを含むＩＣのみは、その直
下には、スルーホールを配置しないことを特徴としてい
る。図には、絶縁基板１の第１の主面に形成された回路
パターン２に受動素子としてトランジスタ５を接続した
例を示している。このトランジスタ５は、ソース電極Ｓ
を接地する構造にしたいので、ソース電極Ｓは、回路パ
ターン２を構成する接地回路配線２１に接続し、トラン
ジスタ５の他の電極は、回路パターン２の他の回路配線
２２，２３に接続されている。
【００２９】接地回路配線２１は、トランジスタ５の直
下の領域からその外へ延在しており、トランジスタ５が
搭載されている領域から少し離れた所にスルーホール９
（その１つがスルーホールＡである）を複数配置してい
る。そして、このスルーホール９を介してソース電極Ｓ
は接地される。このトランジスタ５が接地用に用いたス
ルーホール９は、トランジスタ５を搭載した絶縁基板１
を上から見ることが出来る。他の素子と異なり、トラン
ジスタ及びトランジスタを含むＩＣの場合のみ素子の直
下に接地をしないのは、トランジスタの直下に接地用の
スルーホールが存在すると、スルーホール内に空気が入
り込み、熱抵抗が著しく高くなるからである。したがっ
て、電気回路素子がトランジスタ又はトランジスタ又を
含むＩＣなどの発熱性の高い半導体装置などの場合、接
地用のスルーホールは、その直下から外す必要がある。
【００３０】次に、図７を参照して第４の実施例を説明
する。図７（ａ）は、絶縁基板の第２の主面の平面図で
ある。混成集積回路装置が電源を用いる以上動作中に熱
が発生するのは避けられない。この様な熱の発生によっ
て絶縁基板とその第２の主面に取付けた導電パターンと
の間の熱膨脹の差によって発生する応力によって導電パ
ターンが剥がれることがある。この実施例では、導電パ
ターン６にスリット６６を形成する。これにより、応力
が緩和されて導電パターンの機械的強度が増大する。第
１の主面における回路パターン、絶縁基板に取付け、回
路パターンに電気的に接続する電気回路素子及び回路保
護のためのキャップの説明は、第１の実施例と同じなの
で省略する。
【００３１】ここで図７（ｂ）のように、このスリット
６６により分離される接地用導電パターンの幅は、絶縁
基板の厚さと同程度に細くするのが望ましい。
【００３２】以上の実施例により、絶縁基板上に配され
た能動素子の許容損失はかなり改善される。一般に、絶
縁基板上に配された能動素子の許容損失は、絶縁基板の
熱抵抗と能動素子が発生する熱量によって決定される。
図８に、本発明による絶縁基板に実際に能動素子を設
け、その許容損失を調べたデータを示す。このデータか
ら、この実験の条件では出力電圧が３Ｗ以下の場合、発
生熱量による問題は起こらないことがわかる。しかし、
４Ｗを超えるような回路の実装を行うには問題となる。
このような場合、上記実施例に基づく絶縁基板でも、そ
の絶縁基板上に角穴を設け直接金属フランジなどに能動
素子を装着する等の配慮が必要となってしまう。
【００３３】図９は、このような場合に有効な第５の実
施例を示す。図９（ａ）は上の面を示し、図９（ｂ）は
裏面を示す。高周波伝送用の銅厚膜配線５２が形成され
たアルミナ基板５１上には、チップコンデンサ５３、抵
抗５４等が適当な位置に設けられている。更に、能動回
路として、トランジスタ５５，５６からなり、最も電力
消費量の大きい増幅用のＢ級プッシュプル回路が設けら
れている。基板裏面の導電パターン５７は、銅厚膜配線
５２の一部とスルーホールで接続しており、接地用の電
極ともなっている。そして、この導電パターン５７は、
前記実施例と同様にプリント基板に直接半田付けされ
る。図１０は、このプッシュプル回路の回路図の例を示
す。
【００３４】本実施例のように能動素子をプシュプル動
作にした場合、各能動素子は、交互に電流が流れ出力を
得ることとなる。このときの発熱量は、同じ素子を並列
に動作させたときと比べ少なくとも同等以下になること
は明らかである。したがって現状の許容損失を有する組
み立て方法で、２倍以上の出力を得られることがわか
る。この場合の実装方法については、二つの能動素子の
距離を基板の厚みの２倍程度（１．５倍以上）取ること
が必要である。これは熱拡散のモデルから、熱が４５度
の角度で発散する場合、互いの能動素子の発生させる熱
が干渉しない距離である。
【００３５】また、本発明の場合プッシュプル動作を行
うため、２つの能動素子に入力電力を与える分岐や出力
電力を合成するため伝送線路は、精度良く対象にする必
要がある。ベアチッフ実装したものは、回路パターンを
精度良く作成してもダイボンディング工程での位置ずれ
が発生しやすい。またワイヤーボンディングでのループ
長が長くなる傾向にあるため、長さに誤差がでやすく上
記のように精度良く対象にすることが困難である。この
場合、図１１に示すように、樹脂封止されたトランジス
タ５９，６０を用いるとよい。ここで、６１，７１はゲ
ート、６２，７２はソース、６３，７３はドレイン、６
４は入力、６５は出力であり、対応する端子同士が接続
している。
【００３６】能動素子に樹脂封止の製品を用いた場合、
ワイヤー長は半分以下と短くできるため長さのばらつき
が低減され製品の実装精度を向上させることで、精度良
く対称な回路構成とすることが可能になる。また樹脂封
止品によるワイヤー長の短縮化は、寄生インダクタンス
の低減になり高周波特性が向上することも効果として挙
げられる。
【００３７】通常使用される能動素子、例えば、ＭＯＳ
ＦＥＴの場合ソース、ドレイン、ゲートもピン配置は同
一である。しかし図１２に示す実施例のように、ゲート
６１，７１、ソース６２，７２、ドレイン６３，７３が
互いに対称な２つのＭＯＳＦＥＴを用いれば、それらを
直接向い合せとし、高周波伝送線路の占める面積を最小
限にする配置が考えられる。この場合、実装面積が小さ
くできる効果がある。さらに、樹脂封止による能動素子
の使用は、製品の組み立てが従来のものに比べ容易にな
ることはいうまでもない。
【００３８】
【発明の効果】本発明は、以上のような構成により、金
属フランジを使用することによる温度サイクルによる絶
縁基板の破壊強度の低下が防止される。また、絶縁基板
に密着する導電パターンを放熱体に用いるので、放熱性
が著しく改善される。また、電極取出しリードを用いな
いので、混成集積回路装置の取扱いが容易になる。さら
に、金属フランジが存在しないので、その分混成集積回
路装置は、小形化する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の絶縁基板の平面図。
【図２】第１の実施例の混成集積回路装置の斜視図。
【図３】図２の混成集積回路装置を搭載した回路基板の
斜視図。
【図４】第２の実施例の絶縁基板の平面図。
【図５】図４の絶縁基板を搭載した回路基板の斜視図。
【図６】第３の実施例の絶縁基板の平面図。
【図７】第４の実施例の絶縁基板の平面図。
【図８】混成集積回路の許容損失の一例を示す図。
【図９】第５の実施例の絶縁基板の平面図。
【図１０】プッシュプル回路の例を示す回路図。
【図１１】第５の実施例の変形例を示す平面図。
【図１２】第５の実施例の他の変形例を示す平面図。
【図１３】従来の混成集積回路装置の斜視図。
【図１４】銅及び銀−白金厚膜で形成した回路の共振の
するどさを比較した評価の一側を示す図。
【符号の説明】 １，５１ 絶縁基板 ２ 回路パターン ３，４ 受動素子 ５ 能動素子（トランジスタ） ６，５７ 従動パターン ７，９，５８ スルーホール ８，５２ 電極パターン １０ 回路基板 １１ 半田層 ２１，２２，２３ 回路パターンの回路配線 ５３ チップコンデンサ ５４ 抵抗 ５５，５６，５９，６０ トランジスタ ６１，７１ ゲート ６２，７２ ソース ６３，７３ ドレイン ６４ 入力 ６５ 出力 ６６ 導電パターンのスリット ８１ 端子パターン

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板と、 前記絶縁基板の第１の主面に形成され、かつ第１の導電
    材料からなる回路パターンと、 前記絶縁基板に搭載され、前記回路パターンに電気的に
    接続された電気回路素子と、 前記絶縁基板の第２の主面の所定の領域であって、少な
    くとも前記電気回路素子が搭載されている前記第１の主
    面の直下を含んでいる領域に形成され、かつ第２の導電
    材料からなる接地用導電パターンと、 前記絶縁基板の第２の主面に形成され、前記回路パター
    ンとは前記絶縁基板に形成されているスルーホールを介
    して電気的に接続されている端子パターンとを備え、 前記接地用導電パターンは、放熱体を兼ねることを特徴
    とする混成集積回路装置。
  2. 【請求項２】 前記第１の導電材料は前記第２の導電材
    料よりも導電性が優れていることを特徴とする請求項１
    記載の混成集積回路装置。
  3. 【請求項３】 前記第２の導電材料は前記第１の導電材
    料よりも耐酸化性が優れていることを特徴とする請求項
    １記載の混成集積回路装置。
  4. 【請求項４】 前記回路パターンは銅からなることを特
    徴とする請求項１記載の混成集積回路装置。
  5. 【請求項５】 前記接地用導電パターンは銀と白金の化
    合物からなることを特徴とする請求項１記載の混成集積
    回路装置。
  6. 【請求項６】 前記導電パターンが形成されている前記
    絶縁基板の前記所定の領域には少なくとも１つのスルー
    ホールが形成され、このスルーホールの少なくとも１つ
    を介して、前記導電パターンは、前記回路パターンと電
    気的に接続されていることを特徴とする請求項１記載の
    混成集積回路装置。
  7. 【請求項７】 前記スリットにより分離される接地用導
    電パターンの部分の幅は前記絶縁基板の厚さと同程度で
    あることを特徴とする請求項５記載の混成集積回路装
    置。
  8. 【請求項８】 前記接地用導体パターンに形成される複
    数のスリットは少なくとも９個であることを特徴とする
    請求項１記載の混成集積回路装置。
  9. 【請求項９】 前記絶縁基板はアルミナなどのセラミッ
    クからなることを特徴とする請求項１記載の混成集積回
    路装置。
  10. 【請求項１０】 前記導電パターンは、前記回路パター
    ンとは異なる導電材料から形成されていることを特徴と
    する請求項１記載の混成集積回路装置。
  11. 【請求項１１】 前記腐食防止被膜は、腐食防止コーテ
    ィング材あるいは半田メッキであることを特徴とする請
    求項１０記載の混成集積回路装置。
  12. 【請求項１２】 前記混成集積回路は、高周波増幅回路
    を含むことを特徴とする請求項１に記載の混成集積回路
    装置。
  13. 【請求項１３】 前記高周波増幅回路は、プッシュブル
    回路で構成されていることを特徴とする請求項６に記載
    の混成集積回路装置。
  14. 【請求項１４】 前記プッシュプル回路は、樹脂封止さ
    れた２つのトランジスタからなっていることを特徴とす
    る請求項７に記載の混成集積回路装置。
  15. 【請求項１５】 前記樹脂封止されたトラジスタのソー
    ス、ドレイン、ゲートの夫々の端子は１つの側面から延
    出していると共に互いに対象となっていることを特徴と
    する請求項８に記載の混成集積回路装置。
JP18853094A 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板 Expired - Fee Related JP3396541B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18853094A JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板
US08/735,488 US5650665A (en) 1993-08-30 1996-10-23 Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-237445 1993-08-30
JP23744593 1993-08-30
JP18853094A JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板

Publications (2)

Publication Number Publication Date
JPH07122680A true JPH07122680A (ja) 1995-05-12
JP3396541B2 JP3396541B2 (ja) 2003-04-14

Family

ID=26504991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18853094A Expired - Fee Related JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板

Country Status (2)

Country Link
US (1) US5650665A (ja)
JP (1) JP3396541B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH1050919A (ja) * 1996-07-31 1998-02-20 Oki Electric Ind Co Ltd クリップリード端子束、クリップリード端子の接続方法、リード端子接続用基板およびリード端子付き基板の製造方法
US5805428A (en) * 1996-12-20 1998-09-08 Compaq Computer Corporation Transistor/resistor printed circuit board layout
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7352876B2 (en) * 2003-04-28 2008-04-01 Knowles Electronics, Llc. Method and apparatus for substantially improving power supply rejection performance in a miniature microphone assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538389A (en) * 1969-02-24 1970-11-03 Norman R Levesque Subelement for electronic circuit board
US3628095A (en) * 1970-12-02 1971-12-14 Sperry Rand Corp Power distribution bus arrangement for printed circuit board applications
GB1377682A (en) * 1972-03-01 1974-12-18 Electronic Components Ltd Thick film printed circuitry
US3880610A (en) * 1973-12-14 1975-04-29 Us Transport Universal function module
US4107728A (en) * 1977-01-07 1978-08-15 Varian Associates, Inc. Package for push-pull semiconductor devices
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS6052084A (ja) * 1983-08-31 1985-03-23 株式会社東芝 印刷配線基板
DE3750205T2 (de) * 1986-08-29 1994-12-08 Hitachi Chemical Co Ltd Substrat für Hochfrequenzschaltung und Verfahren zur Herstellung desselben.
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
EP0339154B1 (en) * 1988-04-26 1994-11-17 Citizen Watch Co. Ltd. Memory card
US5303116A (en) * 1991-09-16 1994-04-12 Mcg Electronics Inc. Surge protector

Also Published As

Publication number Publication date
US5650665A (en) 1997-07-22
JP3396541B2 (ja) 2003-04-14

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
US4982311A (en) Package for very large scale integrated circuit
JP3051011B2 (ja) パワ−モジュ−ル
JP3230398B2 (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPH05109802A (ja) 半導体装置
US4949220A (en) Hybrid IC with heat sink
JP3578366B2 (ja) 混成集積回路装置
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JP3396541B2 (ja) 混成集積回路装置を搭載した回路基板
KR20050004007A (ko) 반도체 장치 및 혼성 집적 회로 장치
EP0408904A2 (en) Surface mounting semiconductor device and method
KR20040063784A (ko) 반도체장치
JP3297959B2 (ja) 半導体装置
JP3173890B2 (ja) ハイブリッドｉｃ
JPH104167A (ja) 半導体装置
JPH06112361A (ja) 混成集積回路
JPS6240438Y2 (ja)
JPH0951071A (ja) 混成集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JP2569874B2 (ja) 混成集積回路
JP2591999Y2 (ja) 集積回路のパッケージの構造
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees