JPH07122680A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH07122680A
JPH07122680A JP6188530A JP18853094A JPH07122680A JP H07122680 A JPH07122680 A JP H07122680A JP 6188530 A JP6188530 A JP 6188530A JP 18853094 A JP18853094 A JP 18853094A JP H07122680 A JPH07122680 A JP H07122680A
Authority
JP
Japan
Prior art keywords
pattern
insulating substrate
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6188530A
Other languages
English (en)
Other versions
JP3396541B2 (ja
Inventor
Tomohiko Yamamoto
知彦 山本
Shiyouichi Kokuzen
祥市 谷全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18853094A priority Critical patent/JP3396541B2/ja
Publication of JPH07122680A publication Critical patent/JPH07122680A/ja
Priority to US08/735,488 priority patent/US5650665A/en
Application granted granted Critical
Publication of JP3396541B2 publication Critical patent/JP3396541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 絶縁基板裏面から直接放熱させることによ
り、放熱性がよく、絶縁基板の機械的強度を向上させる
ことができ、組立てが容易な混成集積回路装置を提供す
る。 【構成】 絶縁基板1の表面に銅厚膜配線などからなる
回路パターン2を形成する。回路パターンには端子パタ
ーン8が含まれており、これは、スルーホール7を介し
て裏面の端子パターン81と電気的に接続している。こ
の絶縁基板表面には、トランジスタやICなどの能動素
子や抵抗やコンデンサなどの受動素子を取付け、回路パ
ターンに電気的に接続する。絶縁基板裏面には、前記端
子パターン81の他に銅厚膜配線や銀−白金厚膜配線な
どの導電パターン6が形成されている。これは、接地用
に用いられるので、導電パターンに適宜形成されたスル
ーホールを介して基板表面に取付けた接地すべき能動素
子や受動素子と電気的に接続する。スルーホールは、素
子の直下に形成するのが通常の仕方であるが、素子がト
ランジスタの場合は、素子から少し離れた方がよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、混成集積回路装置に係
り、特に機械的強度の高く、放熱性の良い高周波電力用
増幅回路に関するものである。
【0002】
【従来の技術】従来、高周波電力増幅回路などに用いら
れる混成集積回路装置においては、電気回路素子を搭載
する絶縁基板には、その裏面に金属フランジを取付ける
のが一般的である。電気回路素子には、IC、トランジ
スタ、ダイオードなどの半導体装置を含む能動素子や、
抵抗、コンデンサ、コイルなどの受動素子を含むが、こ
の金属フランジは、実装された電気回路素子から発生す
る熱の発散やもしくはこの混成集積回路装置が搭載され
る回路基板の破壊強度の向上などを目的に用いられてい
る。金属フランジの絶縁基板への固定方法は、絶縁基板
の裏面に形成した導電パターンと金属フランジとを半田
付けすることが従来の技術であった。
【0003】図13を参照して従来の混成集積回路装置
を説明する。
【0004】アルミナなどの絶縁基板41に銅厚膜の所
定の形状の回路パターン42を形成する。絶縁基板41
上には、回路パターン42に適宜電気的接続を行うよう
に、抵抗などの受動素子44、ICのトランジスタなど
の能動素子45などの電気回路素子が取付けられてい
る。
【0005】図示はしないが、絶縁基板41の裏面に
は、金属フランジを半田付けするための前記導電パター
ンが形成され、これに金属フランジ47を半田付けによ
り固定する。回路パターン42の端子部と金属フランジ
47をクリップ形のリード端子43で挾み、かつ、半田
付けし、これを回路基板への取付け端子とする。この絶
縁基板41上に形成された集積回路部は、キャップ46
で保護されて完成された製品とする。キャップ46は、
プラスチック成型体か又は金属板を加工したものなどを
用いる。前記導電パターンは、接地パターンとしても用
いられるが、金属フランジ47を取付けるために形成さ
れるので、半田付けに必要な所定の大きさがあれば十分
である。
【0006】
【発明が解決しようとする課題】この様な従来技術によ
ると、絶縁基板と金属フランジとの間を半田付けさせる
ために、両者の熱膨脹係数の違いによって金属フランジ
に反りが発生する。この金属フランジの反りは、電気回
路素子の放熱を妨げるだけではなく、温度サイクル試験
などにより絶縁基板の機械的破壊を生じさせることがあ
る。また絶縁基板と金属フランジとの間の半田付けは、
絶縁基板上に電気回路素子を装着する工程とは分けて行
うことが一般的であるために製造工程が繁雑で長くなる
という問題があった。
【0007】本発明は、この様な事情により成されたも
のであり、絶縁基板裏面から直接放熱させることにより
放熱性が良く、絶縁基板の機械的強度を向上させること
ができ、組立てが容易な混成集積回路装置を提供する。
【0008】
【課題を解決するための手段】上記目的を達成するため
本発明は、混成集積回路装置において、少なくとも電気
回路素子が搭載されている絶縁基板主面の直下の裏面の
所定の領域に放熱体として用いられる導電パターン及び
絶縁基板主面に形成された回路パターンと電気的に接続
された端子パターンを形成することを特徴としている。
【0009】即ち、本発明の混成集積回路装置は、絶縁
基板と、前記絶縁基板の第1の主面に形成された回路パ
ターンと、前記絶縁基板に搭載され、前記回路パターン
に電気的に接続された電気回路素子と、前記絶縁基板の
第2の主面の所定の領域であって、少なくとも前記電気
回路素子が搭載されている前記第1の主面の直下を含ん
でいる領域に形成された接地用導電パターンと、前記絶
縁基板の第2の主面に形成され、前記回路パターンとは
前記絶縁基板に形成されているスルーホールを介して電
気的に接続されている端子パターンとを備え、前記接地
用導電パターンは、放熱体を兼ねることを特徴としてい
る。
【0010】前記導電パターンは腐蝕防止被膜で被覆さ
れていてもよい。前記導電パターンが形成されている前
記絶縁基板の前記所定の領域には少なくとも1つのスル
ーホールが形成され、このスルーホールの少なくとも1
つを介して、前記導電パターンは、前記回路パターンと
電気的に接続されていても良い。前記導電パターンは、
前記回路パターンとは異なる導電材料から形成しても良
い。前記導電パターンには複数のスリットが形成されて
いてもよい。
【0011】
【作用】絶縁基板に金属フランジを用いないので、この
フランジの反りによる影響を考慮する必要がなくなる。
電気回路素子の搭載されている直下の絶縁基板の裏面に
導電パターンを放熱体として形成しているので絶縁基板
裏面から直接放熱することができるので放熱効率が向上
する。
【0012】
【実施例】以下、本図面を参照して本発明の実施例を説
明する。まず、図1乃至図3を参照して第1の実施例を
説明する。図1は、第1の実施例に用いられる絶縁基板
の第1の主面(表面)及び第2の主面(裏面)の平面
図、図2は、絶縁基板の回路パターンが形成された第1
の主面に電気回路素子を搭載した混成集積回路装置の斜
視図、図3は、図2に示す混成集積回路装置を搭載した
回路基板の斜視図である。
【0013】絶縁基板1は、アルミナなどのセラミック
から構成されている。図1(a)は、絶縁基板1の第1
の主面(表面)を示している。この第1の主面には、銅
厚膜配線からなる回路パターン2が形成されている。回
路パターン2は、高周波伝送用のパターンであり、入出
力端子用などの電極パターン8が含まれている。銅厚膜
配線は、導電ペーストを回路パターン状に形成し、絶縁
基板1に焼付けて形成する。銅薄膜を絶縁基板に蒸着し
てからパターン形状にエッチングして形成する方法も本
発明では可能である。図1(b)は、絶縁基板1の第2
の主面である基板裏面を示している。この第2の主面に
は、例えば、銅厚膜からなる導電パターン6及びやはり
銅厚膜からなる端子パターン81が形成される。導電パ
ターン6は、接地用に用いると共に放熱体としても使用
される。
【0014】したがって、導電パターン6は、少なくと
も第1の主面に搭載される電気回路素子の直下には形成
して放熱効率を上げる。電極パターン8及び端子パター
ン81は、混成集積回路の取出し電極として回路基板に
取付けるために形成されるものであり、従来のリード端
子よりも取扱いが容易である。電極パターン8及び端子
パターン81は、絶縁基板に形成したスルーホール7を
介して電気的に接続される。導電パターン6の厚さは、
約10〜30μmである。
【0015】図1の絶縁基板では、回路パターン2及び
導電パターン6は、共に銅厚膜を用いているが、本発明
は、導電材料をこの様に固定するものではない。また、
両者は、材料を異にしても良い。例えば、回路パターン
に銅厚膜を用い、導電パターンに銀−白金(AgPt)
合金を用いることができる。
【0016】次に、図2及び図3を参照して電気回路素
子チップの搭載を説明する。この絶縁基板上の回路パタ
ーンの形状は、図1とは異なっている。絶縁基板1のス
ルーホール7を介して裏面の端子パターン81と電気的
に接続された電極パターン8は、回路パターン2の一部
であり、その回路パターン2に、前記チップとしてトラ
ンジスタ5などの能動素子や抵抗やコンデンサなどの受
動素子3,4が取付けられている。
【0017】この混成集積回路は、例えば、送信用アン
プなどに用いる。この送信用アンプは、例えば、携帯用
もしくは自動車用電話に取付けられる回路基板10に取
付けられる(図3)。絶縁基板1は、回路基板10に半
田11によって接続する。絶縁基板は、縦17mm、横
22mm程度のサイズのものを用いた。回路基板1に
は、この様に形成された幾つかの混成集積回路装置が単
体の電気回路素子と共に搭載されて携帯電話などの機能
を有するようになる。
【0018】プリント基板など回路基板10には、金属
フランジが取付けられていない絶縁基板1が搭載してい
るので、金属フランジを取付ける手間が省けるとともに
占有面積も大きくならない。また、導電パターンは、搭
載チップの直下に形成され、しかも絶縁基板に密着して
いるので、その放熱性も従来より向上している。
【0019】本発明に係る絶縁基板は、プリント基板な
どの回路基板に取付けて使用されるが、この取付けの際
には、裏面に形成した導電パターンを直接半田付けする
ために、導電パターンは、酸化から保護されなければな
らない。銅厚膜配線は、導電性に優れてはいるが、空気
中で参加し易すく、裏面に形成される導電パターンとて
は取扱いに十分注意をする必要がある。
【0020】一方、銀−白金厚膜配線を利用する場合
は、裏面に形成する導電パターンの酸化に対しては強い
ものの、銅より導電性が劣っている。
【0021】図14は、2.5GHzの共振周波数を持
つ回路を銅及び銀−白金厚膜で作成し、共振のするどさ
を比較した評価の一例である。図14によれば、銅厚膜
は銀−白金厚膜に比べ約2.5dB共振がするどく、電
力損失が少ないことを示している。
【0022】本発明では、前述のように、導電性を十分
確保したい絶縁基板の第1の主面(表面)に形成される
回路パターンには、例えば、導電性の高い銅厚膜配線を
用い、酸化しにくい材料を用いたい第2の主面(裏面)
に形成される導電パターンには、耐酸化性のある銀−白
金厚膜配線を用いるように、両者の材料を変えると有利
である。裏面に形成する導電パターンには、この他に銀
−パラジウム厚膜配線やモリブデン−マンガンメタライ
ズド配線が利用できる。
【0023】また、絶縁基板の第2の主面に形成された
導電パターンや端子パターンの腐蝕防止には、腐蝕防止
コーティング材を塗布するか、半田メッキを施すことに
よりその効果を上げている。
【0024】電気回路素子を搭載してから、絶縁基板
は、金属やプラスチックで成形加工したキャップを被せ
て回路を保護して製品を完成させる。
【0025】次に、図4及び図5を参照して第2の実施
例を説明する。図4は、絶縁基板の第2の主面の平面図
であり。図5は、電気回路素子を搭載した絶縁基板を取
付けた回路基板の斜視図である。図1(b)に示す絶縁
基板1の第2の主面(裏面)に形成されている導電パタ
ーン6及び端子パターン81は絶縁基板1の4辺の縁よ
り幾分内側に形成されている。この実施例では、絶縁基
板1の第2の主面に形成するAg−Ptなどからなる導
電パターン6は、絶縁基板1の辺の端まで形成されてい
る。同じく、端子パターン81もその一端は、絶縁基板
の辺の端まで形成する。この様に絶縁基板1の側面から
端子パターンや導電パターンが見えるように形成する
と、これを、図5に示すように、形態電話等のプリント
基板10に実装した場合、導電パターン6とプリント基
板10及び端子パターン81とプリント基板10の間に
接合し、導電パターンや端子パターン全面に設けられた
半田層11が目視できるようになる。その結果、導電パ
ターンなどの半田付け状態が容易に目視できるようにな
る。絶縁基板1の第1の主面に形成される回路パターン
や電気回路素子は省略してある。
【0026】次に、図6を参照して第3の実施例を説明
する。図6(a)は、電気回路素子を搭載した第1の主
面を示す絶縁基板の平面図、図6(b)は、第2の主面
を示す絶縁基板の平面図である。一般に、回路基板に搭
載する混成集積回路装置は、絶縁基板に搭載した電気回
路素子を接地する場合に、絶縁基板の裏面の導電パター
ンに落としていた。従来は、回路パターンが形成された
絶縁基板にスルーホールを形成し、所望の電気回路素子
は、そのスルーホールを介して第2の主面の導電パター
ンに電気的に接続されていた。したがって、導電パター
ンには、接地すべき電気回路素子を電気的に接続するよ
うに複数のスルーホールが形成されている。
【0027】本発明においても、導電パターン6は、放
熱体を兼ねた接地用導電体であるから、従来と同じ用に
導電パターン6には接地用のスルーホール9が複数個形
成されている。電気回路素子を裏面の導電パターンに接
地する場合に、出来るだけ素子に近いところから落とす
ようにしている。例えば、電気回路素子のコンデンサチ
ップの場合、チップと接地との間に不要なインダクタン
ス成分が入るのを極力避けるためにチップの直下にスル
ーホールを配置するのが一般的であり、この場合、回路
パターンに設けたこのチップを接地するためのスルーホ
ールは、チップを搭載した後では上方からは殆ど見えな
いか、全く見えない様な位置に配置されている。
【0028】しかし、この実施例の場合、能動素子のト
ランジスタ及びトランジスタを含むICのみは、その直
下には、スルーホールを配置しないことを特徴としてい
る。図には、絶縁基板1の第1の主面に形成された回路
パターン2に受動素子としてトランジスタ5を接続した
例を示している。このトランジスタ5は、ソース電極S
を接地する構造にしたいので、ソース電極Sは、回路パ
ターン2を構成する接地回路配線21に接続し、トラン
ジスタ5の他の電極は、回路パターン2の他の回路配線
22,23に接続されている。
【0029】接地回路配線21は、トランジスタ5の直
下の領域からその外へ延在しており、トランジスタ5が
搭載されている領域から少し離れた所にスルーホール9
(その1つがスルーホールAである)を複数配置してい
る。そして、このスルーホール9を介してソース電極S
は接地される。このトランジスタ5が接地用に用いたス
ルーホール9は、トランジスタ5を搭載した絶縁基板1
を上から見ることが出来る。他の素子と異なり、トラン
ジスタ及びトランジスタを含むICの場合のみ素子の直
下に接地をしないのは、トランジスタの直下に接地用の
スルーホールが存在すると、スルーホール内に空気が入
り込み、熱抵抗が著しく高くなるからである。したがっ
て、電気回路素子がトランジスタ又はトランジスタ又を
含むICなどの発熱性の高い半導体装置などの場合、接
地用のスルーホールは、その直下から外す必要がある。
【0030】次に、図7を参照して第4の実施例を説明
する。図7(a)は、絶縁基板の第2の主面の平面図で
ある。混成集積回路装置が電源を用いる以上動作中に熱
が発生するのは避けられない。この様な熱の発生によっ
て絶縁基板とその第2の主面に取付けた導電パターンと
の間の熱膨脹の差によって発生する応力によって導電パ
ターンが剥がれることがある。この実施例では、導電パ
ターン6にスリット66を形成する。これにより、応力
が緩和されて導電パターンの機械的強度が増大する。第
1の主面における回路パターン、絶縁基板に取付け、回
路パターンに電気的に接続する電気回路素子及び回路保
護のためのキャップの説明は、第1の実施例と同じなの
で省略する。
【0031】ここで図7(b)のように、このスリット
66により分離される接地用導電パターンの幅は、絶縁
基板の厚さと同程度に細くするのが望ましい。
【0032】以上の実施例により、絶縁基板上に配され
た能動素子の許容損失はかなり改善される。一般に、絶
縁基板上に配された能動素子の許容損失は、絶縁基板の
熱抵抗と能動素子が発生する熱量によって決定される。
図8に、本発明による絶縁基板に実際に能動素子を設
け、その許容損失を調べたデータを示す。このデータか
ら、この実験の条件では出力電圧が3W以下の場合、発
生熱量による問題は起こらないことがわかる。しかし、
4Wを超えるような回路の実装を行うには問題となる。
このような場合、上記実施例に基づく絶縁基板でも、そ
の絶縁基板上に角穴を設け直接金属フランジなどに能動
素子を装着する等の配慮が必要となってしまう。
【0033】図9は、このような場合に有効な第5の実
施例を示す。図9(a)は上の面を示し、図9(b)は
裏面を示す。高周波伝送用の銅厚膜配線52が形成され
たアルミナ基板51上には、チップコンデンサ53、抵
抗54等が適当な位置に設けられている。更に、能動回
路として、トランジスタ55,56からなり、最も電力
消費量の大きい増幅用のB級プッシュプル回路が設けら
れている。基板裏面の導電パターン57は、銅厚膜配線
52の一部とスルーホールで接続しており、接地用の電
極ともなっている。そして、この導電パターン57は、
前記実施例と同様にプリント基板に直接半田付けされ
る。図10は、このプッシュプル回路の回路図の例を示
す。
【0034】本実施例のように能動素子をプシュプル動
作にした場合、各能動素子は、交互に電流が流れ出力を
得ることとなる。このときの発熱量は、同じ素子を並列
に動作させたときと比べ少なくとも同等以下になること
は明らかである。したがって現状の許容損失を有する組
み立て方法で、2倍以上の出力を得られることがわか
る。この場合の実装方法については、二つの能動素子の
距離を基板の厚みの2倍程度(1.5倍以上)取ること
が必要である。これは熱拡散のモデルから、熱が45度
の角度で発散する場合、互いの能動素子の発生させる熱
が干渉しない距離である。
【0035】また、本発明の場合プッシュプル動作を行
うため、2つの能動素子に入力電力を与える分岐や出力
電力を合成するため伝送線路は、精度良く対象にする必
要がある。ベアチッフ実装したものは、回路パターンを
精度良く作成してもダイボンディング工程での位置ずれ
が発生しやすい。またワイヤーボンディングでのループ
長が長くなる傾向にあるため、長さに誤差がでやすく上
記のように精度良く対象にすることが困難である。この
場合、図11に示すように、樹脂封止されたトランジス
タ59,60を用いるとよい。ここで、61,71はゲ
ート、62,72はソース、63,73はドレイン、6
4は入力、65は出力であり、対応する端子同士が接続
している。
【0036】能動素子に樹脂封止の製品を用いた場合、
ワイヤー長は半分以下と短くできるため長さのばらつき
が低減され製品の実装精度を向上させることで、精度良
く対称な回路構成とすることが可能になる。また樹脂封
止品によるワイヤー長の短縮化は、寄生インダクタンス
の低減になり高周波特性が向上することも効果として挙
げられる。
【0037】通常使用される能動素子、例えば、MOS
FETの場合ソース、ドレイン、ゲートもピン配置は同
一である。しかし図12に示す実施例のように、ゲート
61,71、ソース62,72、ドレイン63,73が
互いに対称な2つのMOSFETを用いれば、それらを
直接向い合せとし、高周波伝送線路の占める面積を最小
限にする配置が考えられる。この場合、実装面積が小さ
くできる効果がある。さらに、樹脂封止による能動素子
の使用は、製品の組み立てが従来のものに比べ容易にな
ることはいうまでもない。
【0038】
【発明の効果】本発明は、以上のような構成により、金
属フランジを使用することによる温度サイクルによる絶
縁基板の破壊強度の低下が防止される。また、絶縁基板
に密着する導電パターンを放熱体に用いるので、放熱性
が著しく改善される。また、電極取出しリードを用いな
いので、混成集積回路装置の取扱いが容易になる。さら
に、金属フランジが存在しないので、その分混成集積回
路装置は、小形化する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の絶縁基板の平面図。
【図2】第1の実施例の混成集積回路装置の斜視図。
【図3】図2の混成集積回路装置を搭載した回路基板の
斜視図。
【図4】第2の実施例の絶縁基板の平面図。
【図5】図4の絶縁基板を搭載した回路基板の斜視図。
【図6】第3の実施例の絶縁基板の平面図。
【図7】第4の実施例の絶縁基板の平面図。
【図8】混成集積回路の許容損失の一例を示す図。
【図9】第5の実施例の絶縁基板の平面図。
【図10】プッシュプル回路の例を示す回路図。
【図11】第5の実施例の変形例を示す平面図。
【図12】第5の実施例の他の変形例を示す平面図。
【図13】従来の混成集積回路装置の斜視図。
【図14】銅及び銀−白金厚膜で形成した回路の共振の
するどさを比較した評価の一側を示す図。
【符号の説明】 1,51 絶縁基板 2 回路パターン 3,4 受動素子 5 能動素子(トランジスタ) 6,57 従動パターン 7,9,58 スルーホール 8,52 電極パターン 10 回路基板 11 半田層 21,22,23 回路パターンの回路配線 53 チップコンデンサ 54 抵抗 55,56,59,60 トランジスタ 61,71 ゲート 62,72 ソース 63,73 ドレイン 64 入力 65 出力 66 導電パターンのスリット 81 端子パターン

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、 前記絶縁基板の第1の主面に形成され、かつ第1の導電
    材料からなる回路パターンと、 前記絶縁基板に搭載され、前記回路パターンに電気的に
    接続された電気回路素子と、 前記絶縁基板の第2の主面の所定の領域であって、少な
    くとも前記電気回路素子が搭載されている前記第1の主
    面の直下を含んでいる領域に形成され、かつ第2の導電
    材料からなる接地用導電パターンと、 前記絶縁基板の第2の主面に形成され、前記回路パター
    ンとは前記絶縁基板に形成されているスルーホールを介
    して電気的に接続されている端子パターンとを備え、 前記接地用導電パターンは、放熱体を兼ねることを特徴
    とする混成集積回路装置。
  2. 【請求項2】 前記第1の導電材料は前記第2の導電材
    料よりも導電性が優れていることを特徴とする請求項1
    記載の混成集積回路装置。
  3. 【請求項3】 前記第2の導電材料は前記第1の導電材
    料よりも耐酸化性が優れていることを特徴とする請求項
    1記載の混成集積回路装置。
  4. 【請求項4】 前記回路パターンは銅からなることを特
    徴とする請求項1記載の混成集積回路装置。
  5. 【請求項5】 前記接地用導電パターンは銀と白金の化
    合物からなることを特徴とする請求項1記載の混成集積
    回路装置。
  6. 【請求項6】 前記導電パターンが形成されている前記
    絶縁基板の前記所定の領域には少なくとも1つのスルー
    ホールが形成され、このスルーホールの少なくとも1つ
    を介して、前記導電パターンは、前記回路パターンと電
    気的に接続されていることを特徴とする請求項1記載の
    混成集積回路装置。
  7. 【請求項7】 前記スリットにより分離される接地用導
    電パターンの部分の幅は前記絶縁基板の厚さと同程度で
    あることを特徴とする請求項5記載の混成集積回路装
    置。
  8. 【請求項8】 前記接地用導体パターンに形成される複
    数のスリットは少なくとも9個であることを特徴とする
    請求項1記載の混成集積回路装置。
  9. 【請求項9】 前記絶縁基板はアルミナなどのセラミッ
    クからなることを特徴とする請求項1記載の混成集積回
    路装置。
  10. 【請求項10】 前記導電パターンは、前記回路パター
    ンとは異なる導電材料から形成されていることを特徴と
    する請求項1記載の混成集積回路装置。
  11. 【請求項11】 前記腐食防止被膜は、腐食防止コーテ
    ィング材あるいは半田メッキであることを特徴とする請
    求項10記載の混成集積回路装置。
  12. 【請求項12】 前記混成集積回路は、高周波増幅回路
    を含むことを特徴とする請求項1に記載の混成集積回路
    装置。
  13. 【請求項13】 前記高周波増幅回路は、プッシュブル
    回路で構成されていることを特徴とする請求項6に記載
    の混成集積回路装置。
  14. 【請求項14】 前記プッシュプル回路は、樹脂封止さ
    れた2つのトランジスタからなっていることを特徴とす
    る請求項7に記載の混成集積回路装置。
  15. 【請求項15】 前記樹脂封止されたトラジスタのソー
    ス、ドレイン、ゲートの夫々の端子は1つの側面から延
    出していると共に互いに対象となっていることを特徴と
    する請求項8に記載の混成集積回路装置。
JP18853094A 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板 Expired - Fee Related JP3396541B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18853094A JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板
US08/735,488 US5650665A (en) 1993-08-30 1996-10-23 Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-237445 1993-08-30
JP23744593 1993-08-30
JP18853094A JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板

Publications (2)

Publication Number Publication Date
JPH07122680A true JPH07122680A (ja) 1995-05-12
JP3396541B2 JP3396541B2 (ja) 2003-04-14

Family

ID=26504991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18853094A Expired - Fee Related JP3396541B2 (ja) 1993-08-30 1994-08-10 混成集積回路装置を搭載した回路基板

Country Status (2)

Country Link
US (1) US5650665A (ja)
JP (1) JP3396541B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH1050919A (ja) * 1996-07-31 1998-02-20 Oki Electric Ind Co Ltd クリップリード端子束、クリップリード端子の接続方法、リード端子接続用基板およびリード端子付き基板の製造方法
US5805428A (en) * 1996-12-20 1998-09-08 Compaq Computer Corporation Transistor/resistor printed circuit board layout
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7352876B2 (en) * 2003-04-28 2008-04-01 Knowles Electronics, Llc. Method and apparatus for substantially improving power supply rejection performance in a miniature microphone assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538389A (en) * 1969-02-24 1970-11-03 Norman R Levesque Subelement for electronic circuit board
US3628095A (en) * 1970-12-02 1971-12-14 Sperry Rand Corp Power distribution bus arrangement for printed circuit board applications
GB1377682A (en) * 1972-03-01 1974-12-18 Electronic Components Ltd Thick film printed circuitry
US3880610A (en) * 1973-12-14 1975-04-29 Us Transport Universal function module
US4107728A (en) * 1977-01-07 1978-08-15 Varian Associates, Inc. Package for push-pull semiconductor devices
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS6052084A (ja) * 1983-08-31 1985-03-23 株式会社東芝 印刷配線基板
DE3750205T2 (de) * 1986-08-29 1994-12-08 Hitachi Chemical Co Ltd Substrat für Hochfrequenzschaltung und Verfahren zur Herstellung desselben.
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
EP0339154B1 (en) * 1988-04-26 1994-11-17 Citizen Watch Co. Ltd. Memory card
US5303116A (en) * 1991-09-16 1994-04-12 Mcg Electronics Inc. Surge protector

Also Published As

Publication number Publication date
US5650665A (en) 1997-07-22
JP3396541B2 (ja) 2003-04-14

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
US4982311A (en) Package for very large scale integrated circuit
JP3051011B2 (ja) パワ−モジュ−ル
JP3230398B2 (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPH05109802A (ja) 半導体装置
US4949220A (en) Hybrid IC with heat sink
JP3578366B2 (ja) 混成集積回路装置
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JP3396541B2 (ja) 混成集積回路装置を搭載した回路基板
KR20050004007A (ko) 반도체 장치 및 혼성 집적 회로 장치
EP0408904A2 (en) Surface mounting semiconductor device and method
KR20040063784A (ko) 반도체장치
JP3297959B2 (ja) 半導体装置
JP3173890B2 (ja) ハイブリッドic
JPH104167A (ja) 半導体装置
JPH06112361A (ja) 混成集積回路
JPS6240438Y2 (ja)
JPH0951071A (ja) 混成集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JP2569874B2 (ja) 混成集積回路
JP2591999Y2 (ja) 集積回路のパッケージの構造
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees