JPS6240438Y2 - - Google Patents
Info
- Publication number
- JPS6240438Y2 JPS6240438Y2 JP1980089390U JP8939080U JPS6240438Y2 JP S6240438 Y2 JPS6240438 Y2 JP S6240438Y2 JP 1980089390 U JP1980089390 U JP 1980089390U JP 8939080 U JP8939080 U JP 8939080U JP S6240438 Y2 JPS6240438 Y2 JP S6240438Y2
- Authority
- JP
- Japan
- Prior art keywords
- mic
- board
- ground electrode
- heat sink
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010970 precious metal Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Structure Of Printed Boards (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電力MIC基板体に関するものである。
なお、MICとはマイクロ波集積回路を意味する。
なお、MICとはマイクロ波集積回路を意味する。
従来の電力MIC基板体の実装状態を第１図に示
す。第１図において、１は誘電体材料のMIC基
板、２は表面に形成されたストリツプライン電
極、３は裏面に形成された接地電極、４はMIC基
板１を接地し且つ冷却するための放熱板、５は半
田層、６はサーマルコンパウンド、７はヒートシ
ンクを形成する筐体である。
す。第１図において、１は誘電体材料のMIC基
板、２は表面に形成されたストリツプライン電
極、３は裏面に形成された接地電極、４はMIC基
板１を接地し且つ冷却するための放熱板、５は半
田層、６はサーマルコンパウンド、７はヒートシ
ンクを形成する筐体である。
従来のMIC基板体においては接地電極３はMIC
基板１の裏面に全体に形成されている。電力MIC
基板体に於いては熱抵抗を低減するため、MIC基
板体を単に放熱体４にネジによるしめつけを行な
うことはしないで、半田付により固定する。さら
に、筐体７への接続を全面的均一に接するようサ
ーマルコンパウンドを使うのが一般的である。
基板１の裏面に全体に形成されている。電力MIC
基板体に於いては熱抵抗を低減するため、MIC基
板体を単に放熱体４にネジによるしめつけを行な
うことはしないで、半田付により固定する。さら
に、筐体７への接続を全面的均一に接するようサ
ーマルコンパウンドを使うのが一般的である。
MIC基板１を構成する誘電体の熱膨張係数は〓
５×10-6／℃であり、一方、放熱板４に使われる
金属板、例えば銅板の熱膨張係数は17×10-6／℃
であるため、第１図に示すように10mm□以上の
MIC基板１の全面を半田付することはできない。
半田付はできても熱ストレスの大きな所で使う
と、MIC基板１の割れが発生して使えない。
５×10-6／℃であり、一方、放熱板４に使われる
金属板、例えば銅板の熱膨張係数は17×10-6／℃
であるため、第１図に示すように10mm□以上の
MIC基板１の全面を半田付することはできない。
半田付はできても熱ストレスの大きな所で使う
と、MIC基板１の割れが発生して使えない。
従つて、第２図に示すように放熱板４を加工
し、半田が全面に流れないように、中央部だけ半
田付されるように、８の部分に溝を堀るというこ
とを行なつていた。
し、半田が全面に流れないように、中央部だけ半
田付されるように、８の部分に溝を堀るというこ
とを行なつていた。
本考案は、放熱板に特殊な加工を行なうことな
しに、MIC基板に形成される接地電極を帯状にす
ることによつて、半田付領域を制御したものであ
り、以下詳細に説明する。
しに、MIC基板に形成される接地電極を帯状にす
ることによつて、半田付領域を制御したものであ
り、以下詳細に説明する。
第３図は電力トランジスタを使つたＣ級増幅器
を例示した回路図であり、第４図は第３図の回路
を500MHz〜100MHz帯で実現する本考案の一実施
例を示すものであり、第４図Ａは平面図、第４図
Ｂは側面図、第４図Ｃは裏面図である。なお、第
４図Ａ，Ｃにおいて、導電電極層の部分はハツチ
ングをつけて示している。
を例示した回路図であり、第４図は第３図の回路
を500MHz〜100MHz帯で実現する本考案の一実施
例を示すものであり、第４図Ａは平面図、第４図
Ｂは側面図、第４図Ｃは裏面図である。なお、第
４図Ａ，Ｃにおいて、導電電極層の部分はハツチ
ングをつけて示している。
第３図と第４図において、９は入力端子、１０
は出力端子、１１は電源端子、１３，１６，２０
は整合用のキヤパシタンス、１４，１５，１８は
整合用インダクタンス、１７，１９はチヨークコ
イル、１２が電力トランジスタである。微小回路
要素の整合用インダクタンス１５，１８はボンデ
イングワイヤの長さによつて決まるものである。
入出力端子９，１０は50Ωのストリツプラインで
構成されており、入出力端子間にほぼ直線状に回
路素子が実装されている。特に熱源である電力ト
ランジスタ１２は基板１のほぼ中央に位置してい
る。従つて、第４図Ｂ，Ｃに示す如くMIC基板１
表面側にほぼ直線上に実装される回路素子に対向
するようにMIC基板１裏面側に帯状の接地電極２
１を設けることにより十分にMIC回路としての機
能を発揮する。
は出力端子、１１は電源端子、１３，１６，２０
は整合用のキヤパシタンス、１４，１５，１８は
整合用インダクタンス、１７，１９はチヨークコ
イル、１２が電力トランジスタである。微小回路
要素の整合用インダクタンス１５，１８はボンデ
イングワイヤの長さによつて決まるものである。
入出力端子９，１０は50Ωのストリツプラインで
構成されており、入出力端子間にほぼ直線状に回
路素子が実装されている。特に熱源である電力ト
ランジスタ１２は基板１のほぼ中央に位置してい
る。従つて、第４図Ｂ，Ｃに示す如くMIC基板１
表面側にほぼ直線上に実装される回路素子に対向
するようにMIC基板１裏面側に帯状の接地電極２
１を設けることにより十分にMIC回路としての機
能を発揮する。
第４図Ｂに於いて、２２は上面に形成れている
接地電極２３を基準とする下面の接地面２１に接
続するためのものである。帯状接地電極２１は電
気的性能を発揮するのに十分な接地面を形成する
と同時に、この部分において放熱板と半田付け等
によつて接続する場合に低い熱抵抗となる大きさ
を有している。
接地電極２３を基準とする下面の接地面２１に接
続するためのものである。帯状接地電極２１は電
気的性能を発揮するのに十分な接地面を形成する
と同時に、この部分において放熱板と半田付け等
によつて接続する場合に低い熱抵抗となる大きさ
を有している。
この場合、帯状接地電極の幅は熱を発生する電
力トランジスタのチツプの幅ｌにMIC基板１の厚
みの２倍を加えた以上の幅であれば十分である。
すなわち電力トランジスタで発生する熱はMIC基
板１を伝わつていくが、この際電力トランジスタ
のチツプの下側から裏面に向つて約45゜の角度を
なす範囲の領域を大部分の熱が伝つていくため
MIC基板１裏面の前記領域に対応する位置に帯状
接地電極２１を設ければ熱抵抗的には問題ない。
従つてこの帯状接地電極２１の幅は電力トランジ
スタ１２のチツプの幅ｌにMIC基板１の厚みの２
倍を加えた以上の幅が必要なわけである。また電
気的にはMIC基板１表面に形成した線路幅に基板
厚みの２倍を加えた以上の幅の接地面がMIC基板
１裏面にあればほぼ完全なマイクロストリツプ線
路として働く。
力トランジスタのチツプの幅ｌにMIC基板１の厚
みの２倍を加えた以上の幅であれば十分である。
すなわち電力トランジスタで発生する熱はMIC基
板１を伝わつていくが、この際電力トランジスタ
のチツプの下側から裏面に向つて約45゜の角度を
なす範囲の領域を大部分の熱が伝つていくため
MIC基板１裏面の前記領域に対応する位置に帯状
接地電極２１を設ければ熱抵抗的には問題ない。
従つてこの帯状接地電極２１の幅は電力トランジ
スタ１２のチツプの幅ｌにMIC基板１の厚みの２
倍を加えた以上の幅が必要なわけである。また電
気的にはMIC基板１表面に形成した線路幅に基板
厚みの２倍を加えた以上の幅の接地面がMIC基板
１裏面にあればほぼ完全なマイクロストリツプ線
路として働く。
このようにして決定、配置された電力MIC基板
体を放熱板４に半田付することにより、放熱板４
には、第２図の放熱板４のように特殊な形状に加
工することなく、熱的接続に必要な部分であり、
接地面を形成する部分である帯状部のみが放熱板
４に半田付され、第５図側面図に示すような半田
層５が形成される。
体を放熱板４に半田付することにより、放熱板４
には、第２図の放熱板４のように特殊な形状に加
工することなく、熱的接続に必要な部分であり、
接地面を形成する部分である帯状部のみが放熱板
４に半田付され、第５図側面図に示すような半田
層５が形成される。
以上説明したように、MIC基板体の接地電極と
して、電力素子のチツプの幅にMIC基板の厚みの
２倍を加えた以上の幅の帯状接地面を設けること
により、良好な熱的、電気的性能を発揮する。
して、電力素子のチツプの幅にMIC基板の厚みの
２倍を加えた以上の幅の帯状接地面を設けること
により、良好な熱的、電気的性能を発揮する。
このような構成をすることにより、放熱体であ
る金属とMIC基板である誘電体材料のもつ本質的
な熱膨張係数の大きさの異なる材料を使つて、放
熱体に特殊な溝切り加工をすることなく、10mm□
以上の大きさの電力MICが構成できる。
る金属とMIC基板である誘電体材料のもつ本質的
な熱膨張係数の大きさの異なる材料を使つて、放
熱体に特殊な溝切り加工をすることなく、10mm□
以上の大きさの電力MICが構成できる。
また、この種の電力MICはMICパターンおよび
接地電極は貴金属、例えば金で構成するのが普通
であり、貴金属が一面に形成されたのと比較し
て、貴金属の使用量が少なくなり、低価格にMIC
が実現できるのも効果の１つである。
接地電極は貴金属、例えば金で構成するのが普通
であり、貴金属が一面に形成されたのと比較し
て、貴金属の使用量が少なくなり、低価格にMIC
が実現できるのも効果の１つである。
以上の説明から明らかなように、本考案はMIC
基板の裏面に帯状に接地電極兼接合面を形成し、
この面と対応する表面に電力素子を搭載している
ため、放熱体に特殊な加工をほどこす必要がな
く、また貴金属の付着面積が少ないので、低価格
で構成できるので、10mm□以上の大型な電力MIC
に利用することができる。
基板の裏面に帯状に接地電極兼接合面を形成し、
この面と対応する表面に電力素子を搭載している
ため、放熱体に特殊な加工をほどこす必要がな
く、また貴金属の付着面積が少ないので、低価格
で構成できるので、10mm□以上の大型な電力MIC
に利用することができる。
第１図と第２図はそれぞれ従来のMIC基板体の
実装図、第３図はMICの回路例を示す回路図、第
４図は本考案の一実施例を示す平面図、側面図及
び裏面図、第５図は第４図に示したMIC基板体の
実装図である。 １……MIC基板、２……ストリツプライン回
路、３……接地電極、４……放熱板、５……半田
層、６……サーマルコンパウンド、７……筐体ヒ
ートシング、８……放熱板４に加工された溝、９
……入力端子、１０……出力端子、１１……電源
端子、１２……電力トランジスタ、１３，１６，
２０……コンデンサ、１４，１５，１８……イン
ダクタンス、１７，１９……チヨークコイル、２
１……帯状の接地電極、２２……側面接続導体、
２３……上面の接地電極。
実装図、第３図はMICの回路例を示す回路図、第
４図は本考案の一実施例を示す平面図、側面図及
び裏面図、第５図は第４図に示したMIC基板体の
実装図である。 １……MIC基板、２……ストリツプライン回
路、３……接地電極、４……放熱板、５……半田
層、６……サーマルコンパウンド、７……筐体ヒ
ートシング、８……放熱板４に加工された溝、９
……入力端子、１０……出力端子、１１……電源
端子、１２……電力トランジスタ、１３，１６，
２０……コンデンサ、１４，１５，１８……イン
ダクタンス、１７，１９……チヨークコイル、２
１……帯状の接地電極、２２……側面接続導体、
２３……上面の接地電極。
Claims (1)
- 基板の一方の面にマイクロ波集積回路を構成
し、当該基板の他方の面の前記マイクロ波集積回
路の入力端子から電力素子を介して出力端子に到
るまでの回路に対向する位置に、前記電力素子の
チツプの幅に基板の厚みの２倍を加えた以上の幅
の帯状の接地電極を設けることを特徴とするマイ
クロ波集積回路基板体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980089390U JPS6240438Y2 (ja) | 1980-06-27 | 1980-06-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980089390U JPS6240438Y2 (ja) | 1980-06-27 | 1980-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714466U JPS5714466U (ja) | 1982-01-25 |
| JPS6240438Y2 true JPS6240438Y2 (ja) | 1987-10-16 |
Family
ID=29451419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980089390U Expired JPS6240438Y2 (ja) | 1980-06-27 | 1980-06-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240438Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584606A (en) | 1983-09-01 | 1986-04-22 | Olympus Optical Co., Ltd. | Image pickup means |
| JPH0629911B2 (ja) * | 1985-05-07 | 1994-04-20 | 旭光学工業株式会社 | 内視鏡の先端部構造 |
-
1980
- 1980-06-27 JP JP1980089390U patent/JPS6240438Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714466U (ja) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US4167031A (en) | Heat dissipating assembly for semiconductor devices | |
| US3982271A (en) | Heat spreader and low parasitic transistor mounting | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| US5889319A (en) | RF power package with a dual ground | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JPS6240438Y2 (ja) | ||
| US5751555A (en) | Electronic component having reduced capacitance | |
| JPH0563454A (ja) | 半導体装置 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| JP2662738B2 (ja) | セラミックス放熱フィン付半導体装置 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP2501950B2 (ja) | 半導体装置 | |
| EP1443809A2 (en) | Electronic circuit unit and method for manufacturing the same | |
| JPS62269349A (ja) | 半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH0746007A (ja) | 電力用基板および高周波用電力増幅器 | |
| JPH0449259B2 (ja) | ||
| JPS5844636Y2 (ja) | 混成集積回路装置 |