JPH0449259B2 - - Google Patents
Info
- Publication number
- JPH0449259B2 JPH0449259B2 JP4528783A JP4528783A JPH0449259B2 JP H0449259 B2 JPH0449259 B2 JP H0449259B2 JP 4528783 A JP4528783 A JP 4528783A JP 4528783 A JP4528783 A JP 4528783A JP H0449259 B2 JPH0449259 B2 JP H0449259B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- grounding
- substrate
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 238000005219 brazing Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 238000004904 shortening Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000006023 eutectic alloy Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【発明の詳細な説明】
(ア) 発明の技術分野
本発明は、半導体装置、より詳しく述べるなら
ば、接地インダクタンスを抑えた高周波用電界効
果トランジスタ（FET）に関するものである。
ば、接地インダクタンスを抑えた高周波用電界効
果トランジスタ（FET）に関するものである。
(イ) 従来技術と問題点
電界効果トランジスタの半導体チツプは放熱を
兼ねて接地基板上にろう材を用いて固着されてお
り、ソース電極、ドレイン電極およびゲート電極
の所定電極を接地するためには、この半導体チツ
プ表面上に形成された所定電極のボンデイングパ
ツトと接地基板とがボンデイングワイヤにて接続
されている。一例としてソース電極の接地方法の
従来例を第１図および第２図に示す。所定の電界
効果トランジスタの作り込まれている半導体チツ
プ１は共晶合金（Au−Sn，Au−Ge，Au−Siな
ど）のろう材２によつて接地基板３上に固着され
ている。この接地基板３は、例えば、無酸素銅に
ニツケルメツキ層（厚さ：１〜3μm）とその上に
金メツキ層（厚さ：２〜5μm）とを形成したもの
である。また、半導体チツプ１の両側には少し離
れてほぼ同じ高さの誘電体（すなわち、絶縁性）
基板４が前述のろう材（図示せず）によつて接地
基板３に固着されている。この誘電体基板４には
その表面に入力ストリツプ線路５および出力スト
リツプ線路６が前もつて形成されている。これら
ストリツプ線路５および６は、例えば、厚さ１〜
5μmの金属である。そして、半導体チツプ１上の
電界効果トランジスタの電極部（すなわち、ボン
デイングパツド）がワイヤボンデイング法による
金属ワイヤ（例えば、金線）７，８および９によ
つて入力ストリツプ線路５、出力ストリツプ線路
６および接地基板３にそれぞれ接続されている。
例えば、ゲート電極パツド１０が金ワイヤ７によ
つて入力ストリツプ線路５へ接続され、ドレイン
電極パツド１１が金ワイヤ８によつて出力ストリ
ツプ線路６へ接続され、そして、ソース電極パツ
ド１２が金ワイヤ９によつて接地基板３に接地さ
れている。特に、第２図に示したように金ワイヤ
９はろう材２のはみ出し分に触れないように少し
離れた位置にて接地基板３に接続する必要がある
ので、半導体チツプ１の厚さが、例えば、100μm
であれば、金ワイヤ９の長さは約200μmとなる。
兼ねて接地基板上にろう材を用いて固着されてお
り、ソース電極、ドレイン電極およびゲート電極
の所定電極を接地するためには、この半導体チツ
プ表面上に形成された所定電極のボンデイングパ
ツトと接地基板とがボンデイングワイヤにて接続
されている。一例としてソース電極の接地方法の
従来例を第１図および第２図に示す。所定の電界
効果トランジスタの作り込まれている半導体チツ
プ１は共晶合金（Au−Sn，Au−Ge，Au−Siな
ど）のろう材２によつて接地基板３上に固着され
ている。この接地基板３は、例えば、無酸素銅に
ニツケルメツキ層（厚さ：１〜3μm）とその上に
金メツキ層（厚さ：２〜5μm）とを形成したもの
である。また、半導体チツプ１の両側には少し離
れてほぼ同じ高さの誘電体（すなわち、絶縁性）
基板４が前述のろう材（図示せず）によつて接地
基板３に固着されている。この誘電体基板４には
その表面に入力ストリツプ線路５および出力スト
リツプ線路６が前もつて形成されている。これら
ストリツプ線路５および６は、例えば、厚さ１〜
5μmの金属である。そして、半導体チツプ１上の
電界効果トランジスタの電極部（すなわち、ボン
デイングパツド）がワイヤボンデイング法による
金属ワイヤ（例えば、金線）７，８および９によ
つて入力ストリツプ線路５、出力ストリツプ線路
６および接地基板３にそれぞれ接続されている。
例えば、ゲート電極パツド１０が金ワイヤ７によ
つて入力ストリツプ線路５へ接続され、ドレイン
電極パツド１１が金ワイヤ８によつて出力ストリ
ツプ線路６へ接続され、そして、ソース電極パツ
ド１２が金ワイヤ９によつて接地基板３に接地さ
れている。特に、第２図に示したように金ワイヤ
９はろう材２のはみ出し分に触れないように少し
離れた位置にて接地基板３に接続する必要がある
ので、半導体チツプ１の厚さが、例えば、100μm
であれば、金ワイヤ９の長さは約200μmとなる。
このような構造の電界効果トランジスタをそれ
ほど高くない周波数域で動作させるのであれば問
題はあまりないが、超高周波数（8GHz以上）で
動作させるときには、金ワイヤによる接地インダ
クタンスのために利得が抑制されてしまう。この
ことは、接地インダクタンスの増加が超高周波数
での利得の減少を招くことからわかる。なお、例
えば、長さ１mmで直径25μmの金ワイヤのインダ
クタンスは0.8nH程度である。
ほど高くない周波数域で動作させるのであれば問
題はあまりないが、超高周波数（8GHz以上）で
動作させるときには、金ワイヤによる接地インダ
クタンスのために利得が抑制されてしまう。この
ことは、接地インダクタンスの増加が超高周波数
での利得の減少を招くことからわかる。なお、例
えば、長さ１mmで直径25μmの金ワイヤのインダ
クタンスは0.8nH程度である。
(ウ) 発明の目的
本発明の目的は、接地インダクタンスを減らし
て超高周波数での利得を向上させた電界効果トラ
ンジスタの半導体装置を提供することである。
て超高周波数での利得を向上させた電界効果トラ
ンジスタの半導体装置を提供することである。
(エ) 発明の構成
上述の目的が、接地基板と、該接地基板にろう
材にて直接固着された半導体チツプと、該半導体
チツプの表面に形成され、ソース電極、ドレイン
電極およびゲート電極を有しかつこれら電極のい
ずれかの電極が前記接地基板に接地される電界効
果トランジスタと、接地基板上に半導体チツプに
近接してろう材にて直接固着された導電性を有す
る接地ターミナルチツプと、前記接地される電極
と前記接地ターミナルチツプとを接続する配線と
を具備してなる半導体装置によつて達成される。
材にて直接固着された半導体チツプと、該半導体
チツプの表面に形成され、ソース電極、ドレイン
電極およびゲート電極を有しかつこれら電極のい
ずれかの電極が前記接地基板に接地される電界効
果トランジスタと、接地基板上に半導体チツプに
近接してろう材にて直接固着された導電性を有す
る接地ターミナルチツプと、前記接地される電極
と前記接地ターミナルチツプとを接続する配線と
を具備してなる半導体装置によつて達成される。
本発明によると、配線の長さを短かくすること
によつて接地インダクタンスを減らすことであ
り、接地ターミナルチツプを設けることでそのイ
ンダクタンスがある程度発生するが接地インダク
タンス全体から見ると配線によるものが大部分で
ターミナルチツプによるものはほんのわずかであ
り、接地インダクタンスの低減に寄与している。
によつて接地インダクタンスを減らすことであ
り、接地ターミナルチツプを設けることでそのイ
ンダクタンスがある程度発生するが接地インダク
タンス全体から見ると配線によるものが大部分で
ターミナルチツプによるものはほんのわずかであ
り、接地インダクタンスの低減に寄与している。
(オ) 発明の実施態様
以下、添付図面に関連した本発明の好ましい実
施態様例によつて本発明を詳しく説明する。
施態様例によつて本発明を詳しく説明する。
第３図に本発明に係る電界効果トランジスタの
接地方法の例を示す。所定の電界効果トランジス
タの作り込まれている半導体チツプ２１はその表
面にソース電極、ドレイン電極およびゲート電極
のボンデイング（図示せず）が形成されている。
この半導体チツプ２１が搭載される接地基板２２
は第１図での接地基板３と同じもので、無酸素銅
にニツケルメツキ層および金メツキ層を施こされ
たものである。また、この接地基板２２には第１
図での誘電体（例えば、アルミナ）基板４が同様
に搭載されている。本発明による接地ターミナル
チツプ２３が半導体チツプ２１と共にろう材２４
によつて半導体チツプ２１に近接して接地基板２
２に直接固着される。この接地ターミナルチツプ
２３は、半導体チツプ２１と等しい厚さを有する
良導電金属の小片であり、好ましくは金箔片であ
る。ろう材２４としてAu−Sn，Au−Ge，Au−
Siなどの共晶合金が使用される。AuSnろう材で
あれば、300℃程度に加熱することによつて半導
体チツプ２１およびターミナルチツプ２３を接地
基板２２に固着する。固着後に、熱圧着法又は超
音波ボンデイング法によるワイヤボンデイングで
金属ワイヤ（例えば、金ワイヤ）２５を所定の電
極パツド（図示せず）とターミナルチツプ２３と
に接続して接地をとる。金属ワイヤ２５を最短距
離となるように接続するならば30μm程度の長さ
で良い。したがつて、従来は120μmの長さの金属
ワイヤで接地をとつていたが本発明の場合にはそ
の約1/4の長さの金属ワイヤで接地をとことがで
きるので、接地インダクタンスも約1/4に低減す
ることができる。このことによつて超高周波で利
得を従来よりも向上させることができる。そし
て、本発明の電界効果トランジスタでは、その使
用最大周波数が100GHz程度まで無共振で使用可
能となるように向上する。
接地方法の例を示す。所定の電界効果トランジス
タの作り込まれている半導体チツプ２１はその表
面にソース電極、ドレイン電極およびゲート電極
のボンデイング（図示せず）が形成されている。
この半導体チツプ２１が搭載される接地基板２２
は第１図での接地基板３と同じもので、無酸素銅
にニツケルメツキ層および金メツキ層を施こされ
たものである。また、この接地基板２２には第１
図での誘電体（例えば、アルミナ）基板４が同様
に搭載されている。本発明による接地ターミナル
チツプ２３が半導体チツプ２１と共にろう材２４
によつて半導体チツプ２１に近接して接地基板２
２に直接固着される。この接地ターミナルチツプ
２３は、半導体チツプ２１と等しい厚さを有する
良導電金属の小片であり、好ましくは金箔片であ
る。ろう材２４としてAu−Sn，Au−Ge，Au−
Siなどの共晶合金が使用される。AuSnろう材で
あれば、300℃程度に加熱することによつて半導
体チツプ２１およびターミナルチツプ２３を接地
基板２２に固着する。固着後に、熱圧着法又は超
音波ボンデイング法によるワイヤボンデイングで
金属ワイヤ（例えば、金ワイヤ）２５を所定の電
極パツド（図示せず）とターミナルチツプ２３と
に接続して接地をとる。金属ワイヤ２５を最短距
離となるように接続するならば30μm程度の長さ
で良い。したがつて、従来は120μmの長さの金属
ワイヤで接地をとつていたが本発明の場合にはそ
の約1/4の長さの金属ワイヤで接地をとことがで
きるので、接地インダクタンスも約1/4に低減す
ることができる。このことによつて超高周波で利
得を従来よりも向上させることができる。そし
て、本発明の電界効果トランジスタでは、その使
用最大周波数が100GHz程度まで無共振で使用可
能となるように向上する。
例えば、ゲート長1μm、ゲート幅300μmを有す
る砒化ガリウム（GaAs）を用いたシヨツトキ接
合型電界効果トランジスタ12GHzで動作させる
ならば、本発明の場合には従来例よりも利得が約
1dB向上した。
る砒化ガリウム（GaAs）を用いたシヨツトキ接
合型電界効果トランジスタ12GHzで動作させる
ならば、本発明の場合には従来例よりも利得が約
1dB向上した。
上述した実施態様例では金属ワイヤの配線を用
いているが、リボン状あるいはメツシユ状の金属
配線でもよい。
いているが、リボン状あるいはメツシユ状の金属
配線でもよい。
本発明では半導体チツプ表面と接地ターミナル
チツプ表面とはほぼ同一平面で従来例のような半
導体チツプ表面と接地基板との段差がないので、
ワイヤボンデイングを容易にかつ確実に行なうこ
とができ、従来よりも多数本の金属ワイヤを精度
良く接続することができる。
チツプ表面とはほぼ同一平面で従来例のような半
導体チツプ表面と接地基板との段差がないので、
ワイヤボンデイングを容易にかつ確実に行なうこ
とができ、従来よりも多数本の金属ワイヤを精度
良く接続することができる。
接地ターミナルチツプは金箔片の他に不純物が
ドープされかつ表面を金でメタライズしたシリコ
ン片、或いは表面が金でメタライズされたニツケ
ル又は銅片で構成してもよい。
ドープされかつ表面を金でメタライズしたシリコ
ン片、或いは表面が金でメタライズされたニツケ
ル又は銅片で構成してもよい。
(カ) 発明の効果
本発明に係る電界効果トランジスタは接地イン
ダクタンスが低減されており超高周波数で高性能
動することができる。
ダクタンスが低減されており超高周波数で高性能
動することができる。
第１図は従来の電界効果トランジスタの部分斜
視図であり、第２図は第１図中の線−に沿つ
た断面図であり、第３図は本発明に係る電界効果
トランジスタの断面図である。 １…半導体チツプ、２…ろう材、３…接地基
板、４…誘電体基板、５…入力ストリツプ線路、
６…出力ストリツプ線路、７，８，９…金属ワイ
ヤ、１０，１１，１２…ボンデイングパツド、２
１…半導体チツプ、２２…接地基板、２３…接地
ターミナルチツプ、２４…ろう材、２５…金属ワ
イヤ。
視図であり、第２図は第１図中の線−に沿つ
た断面図であり、第３図は本発明に係る電界効果
トランジスタの断面図である。 １…半導体チツプ、２…ろう材、３…接地基
板、４…誘電体基板、５…入力ストリツプ線路、
６…出力ストリツプ線路、７，８，９…金属ワイ
ヤ、１０，１１，１２…ボンデイングパツド、２
１…半導体チツプ、２２…接地基板、２３…接地
ターミナルチツプ、２４…ろう材、２５…金属ワ
イヤ。
Claims (1)
- １ 接地基板と、該接地基板にろう材にて直接固
着された半導体チツプと、該半導体チツプの表面
に形成され、ソース電極、ドレイン電極およびゲ
ート電極を有しかつこれら電極のいずれかの電極
が前記接地基板に接地される電界効果トランジス
タと、前記接地基板上に前記半導体チツプに近接
してろう材にて直接固着された導電性を有する接
地ターミナルチツプと、前記接地される電極と前
記接地ターミナルチツプとを接続する配線とを具
備してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045287A JPS59172271A (ja) | 1983-03-19 | 1983-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045287A JPS59172271A (ja) | 1983-03-19 | 1983-03-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59172271A JPS59172271A (ja) | 1984-09-28 |
| JPH0449259B2 true JPH0449259B2 (ja) | 1992-08-11 |
Family
ID=12715093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58045287A Granted JPS59172271A (ja) | 1983-03-19 | 1983-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172271A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691119B2 (ja) * | 1989-07-31 | 1994-11-14 | 株式会社東芝 | 半導体装置 |
| US9131634B2 (en) * | 2011-11-15 | 2015-09-08 | Qualcomm Incorporated | Radio frequency package on package circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368074A (en) * | 1976-11-29 | 1978-06-17 | Nec Corp | Microwave ic device and its manufacture |
-
1983
- 1983-03-19 JP JP58045287A patent/JPS59172271A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368074A (en) * | 1976-11-29 | 1978-06-17 | Nec Corp | Microwave ic device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59172271A (ja) | 1984-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| KR100262711B1 (ko) | 고주파 증폭기 | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| WO2020227589A1 (en) | Electronic device with double-sided cooling | |
| JPH0449259B2 (ja) | ||
| JPH0563454A (ja) | 半導体装置 | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| JP3034672B2 (ja) | 半導体装置実装体 | |
| JPH04213863A (ja) | Ｉｃ実装用パッケージ／キャリア | |
| JPS5819385B2 (ja) | ロウヅケホウホウ | |
| JPS6240438Y2 (ja) | ||
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JP2789484B2 (ja) | 半導体装置 | |
| JPH07142626A (ja) | 半導体装置 | |
| JP2711801B2 (ja) | 半導体装置およびその製造方法 | |
| KR20220051588A (ko) | 증폭기 회로용 트랜지스터의 실장구조 | |
| JPH05152876A (ja) | 電力リミツテイング素子 | |
| JPH09153577A (ja) | 半導体装置のフレーム構造体 | |
| JPH01125999A (ja) | 半導体装置 |