JP2789484B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2789484B2 JP2789484B2 JP2006862A JP686290A JP2789484B2 JP 2789484 B2 JP2789484 B2 JP 2789484B2 JP 2006862 A JP2006862 A JP 2006862A JP 686290 A JP686290 A JP 686290A JP 2789484 B2 JP2789484 B2 JP 2789484B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor device
- electrode extraction
- extraction portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の構造、例えば半導体チップと
リードの一部とが封止される半導体装置の構造に関し、
特にマイクロ波集積回路に適用して有効な半導体装置の
構造に関する。
リードの一部とが封止される半導体装置の構造に関し、
特にマイクロ波集積回路に適用して有効な半導体装置の
構造に関する。
［従来の技術］ 従来用いられてきた半導体装置２は、第３図に示すよ
うに、半導体チップ20がカソードリード21及びアノード
リード22と電気的に接続され、半導体チップ20の周辺部
が樹脂25により封止された構造となっている。この半導
体チップ20について詳述すれば、半導体チップ20には例
えば、第４図に示すように、ガリウム砒素ショットキー
バリアダイオードが形成されている。このガリウム砒素
ショットキーバリアダイオードにおいては、ｎ領域201
及びn+領域202が形成されたガリウム砒素半導体のｎ領
域201側の面上に酸化シリコン膜205が形成され、その酸
化シリコン膜205に開けられた窓穴にｎ領域201に接する
ように電極取出部203が形成されている。この電極取出
部203はチタン、白金、金の３層より構成され、このう
ちチタンとｎ領域201との接合面において電位障壁、即
ちショットキー障壁が形成されている。一方、ガリムウ
砒素半導体の下面にはn+領域202に接するように電極取
出部204が設けられている。この電極取出部204は金−ゲ
ルマナイム−ニッケルの３元合金、パラジウム、金の３
層より構成されている。そして、この電極取出部204の
金−ゲルマニウム−ニッケルの３元合金とn+領域202と
はオーミック接合をなしている。
うに、半導体チップ20がカソードリード21及びアノード
リード22と電気的に接続され、半導体チップ20の周辺部
が樹脂25により封止された構造となっている。この半導
体チップ20について詳述すれば、半導体チップ20には例
えば、第４図に示すように、ガリウム砒素ショットキー
バリアダイオードが形成されている。このガリウム砒素
ショットキーバリアダイオードにおいては、ｎ領域201
及びn+領域202が形成されたガリウム砒素半導体のｎ領
域201側の面上に酸化シリコン膜205が形成され、その酸
化シリコン膜205に開けられた窓穴にｎ領域201に接する
ように電極取出部203が形成されている。この電極取出
部203はチタン、白金、金の３層より構成され、このう
ちチタンとｎ領域201との接合面において電位障壁、即
ちショットキー障壁が形成されている。一方、ガリムウ
砒素半導体の下面にはn+領域202に接するように電極取
出部204が設けられている。この電極取出部204は金−ゲ
ルマナイム−ニッケルの３元合金、パラジウム、金の３
層より構成されている。そして、この電極取出部204の
金−ゲルマニウム−ニッケルの３元合金とn+領域202と
はオーミック接合をなしている。
上記ガリウム砒素ショットキーバリアダイオードの電
極取出部204が銀ペースト（又は金錫ロウ材）24を介し
てカソードリード21に載設され、一方電極取出部203が
金属線23例えば金線を介してアノードリード22に接続さ
れている。
極取出部204が銀ペースト（又は金錫ロウ材）24を介し
てカソードリード21に載設され、一方電極取出部203が
金属線23例えば金線を介してアノードリード22に接続さ
れている。
上記構造の半導体装置２は例えば第３図に示すよう
に、マイクロストリップ線路３に半田４を介して設置さ
れて使用される。この場合、マイクロストリップ線路３
の表面配線導体31より半田４を経てアノードリード22に
達した高周波の信号電流は表皮結果によりマイクロスト
リップ線路３の裏面接地導体32と向かい合う面、即ちア
ノードリード22の下面に沿って流れる。そして、金線23
がボンディングされている箇所（アノードリード22の上
面）の略下に該当する所から金線23がボンディングされ
ている箇所に向かって、アノードリード22の表面に沿っ
て縦方向に信号電流は流れる。さらに、信号電流は金線
23及び半導体チップ20が銀ペースト（又は金錫ロウ材）
24を経てタブ部21aの下面に向かってタブ部21aの表面に
沿って縦方向に流れる。タブ部21aの下面に達した信号
電流はカソードリード21の下面に沿って流れて半田４を
経てマイクロストリップ線路３の表面配線導体31へ達す
る。
に、マイクロストリップ線路３に半田４を介して設置さ
れて使用される。この場合、マイクロストリップ線路３
の表面配線導体31より半田４を経てアノードリード22に
達した高周波の信号電流は表皮結果によりマイクロスト
リップ線路３の裏面接地導体32と向かい合う面、即ちア
ノードリード22の下面に沿って流れる。そして、金線23
がボンディングされている箇所（アノードリード22の上
面）の略下に該当する所から金線23がボンディングされ
ている箇所に向かって、アノードリード22の表面に沿っ
て縦方向に信号電流は流れる。さらに、信号電流は金線
23及び半導体チップ20が銀ペースト（又は金錫ロウ材）
24を経てタブ部21aの下面に向かってタブ部21aの表面に
沿って縦方向に流れる。タブ部21aの下面に達した信号
電流はカソードリード21の下面に沿って流れて半田４を
経てマイクロストリップ線路３の表面配線導体31へ達す
る。
［発明が解決しようとする課題］ このため、従来の半導体装置２の構造では信号電流が
流れる経路が長く寄生インダクタンスが大きい、という
問題がある。具体的には、アノードリード22の下面から
アノードリード22の上面（金線23がボンディングされて
いる箇所）への経路の長さと、金線23の経路において半
導体チップ20の厚さに相当する長さと、半導体チップ20
中を流れる経路の長さ即ち半導体チップ20の厚さと、カ
ソードリード21の上面からカソードリード21の下面への
経路の長さを足した分だけ、最短経路に比べて信号電流
の流れる経路が長くなる。そのため、寄生インダクタン
スが大きい、という問題がある。
流れる経路が長く寄生インダクタンスが大きい、という
問題がある。具体的には、アノードリード22の下面から
アノードリード22の上面（金線23がボンディングされて
いる箇所）への経路の長さと、金線23の経路において半
導体チップ20の厚さに相当する長さと、半導体チップ20
中を流れる経路の長さ即ち半導体チップ20の厚さと、カ
ソードリード21の上面からカソードリード21の下面への
経路の長さを足した分だけ、最短経路に比べて信号電流
の流れる経路が長くなる。そのため、寄生インダクタン
スが大きい、という問題がある。
また、カソードリード21の基端部分がタブ部21aを兼
ねているため、カソードリード21とアノードリード22と
が接近して配されることとなり、カソードリード21とア
ノードリード22との間に発生する寄生容量が大きい、と
いう問題がある。
ねているため、カソードリード21とアノードリード22と
が接近して配されることとなり、カソードリード21とア
ノードリード22との間に発生する寄生容量が大きい、と
いう問題がある。
このように寄生インダクタンスと寄生容量とが大きい
と、半導体装置のインピーダンスと適合するように外部
回路のインピーダンスを調整する際に、調整困難とな
り、ひいては調整不可能となる場合も生ずる。また、マ
イクロ波集積回路の使用周波数帯域が狭められることに
もなる。従って、寄生インダクタンスと寄生容量を小さ
くしなければならない。
と、半導体装置のインピーダンスと適合するように外部
回路のインピーダンスを調整する際に、調整困難とな
り、ひいては調整不可能となる場合も生ずる。また、マ
イクロ波集積回路の使用周波数帯域が狭められることに
もなる。従って、寄生インダクタンスと寄生容量を小さ
くしなければならない。
また、第５図（第３図のＶ−Ｖにおける断面図）に示
すように、信号電流が上述した経路で流れる際に、その
信号電流の経路とマイクロストリップ線路３の裏面接地
導体32との間に生じる電気力線は、裏面接地導体32と向
かい合う側において高密度となっている。上述したよう
に、半導体チップ20がカソードリード21上に載設され、
その上に金線23がボンディングされているため、この高
密度部を通過する電気力線のうち、半導体チップ20及び
金線23を流れる信号電流により生じる電気力線の樹脂25
中における経路が長くなる。このため、樹脂25による誘
電損失が大きくなる、という問題がある。
すように、信号電流が上述した経路で流れる際に、その
信号電流の経路とマイクロストリップ線路３の裏面接地
導体32との間に生じる電気力線は、裏面接地導体32と向
かい合う側において高密度となっている。上述したよう
に、半導体チップ20がカソードリード21上に載設され、
その上に金線23がボンディングされているため、この高
密度部を通過する電気力線のうち、半導体チップ20及び
金線23を流れる信号電流により生じる電気力線の樹脂25
中における経路が長くなる。このため、樹脂25による誘
電損失が大きくなる、という問題がある。
変換損失の小さい、換言すれば利得の大きい半導体装
置を得るためには、樹脂による誘電損失を小さく抑える
必要があり、そのためには、樹脂25中における電気力線
の経路を短くしなければならない。
置を得るためには、樹脂による誘電損失を小さく抑える
必要があり、そのためには、樹脂25中における電気力線
の経路を短くしなければならない。
本発明は係る要望に基づいてなされたもので、寄生イ
ンダクタンス及び寄生容量が小さく、かつ変換損失の小
さいマイクロ波集積回路用の半導体装置を提供すること
にある。
ンダクタンス及び寄生容量が小さく、かつ変換損失の小
さいマイクロ波集積回路用の半導体装置を提供すること
にある。
この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添付図面から明らか
になるであろう。
については、本明細書の記述および添付図面から明らか
になるであろう。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
請求項１記載の発明は、マイクロ波集積回路に用いら
れる半導体チップと複数のリードとが電気的に接続さ
れ、該半導体チップと該リードの一部とが封止される半
導体装置において、前記半導体チップには一主面のみに
電極取出部が設けられ、前記半導体チップにおける該電
極取出部側の面と前記リードの下面とが面一となるよう
に半導体チップが配され、前記電極取出部と前記リード
の下面とが金属線によって電気的に接続され、しかもタ
ブレス構造となっているものである。
れる半導体チップと複数のリードとが電気的に接続さ
れ、該半導体チップと該リードの一部とが封止される半
導体装置において、前記半導体チップには一主面のみに
電極取出部が設けられ、前記半導体チップにおける該電
極取出部側の面と前記リードの下面とが面一となるよう
に半導体チップが配され、前記電極取出部と前記リード
の下面とが金属線によって電気的に接続され、しかもタ
ブレス構造となっているものである。
請求項２記載の発明は、前記半導体チップとしてガリ
ウム砒素ショットキーバリアダイオードが形成された半
導体チップを請求項１記載の発明のように封止するよう
にしたものである。
ウム砒素ショットキーバリアダイオードが形成された半
導体チップを請求項１記載の発明のように封止するよう
にしたものである。
請求項３記載の発明は、請求項１又は２記載の発明に
おいて封止材料として樹脂を用いるものである。
おいて封止材料として樹脂を用いるものである。
［作用］ 請求項１乃至３記載の発明によれば、一主面のみに電
極取出部が設けられた半導体チップを該電極取出部側の
面とリードの下面とが面一となるように配し、前記電極
取出部と前記リードの下面とを金属線によって電気的に
接続することにより、高周波の信号電流は前記リードの
下面に沿って横方向に流れ不要な縦方向に流れる経路が
ないため、最短経路で流れる。従って、寄生インダクタ
ンスが小さくなる。
極取出部が設けられた半導体チップを該電極取出部側の
面とリードの下面とが面一となるように配し、前記電極
取出部と前記リードの下面とを金属線によって電気的に
接続することにより、高周波の信号電流は前記リードの
下面に沿って横方向に流れ不要な縦方向に流れる経路が
ないため、最短経路で流れる。従って、寄生インダクタ
ンスが小さくなる。
また、タブレス構造によりタブ部を兼ねているカソー
ドリードの基端部分が不必要となり、その分カソードリ
ードとアノードリードとの間の距離を大きくできるた
め、両リード間に発生する寄生容量が小さくなる。
ドリードの基端部分が不必要となり、その分カソードリ
ードとアノードリードとの間の距離を大きくできるた
め、両リード間に発生する寄生容量が小さくなる。
さらに、高周波の信号電流はカソードリード、半導体
チップ及びアノードリードの下面に沿って横方向に流れ
るため、高密度部を通過する電気力線のうち、樹脂中に
おける経路が長くなるものは生じない。このため、樹脂
による誘電損失を小さくすることができ、変換損失が小
さくなる。
チップ及びアノードリードの下面に沿って横方向に流れ
るため、高密度部を通過する電気力線のうち、樹脂中に
おける経路が長くなるものは生じない。このため、樹脂
による誘電損失を小さくすることができ、変換損失が小
さくなる。
［実施例］ 本発明の一実施例を第１図及び第２図に基づいて説明
する。
する。
第１図はマイクロ波集積回路において、本実施例の半
導体装置がマイクロストリップ線路に実装された状態を
示す概略図である。
導体装置がマイクロストリップ線路に実装された状態を
示す概略図である。
符号１は半導体装置であり、この半導体装置１は、半
導体チップ10がカソードリード11及びアノードリード12
と電気的に接続され、半導体チップ10の周辺部が樹脂15
により封止された構造となっている。ここで、半導体チ
ップ10について第２図を用いて詳述すれば、本実施例の
半導体チップ10には例えばガリウム砒素ショットキーバ
リアダイオードが形成されている。このガリウム砒素シ
ョットキーバリアダイオードにおいては、半絶縁性のガ
リウム砒素半導体基板105の一主面側の一部にn+領域102
が埋設されている。そのn+領域102上の一部にn+領域102
と接するようにｎ領域101が形成されている。そして、
ｎ領域101と接するように電極取出部103が、またn+領域
102と接するように電極取出部104がそれぞれ形成されて
いる。つまり、電極取出部103及び104は共にガリウム砒
素ショットキーバリアダイオードの一主面に設けられて
いる構成となっている。なお、電極取出部103はチタ
ン、白金、金の３層より構成され、ｎ領域101と接する
チタンとｎ領域101との接合面において電位障壁、即ち
ショットキー障壁が形成されている。一方、電極取出部
104は金−ゲルマニウム−ニッケルの３元合金、パラジ
ウム、金の３層より構成され、n+領域102と接する金−
ゲルマニウム−ニッケルの３元合金とn+領域102との接
合はオーミック接合をなしている。
導体チップ10がカソードリード11及びアノードリード12
と電気的に接続され、半導体チップ10の周辺部が樹脂15
により封止された構造となっている。ここで、半導体チ
ップ10について第２図を用いて詳述すれば、本実施例の
半導体チップ10には例えばガリウム砒素ショットキーバ
リアダイオードが形成されている。このガリウム砒素シ
ョットキーバリアダイオードにおいては、半絶縁性のガ
リウム砒素半導体基板105の一主面側の一部にn+領域102
が埋設されている。そのn+領域102上の一部にn+領域102
と接するようにｎ領域101が形成されている。そして、
ｎ領域101と接するように電極取出部103が、またn+領域
102と接するように電極取出部104がそれぞれ形成されて
いる。つまり、電極取出部103及び104は共にガリウム砒
素ショットキーバリアダイオードの一主面に設けられて
いる構成となっている。なお、電極取出部103はチタ
ン、白金、金の３層より構成され、ｎ領域101と接する
チタンとｎ領域101との接合面において電位障壁、即ち
ショットキー障壁が形成されている。一方、電極取出部
104は金−ゲルマニウム−ニッケルの３元合金、パラジ
ウム、金の３層より構成され、n+領域102と接する金−
ゲルマニウム−ニッケルの３元合金とn+領域102との接
合はオーミック接合をなしている。
本実施例では、上記半導体チップ10は向かい合うカソ
ードリード11とアノードリード12との間にタブレス構造
にて配される。また、このガリウム砒素ショットキーバ
リアダイオードにおける電極取出部側の面と前記カソー
ドリード11及びアノードリード12の下面とが面一となる
ように前記半導体チップ10が配される。このような構造
は、例えば、前記電極取出部側の面と前記カソードリー
ド11及びアノードリード12の下面とを面一にするため
に、半導体チップ10の厚さをカソードリード11及びアノ
ードリード12の厚さと同一になるようにするとともに、
前記カソードリード11及びアノードリード12の上面とに
亘って、絶縁性の支持材例えばポリイミドフィルム等を
貼着し、半導体チップ10における電極取出部103、104の
設けられていない側の面をその支持材に貼着することに
よって容易に得られる。
ードリード11とアノードリード12との間にタブレス構造
にて配される。また、このガリウム砒素ショットキーバ
リアダイオードにおける電極取出部側の面と前記カソー
ドリード11及びアノードリード12の下面とが面一となる
ように前記半導体チップ10が配される。このような構造
は、例えば、前記電極取出部側の面と前記カソードリー
ド11及びアノードリード12の下面とを面一にするため
に、半導体チップ10の厚さをカソードリード11及びアノ
ードリード12の厚さと同一になるようにするとともに、
前記カソードリード11及びアノードリード12の上面とに
亘って、絶縁性の支持材例えばポリイミドフィルム等を
貼着し、半導体チップ10における電極取出部103、104の
設けられていない側の面をその支持材に貼着することに
よって容易に得られる。
また、本実施例ではガリウム砒素ショットキーバリア
ダイオードの電極取出部104がカソードリード11の下面
に、電極取出部103がアノードリード12の下面にそれぞ
れ金属線13例えば金線を介して接続されている。
ダイオードの電極取出部104がカソードリード11の下面
に、電極取出部103がアノードリード12の下面にそれぞ
れ金属線13例えば金線を介して接続されている。
高周波で用いられるマイクロ波集積回路において、上
記構造の半導体装置１を流れる信号電流は以下の経路で
流れる。前記マイクロストリップ線路３の表面配線導体
31より半田４を経て半導体装置１のアノードリード12に
達し、表皮効果によりアノードリード12の下面に沿って
流れる。そして、金線13を経て半導体チップ10に達した
後、半導体チップ10の表層を流れてもう一方の金線13を
経てカソードリード11の下面に達する。ここでも表皮効
果によりカソードリード11の下面に沿って流れ、半田４
を経てマイクロストリップ線路３の表面配線導体31へ達
する。従って、信号電流は必要以上の迂回経路を経ずに
最短経路で流れる。
記構造の半導体装置１を流れる信号電流は以下の経路で
流れる。前記マイクロストリップ線路３の表面配線導体
31より半田４を経て半導体装置１のアノードリード12に
達し、表皮効果によりアノードリード12の下面に沿って
流れる。そして、金線13を経て半導体チップ10に達した
後、半導体チップ10の表層を流れてもう一方の金線13を
経てカソードリード11の下面に達する。ここでも表皮効
果によりカソードリード11の下面に沿って流れ、半田４
を経てマイクロストリップ線路３の表面配線導体31へ達
する。従って、信号電流は必要以上の迂回経路を経ずに
最短経路で流れる。
本発明の構成による半導体装置を高周波に用いられる
マイクロ波集積回路に適用すれば、半導体装置内におけ
る信号電流の流れる経路が最短になるため半導体装置内
の寄生インダクタンスを最小にすることができ、また、
カソードリードとアノードリードとの間の距離を大きく
できるため、両リード間に発生する寄生容量を低減する
ことができる、という効果がある。これら寄生インダク
タンスと寄生容量とが低減されることにより、半導体装
置のインピーダンスと適合するように行う外部回路のイ
ンピーダンスの調整が容易になり、また、マイクロ波集
積回路の使用周波数帯域も広くなる。
マイクロ波集積回路に適用すれば、半導体装置内におけ
る信号電流の流れる経路が最短になるため半導体装置内
の寄生インダクタンスを最小にすることができ、また、
カソードリードとアノードリードとの間の距離を大きく
できるため、両リード間に発生する寄生容量を低減する
ことができる、という効果がある。これら寄生インダク
タンスと寄生容量とが低減されることにより、半導体装
置のインピーダンスと適合するように行う外部回路のイ
ンピーダンスの調整が容易になり、また、マイクロ波集
積回路の使用周波数帯域も広くなる。
また、信号電流はカソードリード、半導体チップ及び
アノードリードの下面に沿って横方向に流れるので、高
密度部を通過する電気力線のうち、樹脂中における経路
が長くなるものが生じないため樹脂による誘電損失を小
さくすることができ、変換損失が小さくなる、という効
果がある。
アノードリードの下面に沿って横方向に流れるので、高
密度部を通過する電気力線のうち、樹脂中における経路
が長くなるものが生じないため樹脂による誘電損失を小
さくすることができ、変換損失が小さくなる、という効
果がある。
さらにまた、半導体チップは向かい合うカソードリー
ドとアノードリードとの間にタブレス構造にて配される
ため、従来よりも樹脂の厚さを小さくすることができ、
変換損失をさらに小さく抑えることができる、即ち高利
得化が図れる、という効果がある。
ドとアノードリードとの間にタブレス構造にて配される
ため、従来よりも樹脂の厚さを小さくすることができ、
変換損失をさらに小さく抑えることができる、即ち高利
得化が図れる、という効果がある。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
なお、封止に用いる材料は樹脂に限らず、セラミック
等でも良い。
等でも良い。
また、半導体チップとしてダイオードが形成された半
導体チップに限らず、マイクロ波集積回路に用いられる
半導体チップにおいて電極取出部がその一主面のみに設
けられていれば何でも良い。
導体チップに限らず、マイクロ波集積回路に用いられる
半導体チップにおいて電極取出部がその一主面のみに設
けられていれば何でも良い。
さらに、マイクロ波集積回路に用いられる半導体チッ
プに限らず、電極取出部がその一主面のみに設けられて
いれば如何なる半導体チップにも適用することができ
る。
プに限らず、電極取出部がその一主面のみに設けられて
いれば如何なる半導体チップにも適用することができ
る。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるマイクロ波集積回
路に適用する半導体装置について説明したが、それに限
定されるものではない。
明をその背景となった利用分野であるマイクロ波集積回
路に適用する半導体装置について説明したが、それに限
定されるものではない。
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
って得られる効果を簡単に説明すれば下記のとおりであ
る。
請求項１乃至３記載の発明によれば、マイクロ波集積
回路に用いられる半導体チップと複数のリードとが電気
的に接続され、該半導体チップと該リードの一部とが封
止される半導体装置において、前記半導体チップには一
主面のみに電極取出部が設けられ、前記半導体チップに
おける該電極取出部側の面と前記リードの下面とが面一
となるように半導体チップが配され、前記電極取出部と
前記リードの下面とが金属線によって電気的に接続さ
れ、しかもタブレス構造となるように構成されているの
で、半導体装置内の寄生インダクタンスと寄生容量とが
低減され、かつ、変換損失が低減される、という効果が
ある。
回路に用いられる半導体チップと複数のリードとが電気
的に接続され、該半導体チップと該リードの一部とが封
止される半導体装置において、前記半導体チップには一
主面のみに電極取出部が設けられ、前記半導体チップに
おける該電極取出部側の面と前記リードの下面とが面一
となるように半導体チップが配され、前記電極取出部と
前記リードの下面とが金属線によって電気的に接続さ
れ、しかもタブレス構造となるように構成されているの
で、半導体装置内の寄生インダクタンスと寄生容量とが
低減され、かつ、変換損失が低減される、という効果が
ある。
第１図は本発明の半導体装置がマイクロストリップ線路
に実装された状態を示す概略図、 第２図は本発明の半導体装置に用いられる半導体チップ
の断面図、 第３図は従来の半導体装置がマイクロストリップ線路に
実装された状態を示す概略図、 第４図は従来の半導体装置に用いられる半導体チップの
断面図、 第５図は第３図のＶ−Ｖにおける断面図である。 １……半導体装置、10……半導体チップ、11……カソー
ドリード（リード）、12……アノードリード（リー
ド）、13……金線（金属線）、15……樹脂、103、104…
…電極取出部。
に実装された状態を示す概略図、 第２図は本発明の半導体装置に用いられる半導体チップ
の断面図、 第３図は従来の半導体装置がマイクロストリップ線路に
実装された状態を示す概略図、 第４図は従来の半導体装置に用いられる半導体チップの
断面図、 第５図は第３図のＶ−Ｖにおける断面図である。 １……半導体装置、10……半導体チップ、11……カソー
ドリード（リード）、12……アノードリード（リー
ド）、13……金線（金属線）、15……樹脂、103、104…
…電極取出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中込 英明 山梨県中巨摩郡竜王町西八幡（番地な し） 株式会社日立製作所武蔵工場甲府 分工場内 (56)参考文献 特開 平２−270353（ＪＰ，Ａ) 特開 平３−76237（ＪＰ，Ａ) 特開 昭63−4634（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 21/60 321
Claims (3)
- 【請求項１】マイクロ波集積回路に用いられる半導体チ
ップと複数のリードとが電気的に接続され、該半導体チ
ップと該リードの一部とが封止される半導体装置におい
て、前記半導体チップには一主面のみに電極取出部が設
けられ、前記半導体チップにおける該電極取出部側の面
と前記リードの下面とが面一となるように半導体チップ
が配され、前記電極取出部と前記リードの下面とが金属
線によって電気的に接続され、しかもタブレス構造とな
っていることを特徴とする半導体装置。 - 【請求項２】前記半導体チップにはガリウム砒素ショッ
トキーバリアダイオードが形成されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】封止材料として樹脂を用いることを特徴と
する請求項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006862A JP2789484B2 (ja) | 1990-01-16 | 1990-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006862A JP2789484B2 (ja) | 1990-01-16 | 1990-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211743A JPH03211743A (ja) | 1991-09-17 |
| JP2789484B2 true JP2789484B2 (ja) | 1998-08-20 |
Family
ID=11650054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006862A Expired - Fee Related JP2789484B2 (ja) | 1990-01-16 | 1990-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789484B2 (ja) |
-
1990
- 1990-01-16 JP JP2006862A patent/JP2789484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03211743A (ja) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US7659611B2 (en) | Vertical power semiconductor component, semiconductor device and methods for the production thereof | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| US7189602B2 (en) | Method and apparatus for reducing substrate bias voltage drop | |
| US3581166A (en) | Gold-aluminum leadout structure of a semiconductor device | |
| JP2789484B2 (ja) | 半導体装置 | |
| US9362221B2 (en) | Surface mountable power components | |
| JP2976634B2 (ja) | 半導体集積回路 | |
| JP2982441B2 (ja) | マイクロ波モノリシック集積回路 | |
| US20230378117A1 (en) | Semiconductor apparatus and method for manufacturing semiconductor apparatus | |
| JPS62111474A (ja) | 半導体集積回路装置 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2000100864A (ja) | 半導体装置及びその組立体 | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JP3533796B2 (ja) | 半導体装置の製造方法 | |
| JPS58138056A (ja) | 半導体装置 | |
| JPS6049639A (ja) | 半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JPH01108730A (ja) | 半導体装置 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPS6243545B2 (ja) | ||
| JP2002280386A (ja) | 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器 | |
| JPS6117138B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |