JPS6243545B2 - - Google Patents
Info
- Publication number
- JPS6243545B2 JPS6243545B2 JP56012508A JP1250881A JPS6243545B2 JP S6243545 B2 JPS6243545 B2 JP S6243545B2 JP 56012508 A JP56012508 A JP 56012508A JP 1250881 A JP1250881 A JP 1250881A JP S6243545 B2 JPS6243545 B2 JP S6243545B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- grounding
- electrode
- input
- conductive surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、高周波用高出力バイポーラトランジ
スタに関する。
スタに関する。
最近のマイクロ波帯への電力用半導体素子の進
出には目覚しいものがあり、バイポーラトランジ
スタ並びにガリウム砒素を用いた電界効果トラン
ジスタは年々その出力電力の上限を引き上げつつ
ある。特にバイポーラトランジスタを例にとる
と、すでに1GHz帯で100Wクラス、2GHz帯で40W
クラスのものが実用化されようとしている。
出には目覚しいものがあり、バイポーラトランジ
スタ並びにガリウム砒素を用いた電界効果トラン
ジスタは年々その出力電力の上限を引き上げつつ
ある。特にバイポーラトランジスタを例にとる
と、すでに1GHz帯で100Wクラス、2GHz帯で40W
クラスのものが実用化されようとしている。
こうしたトランジスタにおいては、マイクロ波
帯で用いられる関係上その電力利得を確保する必
要から、そのチツプの設計に際しては、基本的に
はマイクロ波小信号トランジスタと同様に、パタ
ーンの微細度を上げ、かつ、寄生容量を極力小さ
くし、いわゆる、性能指数を大きくすることが図
られるが、それと同時に、大きなパワーを取り扱
う関係上、熱放散の点についても充分な考慮を払
う必要が生ずる。
帯で用いられる関係上その電力利得を確保する必
要から、そのチツプの設計に際しては、基本的に
はマイクロ波小信号トランジスタと同様に、パタ
ーンの微細度を上げ、かつ、寄生容量を極力小さ
くし、いわゆる、性能指数を大きくすることが図
られるが、それと同時に、大きなパワーを取り扱
う関係上、熱放散の点についても充分な考慮を払
う必要が生ずる。
すなわち、素子自体の寿命を保証するために、
トランジスタの接合部温度は一定温度以下に押え
なければならないが、この観点からすると、熱抵
抗が大きくなればなる程消費電力を小さく押えな
ければならず、したがつて、効率が同じとする
と、その出力電力も自ずから小さくなつてしまう
こととなる。また、電力利得の観点から云つて
も、熱抵抗が大きい場合には、熱暴走を防止する
ため、通常挿入されるエミツタ安定化抵抗もそれ
だけ大きなものが必要となるため、結果として電
力利得の低下をもたらし、不利となる。
トランジスタの接合部温度は一定温度以下に押え
なければならないが、この観点からすると、熱抵
抗が大きくなればなる程消費電力を小さく押えな
ければならず、したがつて、効率が同じとする
と、その出力電力も自ずから小さくなつてしまう
こととなる。また、電力利得の観点から云つて
も、熱抵抗が大きい場合には、熱暴走を防止する
ため、通常挿入されるエミツタ安定化抵抗もそれ
だけ大きなものが必要となるため、結果として電
力利得の低下をもたらし、不利となる。
以上述べた様に、熱抵抗を低減することはマイ
クロ波用高出力トランジスタにおいては「高出力
トランジスタ」と云う観点から非常に重要な要素
であるといえる。
クロ波用高出力トランジスタにおいては「高出力
トランジスタ」と云う観点から非常に重要な要素
であるといえる。
ところで、一般に、「高周波用トランジスタ」
の観点から、パターンの微細度を上げて性能指数
の増大を図ると、熱源の集中を招くこととなり、
その結果熱抵抗の増大をもたらすこととなる。し
たがつて、通常は、微細度をある程度大きく（細
かく）した単位トランジスタをいくつもチツプ上
に分散させ、分散させたこれら単位トランジスタ
をチツプ上に設けた金属配線層により結びつけて
大きなトランジスタとし、微細度の確保と同時に
熱抵抗の低減を図つているのが普通である。
の観点から、パターンの微細度を上げて性能指数
の増大を図ると、熱源の集中を招くこととなり、
その結果熱抵抗の増大をもたらすこととなる。し
たがつて、通常は、微細度をある程度大きく（細
かく）した単位トランジスタをいくつもチツプ上
に分散させ、分散させたこれら単位トランジスタ
をチツプ上に設けた金属配線層により結びつけて
大きなトランジスタとし、微細度の確保と同時に
熱抵抗の低減を図つているのが普通である。
しかしながら、こうした通常行なわれている方
法においては、 (1) 熱伝導度がそれ程大きくないシリコン基板を
通して熱放散が行なわれるため、単位トランジ
スタへの分散による熱抵抗の低減にも自ずから
限界があり、それ程小さな熱抵抗は実現出来な
い。
法においては、 (1) 熱伝導度がそれ程大きくないシリコン基板を
通して熱放散が行なわれるため、単位トランジ
スタへの分散による熱抵抗の低減にも自ずから
限界があり、それ程小さな熱抵抗は実現出来な
い。
(2) 大きなトランジスタを小さな単位トランジス
タに分散するため、トランジスタチツプが非常
に大きなものとなつてしまう。したがつて、
「接合部リーク電流」等の結晶欠陥または製造
工程中の原因に起因する不良項目の増大によ
り、トランジスタチツプの歩留の大幅な低下を
きたすこととなる。
タに分散するため、トランジスタチツプが非常
に大きなものとなつてしまう。したがつて、
「接合部リーク電流」等の結晶欠陥または製造
工程中の原因に起因する不良項目の増大によ
り、トランジスタチツプの歩留の大幅な低下を
きたすこととなる。
(3) 分散させた各単位トランジスタ間の接続のた
めの金属配線層のために、通常、コレクタ基板
型が用いられるバイポーラトランジスタにおい
ては、入出力間及び接地―出力間の寄生容量が
増大することとなり、性能指数の低下をもたら
す。
めの金属配線層のために、通常、コレクタ基板
型が用いられるバイポーラトランジスタにおい
ては、入出力間及び接地―出力間の寄生容量が
増大することとなり、性能指数の低下をもたら
す。
等の欠点が残ることとなり、より一層の改善が望
まれる。こうした改良例の一つとしては、いわゆ
るプレーテツドヒートシンク方式が知られてい
る。
まれる。こうした改良例の一つとしては、いわゆ
るプレーテツドヒートシンク方式が知られてい
る。
プレーテツドシンク方式とは、シリコン基板を
20〜30μｍの厚さまで薄くした後、裏面に銅、銀
等の熱伝導度の大きな金属を70μｍ程度以上にメ
ツキした構造である。これは、熱伝導度が大きく
ないシリコン基板の厚さを極力薄くすると同時
に、熱伝導度が大きな銀を用いて熱の横方向への
広がりを大きくし、熱抵抗を減少させると同時に
ペレツトの機械的強度を確保したものであり、こ
の構造により、熱抵抗を従来方法に比較して1/2
〜1/3に抵減することが可能となる。しかしなが
ら、この構造では、シリコン基板を薄くすると共
にシリコンとは熱膨張率の異なる銀もしくは銅を
シリコン基板よりも厚くメツキするため、熱的な
歪みをシリコン活性領域に生じやすく、信頼度上
大きな問題を残すこととなる。
20〜30μｍの厚さまで薄くした後、裏面に銅、銀
等の熱伝導度の大きな金属を70μｍ程度以上にメ
ツキした構造である。これは、熱伝導度が大きく
ないシリコン基板の厚さを極力薄くすると同時
に、熱伝導度が大きな銀を用いて熱の横方向への
広がりを大きくし、熱抵抗を減少させると同時に
ペレツトの機械的強度を確保したものであり、こ
の構造により、熱抵抗を従来方法に比較して1/2
〜1/3に抵減することが可能となる。しかしなが
ら、この構造では、シリコン基板を薄くすると共
にシリコンとは熱膨張率の異なる銀もしくは銅を
シリコン基板よりも厚くメツキするため、熱的な
歪みをシリコン活性領域に生じやすく、信頼度上
大きな問題を残すこととなる。
本発明の目的は、大きな微細度を保ちつつ、か
つ多数の単位トランジスタセルに分割することな
く、非常に小さな熱抵抗を有せしめて上述の欠点
を除去した高周波用高出力トランジスタを提供す
るにある。
つ多数の単位トランジスタセルに分割することな
く、非常に小さな熱抵抗を有せしめて上述の欠点
を除去した高周波用高出力トランジスタを提供す
るにある。
本発明の高周波用高出力トランジスタは、ベー
スまたはエミツタの何れか一方に接続されて前記
ベース領域上に露出されている接地用電極と前記
ベースまたはエミツタのうちの他方に接続されて
前記接地用電極と同一平面上でほぼ等しい高さに
設けられた入力用電極とを有するトランジスタペ
レツトと、接地用導電面とこの接地用導電面と絶
縁された入力用導電面とが一主面上に形成され、
さらに前記接地用電導電面が側面を経て底面まで
延在して設けられている熱伝導の大きな絶縁基板
とを備え、この絶縁基板の前記一主面上の接地用
導電面と入力用電面のそれぞれに前記トランジス
タペレツトの接地用電極と入力用電極とが直接接
続されている構成を有する。
スまたはエミツタの何れか一方に接続されて前記
ベース領域上に露出されている接地用電極と前記
ベースまたはエミツタのうちの他方に接続されて
前記接地用電極と同一平面上でほぼ等しい高さに
設けられた入力用電極とを有するトランジスタペ
レツトと、接地用導電面とこの接地用導電面と絶
縁された入力用導電面とが一主面上に形成され、
さらに前記接地用電導電面が側面を経て底面まで
延在して設けられている熱伝導の大きな絶縁基板
とを備え、この絶縁基板の前記一主面上の接地用
導電面と入力用電面のそれぞれに前記トランジス
タペレツトの接地用電極と入力用電極とが直接接
続されている構成を有する。
本発明の高周波用高出力トランジスタにおいて
は、トランジスタチツプ表面に設けられた活性領
域から発生する熱をトランジスタチツプを構成す
るシリコン基板を通さずに、チツプ表面に接して
設けられた熱伝導率が大きな絶縁基板を介して放
熱板へ直接逃がすことにより熱抵抗を著しく低下
させると共に該絶縁基板に設けた２つの導電面の
うちの一方でトランジスタチツプの接地電極を、
接続用金属細線なしで接地面に電気的に接続する
ことにより、従来の金属細線を介して接地面に接
続する方法に比して接地インダクタンスを大幅に
低減し、さらには該導電面のうちの他方でトラン
ジスタチツプの入力電極を引き出すことにより、
入力側のボンデイングを容易にしている。
は、トランジスタチツプ表面に設けられた活性領
域から発生する熱をトランジスタチツプを構成す
るシリコン基板を通さずに、チツプ表面に接して
設けられた熱伝導率が大きな絶縁基板を介して放
熱板へ直接逃がすことにより熱抵抗を著しく低下
させると共に該絶縁基板に設けた２つの導電面の
うちの一方でトランジスタチツプの接地電極を、
接続用金属細線なしで接地面に電気的に接続する
ことにより、従来の金属細線を介して接地面に接
続する方法に比して接地インダクタンスを大幅に
低減し、さらには該導電面のうちの他方でトラン
ジスタチツプの入力電極を引き出すことにより、
入力側のボンデイングを容易にしている。
つぎに本発明を実施例により説明する。
第１図ａ〜ｃは本発明の一実施例のベース接地
型トランジスタチツプの構造を示すための図で、
第１図ａは斜視図、同図ｂとｃはそれぞれ同図ａ
のＡ―ＡおよびＢ―Ｂ断面図である。
型トランジスタチツプの構造を示すための図で、
第１図ａは斜視図、同図ｂとｃはそれぞれ同図ａ
のＡ―ＡおよびＢ―Ｂ断面図である。
第１図ａ〜ｃにおいて、ベース領域６はベース
コンタクト領域７及びチタン―白金の２層構造か
らなるベース電極４，４′を介して、二酸化シリ
コン膜１１上に設けられたベース金電極１に接続
されており、同様に、エミツタ領域８も、チタン
―白金の２層構造からなるエミツタ電極５，５′
及びエミツタバラスト抵抗用拡散領域１０を介し
て二酸化シリコン膜１１上に設けられたエミツタ
金電極２に接続されている。ベース、エミツタ各
金電極１，２はメツキ法により５μｍ程度とかな
り厚く形成されている。
コンタクト領域７及びチタン―白金の２層構造か
らなるベース電極４，４′を介して、二酸化シリ
コン膜１１上に設けられたベース金電極１に接続
されており、同様に、エミツタ領域８も、チタン
―白金の２層構造からなるエミツタ電極５，５′
及びエミツタバラスト抵抗用拡散領域１０を介し
て二酸化シリコン膜１１上に設けられたエミツタ
金電極２に接続されている。ベース、エミツタ各
金電極１，２はメツキ法により５μｍ程度とかな
り厚く形成されている。
第２図ａは良好な熱伝導を有する絶縁基板の一
例として用いられるダイヤモンドチツプの斜視
図、同図ｂは図ａのＡ―Ａ断面図であり、ダイヤ
モンドチツプ１２の表面は鏡面研磨された後、表
面、側面、底面に接地用の金属膜被着による導電
面１３が形成されると共に、表面の一部には入力
用の金属膜被着による導電面１４が設けられてい
る。また、マウント位置決め用マーク１５が金属
膜のない領域として残されている。
例として用いられるダイヤモンドチツプの斜視
図、同図ｂは図ａのＡ―Ａ断面図であり、ダイヤ
モンドチツプ１２の表面は鏡面研磨された後、表
面、側面、底面に接地用の金属膜被着による導電
面１３が形成されると共に、表面の一部には入力
用の金属膜被着による導電面１４が設けられてい
る。また、マウント位置決め用マーク１５が金属
膜のない領域として残されている。
第３図ａは上記トランジスタチツプ及びダイヤ
モンドチツプを用いて構成されるトランジスタの
構造を示す平面図、同図ｂは同図ａのＡ―Ａ断面
図である。トランジスタチツプはダイヤモンドチ
ツプ上にいわゆる「アツプサイドダウン」の形に
熱圧着法により接着させ、トランジスタチツプの
ベース金電極１が接地用導電面１３に、ヌエミツ
タ金電極２が入力用電面１４にそれぞれ熱圧着さ
れる。この際、ある程度の位置合せの正確さを期
すために、マウント位置決め用パターン１５が目
印として用いられる。また、トランジスタチツプ
のコレクタ電極３及びダイヤモンドチツプ上の入
力用導電面１４はそれぞれ金線２３と２２により
ケースの出力用導電膜１９及び入力用導電膜１８
に接続され、さらに入力用導電膜１８および出力
用導電膜１９からは入力用リード２０に出力用リ
ード２１がそれぞれ引出されている。なお、ダイ
ヤモンドチツプは、トランジスタチツプを熱圧着
後ろう材を用いてケース底部基板１６に固着する
か、もしくは、ケース組立時に所定位置に固着し
ておけばよい。
モンドチツプを用いて構成されるトランジスタの
構造を示す平面図、同図ｂは同図ａのＡ―Ａ断面
図である。トランジスタチツプはダイヤモンドチ
ツプ上にいわゆる「アツプサイドダウン」の形に
熱圧着法により接着させ、トランジスタチツプの
ベース金電極１が接地用導電面１３に、ヌエミツ
タ金電極２が入力用電面１４にそれぞれ熱圧着さ
れる。この際、ある程度の位置合せの正確さを期
すために、マウント位置決め用パターン１５が目
印として用いられる。また、トランジスタチツプ
のコレクタ電極３及びダイヤモンドチツプ上の入
力用導電面１４はそれぞれ金線２３と２２により
ケースの出力用導電膜１９及び入力用導電膜１８
に接続され、さらに入力用導電膜１８および出力
用導電膜１９からは入力用リード２０に出力用リ
ード２１がそれぞれ引出されている。なお、ダイ
ヤモンドチツプは、トランジスタチツプを熱圧着
後ろう材を用いてケース底部基板１６に固着する
か、もしくは、ケース組立時に所定位置に固着し
ておけばよい。
以上述べた構造からわかるように、トランジス
タチツプの活性領域から発生した熱はコレクタ及
びシリコン基板を通ることなく、極めて熱伝導度
の大きなダイヤモンドチツプを通つてケース底部
基板（銅製）、さらには実使用状態において、そ
の下部に接着される放熱板へと放散されるため、
その熱抵抗は極めて低くすることが出来る。すな
わち、本発明による構造を用いることにより、ト
ランジスタチツプにおけるパターンの微細度を大
きくしたままで、かつ多数の単位トランジスタセ
ルへ分散させることなく、またトランジスタチツ
プをそれ程薄くすることなく熱抵抗の非常に小さ
なトランジスタを構成することが可能となること
がわかる。
タチツプの活性領域から発生した熱はコレクタ及
びシリコン基板を通ることなく、極めて熱伝導度
の大きなダイヤモンドチツプを通つてケース底部
基板（銅製）、さらには実使用状態において、そ
の下部に接着される放熱板へと放散されるため、
その熱抵抗は極めて低くすることが出来る。すな
わち、本発明による構造を用いることにより、ト
ランジスタチツプにおけるパターンの微細度を大
きくしたままで、かつ多数の単位トランジスタセ
ルへ分散させることなく、またトランジスタチツ
プをそれ程薄くすることなく熱抵抗の非常に小さ
なトランジスタを構成することが可能となること
がわかる。
また本発明によれば、接地電極もダイヤモンド
に被着した金属膜の導電面を介して接地面に接続
されるため、その接地インダクタンスを極めて小
さくすることが可能となる。
に被着した金属膜の導電面を介して接地面に接続
されるため、その接地インダクタンスを極めて小
さくすることが可能となる。
以上の２点から本発明による構造を用いること
により電力利得、出力電力共に大きくかつ信頼度
レベルも高い高周波用高出力トランジスタが得ら
れることとなる。
により電力利得、出力電力共に大きくかつ信頼度
レベルも高い高周波用高出力トランジスタが得ら
れることとなる。
以上実施例では、ベース接地トランジスタを用
いて説明を行なつて来たが、エミツタ接地トラン
ジスタの場合においても、若干の変更を行なうこ
とにより全く同様に高い性能を有する高周波用高
出力トランジスタが得られることは云うまでもな
い。
いて説明を行なつて来たが、エミツタ接地トラン
ジスタの場合においても、若干の変更を行なうこ
とにより全く同様に高い性能を有する高周波用高
出力トランジスタが得られることは云うまでもな
い。
第１図ａは本発明の一実施例におけるトランジ
スタチツプの斜視図、同図ｂ，ｃはそれぞれ同図
ａのＡ―ＡおよびＢ―Ｂ断面図、第２図ａは本発
明の一実施例におけるダイヤモンドチツプの斜視
図、同図ｂは同図ａのＡ―Ａ断面図、第３図ａ，
ｂはそれぞれ本発明の一実施例の平面図およびそ
のＡ―Ａ断面図である。 １……ベース金電極、２……エミツタ金電極、
３……コレクタ電極、４，４′……ベー電極、
５，５′……エミツタ電極、６……ベース電極、
７……ベースコンタクト領域、８……エミツタ領
域、９……コレクタ領域、１０……エミツタバラ
スト抵抗用拡散領域、１１……シリコン酸化膜、
１２……ダイヤモンドチツプ、１３……接地用導
電面、１４……入力用導電面、１５……マウント
用位置決めマーク、１６……ケース基板、１７…
…セラミツクフレーム、１８……入力用導電膜、
１９……出力用導電膜、２０……入力リード、２
１……出力リード。
スタチツプの斜視図、同図ｂ，ｃはそれぞれ同図
ａのＡ―ＡおよびＢ―Ｂ断面図、第２図ａは本発
明の一実施例におけるダイヤモンドチツプの斜視
図、同図ｂは同図ａのＡ―Ａ断面図、第３図ａ，
ｂはそれぞれ本発明の一実施例の平面図およびそ
のＡ―Ａ断面図である。 １……ベース金電極、２……エミツタ金電極、
３……コレクタ電極、４，４′……ベー電極、
５，５′……エミツタ電極、６……ベース電極、
７……ベースコンタクト領域、８……エミツタ領
域、９……コレクタ領域、１０……エミツタバラ
スト抵抗用拡散領域、１１……シリコン酸化膜、
１２……ダイヤモンドチツプ、１３……接地用導
電面、１４……入力用導電面、１５……マウント
用位置決めマーク、１６……ケース基板、１７…
…セラミツクフレーム、１８……入力用導電膜、
１９……出力用導電膜、２０……入力リード、２
１……出力リード。
Claims (1)
- １ ベースまたはエミツタの何れか一方に接続さ
れて前記ベース領域上に露出されている接地用電
極と、前記ベースまたはエミツタのうちの他方に
接続されて前記接地用電極と同一平面上でほぼ等
しい高さに設けられた入力用電極とを有するトラ
ンジスタペレツトと、接地用導電面とこの接地用
導電面と絶縁された入力用導電面とが一主面上に
形成されさらに前記接地用導電面が側面を経て底
面まで延在して設けられている熱伝導の大きな絶
縁基板とを備え、この絶縁基板の前記一主面上の
接地用導電面と入力用導電面のそれぞれに前記ト
ランジスタペレツトの接地用電極と入力用電極と
が直接接続されていることを特徴とする高周波用
高出力トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012508A JPS57128047A (en) | 1981-01-30 | 1981-01-30 | High frequency high power transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012508A JPS57128047A (en) | 1981-01-30 | 1981-01-30 | High frequency high power transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57128047A JPS57128047A (en) | 1982-08-09 |
| JPS6243545B2 true JPS6243545B2 (ja) | 1987-09-14 |
Family
ID=11807282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56012508A Granted JPS57128047A (en) | 1981-01-30 | 1981-01-30 | High frequency high power transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57128047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10955367B2 (en) | 2015-09-08 | 2021-03-23 | American Science And Engineering, Inc. | Backscatter imaging for precision agriculture |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
-
1981
- 1981-01-30 JP JP56012508A patent/JPS57128047A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10955367B2 (en) | 2015-09-08 | 2021-03-23 | American Science And Engineering, Inc. | Backscatter imaging for precision agriculture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57128047A (en) | 1982-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| JP2922462B2 (ja) | 半導体デバイス | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP4215133B2 (ja) | 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| JP2006114732A (ja) | 半導体装置及びその製造方法、並びに半導体モジュール | |
| JPS6243545B2 (ja) | ||
| JPH0563454A (ja) | 半導体装置 | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP3229185B2 (ja) | 半導体チップ、その製造方法、半導体素子、および半導体装置 | |
| JP2758888B2 (ja) | 半導体装置 | |
| TWI901225B (zh) | 表面黏著功率元件及其製作方法 | |
| JP3307361B2 (ja) | 高周波バイポーラトランジスタ | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JP2789484B2 (ja) | 半導体装置 | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JPS60206673A (ja) | サ−マルヘツド |