JP4215133B2 - 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 - Google Patents

絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 Download PDF

Info

Publication number
JP4215133B2
JP4215133B2 JP52116098A JP52116098A JP4215133B2 JP 4215133 B2 JP4215133 B2 JP 4215133B2 JP 52116098 A JP52116098 A JP 52116098A JP 52116098 A JP52116098 A JP 52116098A JP 4215133 B2 JP4215133 B2 JP 4215133B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting surface
transistor
substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52116098A
Other languages
English (en)
Other versions
JP2000504490A5 (ja
JP2000504490A (ja
Inventor
アテフ アクノウク
ペトラス マルティヌス アルベルトゥス ウィルヘルムス ムーアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2000504490A publication Critical patent/JP2000504490A/ja
Publication of JP2000504490A5 publication Critical patent/JP2000504490A5/ja
Application granted granted Critical
Publication of JP4215133B2 publication Critical patent/JP4215133B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)

Description

技術分野
本発明は、絶縁基板上に導電性取付面とを具備する半導体装置に関する。前記絶縁基板は導電性接地面上に設けられる一方、バイポーラトランジスタは前記取付面と接触する当該トランジスタの第１主表面をこの取付面上に具備し、このトランジスタはエミッタ、ベース及びコレクタ用の接続パッドを備える。
上記装置は、とりわけ高周波のアプリケーション、特に送信機トランジスタを備えるモジュールに適する。この様なモジュールは例えばセラミック材料からなる絶縁基板を有し、導電性取付面はその上にトランジスタ、ダイオード、抵抗、コンデンサ等のような部品を備える。上記半導体装置は薄膜又は厚膜回路としても知られている。これら絶縁基板は導電性接地面、例えばヒートシンク、プリント回路基板、シールド（screening）又はハウジングに対して取り付けられている。
背景技術
冒頭の段落で述べられた種類の装置は、平成６年特許順第２６０５６３号の英文明細書から既知である。この既知の装置におけるトランジスタは、その第１主表面で導電性取付面にはんだ付けされ、これは同時に前記コレクタに対する接続面として役立ち、よって前記導電性取付面は前記トランジスタのコレクタ接続として作用する。この導電性取付面は、この目的のためにボンディングワイヤを用いて他の部品に接続される。このトランジスタが供給される間、前記導電性取付面上のはんだの流出を防ぐために、この導電性取付面はトランジスタがはんだ付けされる溝を備える。この導電性取付面は比較的小さくなるように選択されてもよいので、このトランジスタの高周波特性は良好である。
述べられた既知の装置は、トランジスタの高周波特性が幾つかのアプリケーションに対しては不十分であるという欠点を持つ。加えて、この既知の装置は前記取付面にある溝のために製造することが困難である。
発明の開示
本発明はとりわけ上記欠点を解消することを目的とする。
本発明に従い、この装置はエミッタ、ベース及びコレクタの接続パッドが、この目的のために第１主表面とは反対側にある第２主表面上に置かれ、この導電性取付面の大きさは前記トランジスタの第１主表面の大きさにほぼ等しいことを特徴とする。
このコレクタ用の接続パッドは従ってトランジスタの第２主表面上にある。トランジスタがその第１主表面で当てられる導電性取付面は比較的小さくなるように選択してもよい。この取付面はコレクタの接続のためにボンディングワイヤをその上に供給するのには使用されない。この取付面は十分大きいので、トランジスタがその上に容易に当てることができる。すなわち導電性取付面の大きさは、トランジスタの第１主表面の大きさに等しい。この大きさはここで（厚さに対し垂直な）前記面の平面における大きさだと理解される。トランジスタの高周波特性は、導電性取付面のサイズによって強く決定される。より小さな取付面を与える場合、エミッタ及びベースの接続パッド用のボンディングワイヤはもはや比較的大きな導電性取付面を飛び越える必要がないので、これらワイヤは短くしてもよい。これによってこれらワイヤの直列抵抗及び自己インダクタンスは減少される。この絶縁基板は導電性接地面上に取り付けられる。この導電性接地面は、絶縁基板及び導電性取付面と一緒にバイポーラトランジスタに接続される寄生容量を形成する。より小さい取付面はより低い寄生容量となる。この寄生容量は高周波アプリケーションに対し特に重要である。良好な高周波特性を得るために基板に溝を掘る必要がないので、この半導体装置も既知の装置よりも容易に製造される。
好ましくは、本発明による装置は基板が前記接地面に達するくぼみを備え、絶縁基体がこのくぼみに存在し、第１の側でこの接地面と接触する一方、第１の側とは反対側にある前記基体の第２の側はトランジスタが配置される取付面が設けられ、当該基体は１０Ｗ／ｍＫより大きい熱伝導度を持つ材料を有することを特徴とする。前記導電性取付面は比較的良好な熱伝導度を持ち、前記基板のくぼみに存在する材料の基体に供給される。熱はトランジスタから前記基体を介して接地面へと直ちに移ることができる。この基体は例えばアルミ、銅、ダイアモンド又は酸化アルミニウム（alumina）のような材料を有してもよい。好ましくは、この基体はＢｅＯからなる。ＢｅＯは約２５０Ｗ／ｍＫの熱伝導度を持つ。
この基体の大きさは例えばボンディングワイヤが延在しない方向にこの導電性取付面の大きさよりも大きくなってもよい。
しかしながら、好ましくはこの基体の大きさは前記取付面の大きさにほぼ等しく、このくぼみの大きさとなるので前記基体は正確にそれに固定する。上記装置は、前記基板を横切るくぼみの大きさは前記基体を取り付けるのに必要なものよりも大きくないという利点を有する。基板の破損を含む問題はよって避けられる一方、加えてより小さい基体は高価にならない。
有利な実施例において、その大きさに垂直な基体の厚さは前記絶縁基板の厚さよりも小さい。このような薄い基板は良好な熱除去を供給する。
ボンディングワイヤが当てられる大きな取付面を備える薄い基体の使用は、比較的薄い基体の取付面が前記基板に凹んであるので、前記コレクタのボンディングワイヤをこの取付面に接続する問題を生じる。コネクタ用のボンディングワイヤは、このくぼみの端部で接触するようになり、これは例えば製造中に問題となり得る。ボンディングマシーンは簡単には前記くぼみの取付面に到達できないので、問題も生じる。本発明による装置において、このボンディングワイヤは前記トランジスタの第２主表面上の接続パッド上に供給される。この第２主表面は前記取付面よりもかなり高く置かれるので、ボンディングワイヤの取り付けの問題は解消される。
トランジスタのエミッタ及びコレクタの接続パッドは、ボンディングワイヤを幾つか介して前記半導体装置の他の部品にそれぞれ接続される。現在のバイポーラトランジスタにおける電流は強く、これは高い動作周波数との組合せで、エミッタのボンディングワイヤにおける自己インダクタンスで形成されるインピーダンスは、トランジスタ作用にかなりの影響を有することを意味する。この結果は、例えば１つのボンディングワイヤの場合、負帰還効果をもたらし、このトランジスタの高周波利得は減少する。幾つかのエミッタのボンディングワイヤは、これらボンディングワイヤの低いインピーダンス及び良好な高周波作用となる。コレクタ接続用の幾つかのボンディングワイヤの使用は、トランジスタ性能が前記コレクタを通る比較的強い電流の場合、コレクタ接続における過度の直列抵抗によって逆に影響しないことを達成する。このようなボンディングワイヤはこれらボンディングワイヤを並列して走らせる上記やり方で当てられる。
【図面の簡単な説明】
本発明を図面を参照して実施例を通して以下により詳細に説明されるであろう。
第１図は、既知の半導体装置の平面図である。
第２図は、第１図におけるａ−ａ’線を通る既知の半導体装置の断面図である。
第３図は、本発明による半導体装置の第１実施例の平面図である。
第４図は、本発明による半導体装置の第３図のａ−ａ’線を通る断面図である。
第５図は、本発明による半導体装置の第２実施例の平面図である。
第６図は、本発明による半導体装置の第５図におけるａ−ａ’線を通る断面図である。
これら図面は単に概念図であり、正確な縮尺で描かれていない。
対応する部分は一般的にこれら図面において同様の参照番号が与えられている。
発明を実施するための最良の形態
第１図は既知の半導体装置を平面図及びａ−ａ’線を取る断面図における第２図で示す。この半導体装置は、導電性取付面２を備える酸化アルミニウム（Ａｌ2Ｏ3）の絶縁基板１を具備し、バイポーラトランジスタ３は導電性取付面２と接触するトランジスタの第１主表面４をこの取付面上に具備する。この導電性取付面は銅からなる。トランジスタ３は、エミッタ、ベース及びコレクタ用の各接続パッド５，６及び４を具備する。既知の半導体装置におけるこれら接続パッドは、ボンディングワイヤＥ１，Ｅ２，Ｂ１，Ｂ２及びＣを介して他の部品に接続される。第１図は、エミッタの接続パッド５は４つの配列で供給される方法を示す。エミッタ接続パッド５は、ボンディングワイヤＥ１を介し導体トラック７に及びボンディングワイヤＥ２を介しコンデンサ８に接続される。本実施例におけるこのコンデンサは、絶縁層１０を備えるシリコン基板９を有する。このコンデンサ８の第１電極１１は絶縁層１０上に設けられる。この電極１１はボンディングワイヤＢ１及びＢ２に接続される。このシリコン基板９はコンデンサ８の第２電極として働く。シリコン基板９は導電性取付面１２に接続され、この面上にボンディングワイヤＥ２がいわゆる０Ω接触として供給される。このベースの接続パッド６は２つの配列で供給され、ボンディングワイヤＢ１を介しコンデンサ８の電極１１に接続され、さらにボンディングワイヤＢ２を介し導体トラック１５に接続される。コレクタの接続パッド４はトランジスタ３の第１主表面４に存在する。トランジスタ３ははんだ層１６を用いてそれの第１主表面４で導電性取面２に対してはんだ付けされる。はんだ１６がトランジスタ３のアプリケーションの間に導電性取付面２上に流出し、このトランジスタ３で覆われた部分の外にある導電性取付面２の部分１６’がはんだで被覆されるので、導電性取付面２はこのトランジスタの第１主表面４の大きさよりも大幅に大きくなる。コレクタ用のボンディングワイヤＣは、はんだで被覆されたこの部分１６’にはしっかりと固定されない。導電性取付面残はトランジスタ３の第１主表面４の大きさよりもかなり大きいので、コレクタ用のボンディングワイヤはそれでもしっかりと固定することができる。本実施例におけるボンディングワイヤＣは導体トラック１７に接続される。代わりの既知の解決法は、はんだの流出を防ぐための溝を導電性取付面２に設けることである。このはんだがこの溝に残り、このとき部分１６’は小さくなるか又は無くなる。半導体装置は特に大きな電流及び高い動作周波数、例えば約１ＧＨＺ以上に対し設計される。幾つかのエミッタのボンディングワイヤＥ１，Ｅ２は、このボンディングワイヤの低い自己インダクタンス及び良好な高周波特性を供給する。コレクタ接続のための幾つかのボンディングワイヤＣの使用は、トランジスタの性能がコレクタを通る比較的高い電流でこのコレクタ接続における極めて高い抵抗によって逆に影響しないことを達成する。これらボンディングワイヤは実際に供給されるので、製造技術の理由のため及び最適な空間の使用を達成するためにもこれらボンディングワイヤＢ１，Ｂ２，Ｅ１，Ｅ２及びＣは並行に走る。
第３図及び４図は本発明による半導体装置の一部を示し、ここでエミッタの接続パッド５、ベースの接続パッド６及びコレクタの接続パッド４０は、第１主表面４とは反対側にあるトランジスタ３の第２主表面１２上に置かれ、この導電性取付面２の大きさはトランジスタ３の第１主表面４の大きさにほぼ等しい。本発明に従い、コレクタ接続パッド４０はトランジスタ３の第２主表面１２上にある。
トランジスタ３の第１主表面４が当てられる導電性取付面２は、比較的小さくなるように選ぶことが可能である。これは前記コレクタを接続するためのボンディングワイヤＣはこの取付面２上には供給されないからである。この取付面２が大きいのでトランジスタ３がその上に容易に供給できる場合に十分となる、すなわち導電性取付面２の大きさがトランジスタ３の第１主表面４の大きさとほぼ等しくなる。取付面２は、例えば製造過程におけるアライメント公差及び誤差を考慮して第１主表面４よりも僅かに大きくなるようにしてもよい。既知の半導体装置における導電性取付面２は、ボンディングワイヤＣが取付面２の上に設けられるので、トランジスタ３の大きさと比較して比較的大きくなる。トランジスタ３の高周波特性は導電性取付面２のサイズに強く依存する。絶縁基板１と組み合わされる導電性取付面２は、実際に絶縁基板１が取り付けられた導電性接地面１８、本実施例においてトランジスタ３で生成された熱を排出するためのヒートシンクで寄生容量を形成する。この寄生容量はできる限り小さくすべきであることが特に高周波アプリケーションにとって非常に重要である。さらに、エミッタの接続パッド用のボンディングワイヤＥ１は、これらワイヤがもはや比較的大きな導電性取付面２を飛び越える必要がないので、短くてもよい。この短くなったエミッタのボンディングワイヤは、このエミッタのボンディングワイヤにおけるより低い自己インダクタンス、よって良好な高周波特性を供給する。本発明の実施例において、材料、ボンディングワイヤの接続、コンデンサ８及び導体トラックは、他の箇所全てにおいて第１図及び２図で示される既知の実施例における箇所と同じである。
第５図及び６図に示されるような本発明の第２実施例において、基板１は導電性取付面２の範囲でくぼみ２０を備える。このくぼみにおいて、１０Ｗｗ／ｍＫより大きい熱伝導度を持つ基体２１が存在、いわゆる挿入される。トランジスタ３ははんだ層１６を用いて基体２１上に固定される。この実施例におけるはんだ層１６は同時に導電性取付面２を構成する。基体２１の大きさは導電性取付面２の大きさと一致する。基体２１は第３図及び４図に示される基体２１を特たない第１実施例よりも良好な熱の除去を達成するために供給される。本実施例において基体１６はＢｅＯからなる。ＢｅＯは約２５０Ｗ／ｍＫの熱伝導度を持つ。代わりに、この基体はＡ１Ｎ又はＢＮからなってもよい。
本発明による高周波トランジスタ３は、ベース、エミッタ及びコレクタ領域がＩＣ技術において既知な方法で供給される半導体基板を有する。これら領域は、例えばフィンガ形式で供給される。このようなトランジスタに関する更なる詳細は、ヨーロッパ特許第９６２０１８２２．２号に見ることができる。
本発明は上述された実施例に限定されない。幾つかの接続パッド及びボンディングワイヤは、本実施例においてベース、エミッタ及びコレクタに対し使用される。他の多くの接続パッド、例えば単一のパッド又は実に多くの接続パッドが本発明の範囲内で可能であることが明らかとなる。接続パッドを大きく作ることも可能であるので、幾つかのボンディングワイヤは一つのパッドに当てられる。本実施例におけるトランジスタ３は、そのエミッタ及びベースによってコンデンサに接続される。他の形態もまた本発明の範囲内で可能である。これらベース、エミッタ及びコレクタは、よって抵抗、コンデンサ、例えばダイオードのような半導体装置の入力部又は出力部、トランジスタ又はＩＣに接続されてもよい。本実施例における基板はＡｌ2Ｏ3からなるが、代わりに他の絶縁基板例えばＡｌＮから製造することも可能である。

Claims (6)

  1. 絶縁基板上に第１の導電性取付面を具備する半導体装置であり、前記絶縁基板は導電性接地面上に設けられる一方、半導体素子は前記第１の導電性取付面と接触する当該半導体素子の第１主表面を当該第１の導電性取付面上に具備し、前記第１の導電性取付面は前記半導体素子の前記第１主表面の大きさに等しい大きさを有する半導体装置において、
    前記半導体素子はエミッタ、ベース及びコレクタの接続パッドを具備するバイポーラトランジスタであり、
    前記エミッタ、ベース及びコレクタの前記接続パッドが前記第１主表面とは反対側にある前記トランジスタの第２主表面上に置かれ、且つ
    前記トランジスタの前記エミッタ及びコレクタの前記接続パッドのそれぞれは、ボンディングワイヤを幾つか介して前記絶縁基板上に設けられた当該半導体装置の他の部品に接続される、ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記エミッタ、ベース及びコレクタに接続されるボンディングワイヤは並行に走ることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、前記トランジスタの隣に第１と第２の電極を備えるコンデンサが存在し、該コンデンサは、前記第２の電極としてのシリコン基板、前記シリコン基板の一部上に設けられた絶縁層およびこれに隣接して前記シリコン基板の残りの部分上に設けられた第２の導電性取付面を備え、前記第１の電極は前記絶縁層上に設けられて、前記ベースに接続されるボンディングワイヤに接続され、前記第２の導電性取付面は前記エミッタに接続されるボンディングワイヤに接続されることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、前記基板が前記接地面に達するくぼみを備え、絶縁基体が前記くぼみに存在し、第１の側で前記接地面と接触する一方、前記第１の側とは反対側にある前記基体の第２の側には、前記トランジスタが配置される前記取付面が備えられ、前記基体が１０W/mKより大きい熱伝導度を持つ材料を有することを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、前記基体の大きさが前記取付面の大きさにほぼ等しく、前記くぼみの大きさは前記基体が当該くぼみに正確に合うような大きさであることを特徴とする半導体装置。
  6. 請求項４又は５に記載の半導体装置において、前記大きさに対し垂直な前記基体の厚さが前記絶縁基板の厚さよりも薄いことを特徴とする半導体装置。
JP52116098A 1996-11-05 1997-10-02 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 Expired - Lifetime JP4215133B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96203079.7 1996-11-05
EP96203079 1996-11-05
PCT/IB1997/001194 WO1998020553A1 (en) 1996-11-05 1997-10-02 Semiconductor device with a high-frequency bipolar transistor on an insulating substrate

Publications (3)

Publication Number Publication Date
JP2000504490A JP2000504490A (ja) 2000-04-11
JP2000504490A5 JP2000504490A5 (ja) 2005-06-16
JP4215133B2 true JP4215133B2 (ja) 2009-01-28

Family

ID=8224552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52116098A Expired - Lifetime JP4215133B2 (ja) 1996-11-05 1997-10-02 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置

Country Status (6)

Country Link
US (1) US6087721A (ja)
EP (1) EP0878025B1 (ja)
JP (1) JP4215133B2 (ja)
KR (1) KR100503531B1 (ja)
DE (1) DE69728648T2 (ja)
WO (1) WO1998020553A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
DE60136961D1 (de) * 2001-01-18 2009-01-22 Nxp Bv Leistungstransistor mit intern kombinierten tiefpass- und bandpass-anpassungsstufen
CN100459116C (zh) * 2002-04-11 2009-02-04 皇家飞利浦电子股份有限公司 电子器件及其制造方法
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7173328B2 (en) * 2004-04-06 2007-02-06 Lsi Logic Corporation Integrated circuit package and method having wire-bonded intra-die electrical connections
KR100878708B1 (ko) * 2007-09-04 2009-01-14 알.에프 에이치아이씨 주식회사 고출력 반도체 소자 패키지 및 방법
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
NL8202470A (nl) * 1982-06-18 1984-01-16 Philips Nv Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting.
JPH0767055B2 (ja) * 1989-12-05 1995-07-19 三菱電機株式会社 高周波半導体装置
US5198904A (en) * 1991-02-25 1993-03-30 Comark Communications, Inc. Aural carrier correction system and method
JP2728322B2 (ja) * 1991-09-05 1998-03-18 三菱電機株式会社 半導体装置
JPH0595212A (ja) * 1991-10-01 1993-04-16 Mitsubishi Electric Corp 高周波半導体混成集積回路装置
US5151775A (en) * 1991-10-07 1992-09-29 Tektronix, Inc. Integrated circuit device having improved substrate capacitance isolation
DE69307983T2 (de) * 1992-09-03 1997-05-28 Sgs Thomson Microelectronics Vertikal isolierter, monolithischer Hochleistungsbipolartransistor mit Topkollektor
JPH06260563A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp トランジスタ用パッケージ
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
EP0737363B1 (en) * 1994-10-31 2001-12-19 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device for microwave
US5986324A (en) * 1997-04-11 1999-11-16 Raytheon Company Heterojunction bipolar transistor

Also Published As

Publication number Publication date
DE69728648T2 (de) 2005-03-31
KR100503531B1 (ko) 2005-09-26
KR19990077001A (ko) 1999-10-25
WO1998020553A1 (en) 1998-05-14
EP0878025A1 (en) 1998-11-18
EP0878025B1 (en) 2004-04-14
DE69728648D1 (de) 2004-05-19
US6087721A (en) 2000-07-11
JP2000504490A (ja) 2000-04-11

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
KR100412056B1 (ko) 마이크로웨이브하이브리드집적회로
JP4215133B2 (ja) 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置
JP3943165B2 (ja) チップ・スタックおよびコンデンサ取付の配置
JPH08222657A (ja) 半導体集積回路装置
JP2001502845A (ja) 二重接地を有するｒｆパワー・パッケージ
JP2735912B2 (ja) インバータ装置
JPH09172221A (ja) 光半導体素子の実装構造
US5399906A (en) High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator
EP0408904A2 (en) Surface mounting semiconductor device and method
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP2919674B2 (ja) 混成集積回路
JP2735920B2 (ja) インバータ装置
JP3714808B2 (ja) 半導体装置
JP3831173B2 (ja) 半導体モジュール
JP2606487B2 (ja) 半導体装置
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPH08148601A (ja) 多層配線基板
JP2583507B2 (ja) 半導体実装回路装置
JP2592869Y2 (ja) 混成ｉｃ装置
JP2002246519A (ja) フリップチップ実装構造
JPH08274225A (ja) 半導体部品
JPH0729940A (ja) 半導体装置
JPH05251598A (ja) 半導体チップモジュール
JPH1131755A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080512

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080623

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term