JP2919674B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2919674B2 JP2919674B2 JP4190706A JP19070692A JP2919674B2 JP 2919674 B2 JP2919674 B2 JP 2919674B2 JP 4190706 A JP4190706 A JP 4190706A JP 19070692 A JP19070692 A JP 19070692A JP 2919674 B2 JP2919674 B2 JP 2919674B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- hybrid integrated
- metal substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Description
【0001】
【産業上の利用分野】本発明は混成集積回路、特にパワ
ー部と小信号部とを集積化したパワーモノICを搭載し
た混成集積回路に関する。
ー部と小信号部とを集積化したパワーモノICを搭載し
た混成集積回路に関する。
【0002】
【従来の技術】従来、パワー系の半導体素子を搭載した
混成集積回路は図2に示す如く、セラミックスあるいは
表面を陽極酸化したアルミニウム等の絶縁基板(11)
と、前記基板(11)上に任意の形状に設けられた導電
路(12)と、前記導電路(12)上に半田付けされた
ヒートシンク(13)とそのヒートシンク(13)上に
固着されたパワートランジスタ等のパワー系の素子(1
4)と、そのパワー素子(14)と周辺の導電路(1
2)とを接続するボンディングワイヤ線(15)とで構
成され、所望出力の混成集積回路が実現されている。
混成集積回路は図2に示す如く、セラミックスあるいは
表面を陽極酸化したアルミニウム等の絶縁基板(11)
と、前記基板(11)上に任意の形状に設けられた導電
路(12)と、前記導電路(12)上に半田付けされた
ヒートシンク(13)とそのヒートシンク(13)上に
固着されたパワートランジスタ等のパワー系の素子(1
4)と、そのパワー素子(14)と周辺の導電路(1
2)とを接続するボンディングワイヤ線(15)とで構
成され、所望出力の混成集積回路が実現されている。
【0003】このような混成集積回路のヒートシンク上
に搭載されるパワー素子は、パワー段のみを構成する回
路が集積化されており、そのパワー素子を駆動させるド
ライバー用の小信号系の駆動用の回路素子は図では示さ
れてないがパワー素子の近傍の導電路上に接続され両者
が接続される。
に搭載されるパワー素子は、パワー段のみを構成する回
路が集積化されており、そのパワー素子を駆動させるド
ライバー用の小信号系の駆動用の回路素子は図では示さ
れてないがパワー素子の近傍の導電路上に接続され両者
が接続される。
【0004】
【発明が解決しようとする課題】従って、従来の混成集
積回路ではパワー素子とそのパワー素子を駆動させる小
信号素子とが夫々別に搭載されているため約10A以上
の大出力を有するパワー用の混成集積回路が実現でき
る。しかし、最近、パワー部とそのパワー部を駆動させ
る小信号部とが1チップ化された(例えば高耐圧用のM
OSFET等)LSI素子が出現している。かかる素子
のパワー出力は前述した従来の混成集積回路の如き、大
出力ではなく約1〜10A位の大きさの出力である。
積回路ではパワー素子とそのパワー素子を駆動させる小
信号素子とが夫々別に搭載されているため約10A以上
の大出力を有するパワー用の混成集積回路が実現でき
る。しかし、最近、パワー部とそのパワー部を駆動させ
る小信号部とが1チップ化された(例えば高耐圧用のM
OSFET等)LSI素子が出現している。かかる素子
のパワー出力は前述した従来の混成集積回路の如き、大
出力ではなく約1〜10A位の大きさの出力である。
【0005】しかしながら、放熱性を考慮するとヒート
シンクの厚みは最低でも2.5〜3mm位の厚みが必要
であり、パワー部の電極と導電路とを接続する約200
μm径の太いAlワイヤ線はボンディング接続できるも
のの、小信号部の電極と導電路とを接続する約40μm
径の細いAlワイヤ線はボンディング接続が行えず、パ
ワー部と小信号部とを備えた、いわゆるパワーモノIC
を従来の混成集積回路では実装することができなかっ
た。
シンクの厚みは最低でも2.5〜3mm位の厚みが必要
であり、パワー部の電極と導電路とを接続する約200
μm径の太いAlワイヤ線はボンディング接続できるも
のの、小信号部の電極と導電路とを接続する約40μm
径の細いAlワイヤ線はボンディング接続が行えず、パ
ワー部と小信号部とを備えた、いわゆるパワーモノIC
を従来の混成集積回路では実装することができなかっ
た。
【0006】この発明は、上述した課題に鑑みてなされ
たものであり、この発明の目的は、パワー回路部とその
パワー回路部を駆動させる小信号系回路とがモノIC化
されたパワー半導体素子を搭載できる混成集積回路を提
供することにある。
たものであり、この発明の目的は、パワー回路部とその
パワー回路部を駆動させる小信号系回路とがモノIC化
されたパワー半導体素子を搭載できる混成集積回路を提
供することにある。
【0007】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路
は、金属基板の一主面上に絶縁層を介して形成された導
電路上に複数の回路素子が接続され、導電路のアースラ
イン又は電源ラインと金属基板とを電気的に接続し、パ
ワー回路部とそのパワー回路部を駆動させる小信号系回
路部とがモノIC化されたパワー半導体素子が絶縁層を
介えすことなく金属基板上に搭載され、周辺のパッドと
ワイヤ線で接続したことを特徴としている。
目的を達成するため、この発明に係わる混成集積回路
は、金属基板の一主面上に絶縁層を介して形成された導
電路上に複数の回路素子が接続され、導電路のアースラ
イン又は電源ラインと金属基板とを電気的に接続し、パ
ワー回路部とそのパワー回路部を駆動させる小信号系回
路部とがモノIC化されたパワー半導体素子が絶縁層を
介えすことなく金属基板上に搭載され、周辺のパッドと
ワイヤ線で接続したことを特徴としている。
【0008】また、この発明に係わる混成集積回路は、
金属基板の一主面上に絶縁層を介して形成された導電路
上に複数の回路素子が接続され、導電路のアースライン
又は電源ラインと金属基板とを電気的に接続し、パワー
回路部とそのパワー回路部を駆動させる小信号系回路部
とがモノIC化され且つグランド電位がその基板にある
パワー半導体素子が絶縁層を介えすことなく金属基板上
に搭載され、小信号系回路用の比較的細いワイヤ線とパ
ワー回路部用の比較的太いワイヤ線が周辺のパッドと接
続されたことを特徴としている。
金属基板の一主面上に絶縁層を介して形成された導電路
上に複数の回路素子が接続され、導電路のアースライン
又は電源ラインと金属基板とを電気的に接続し、パワー
回路部とそのパワー回路部を駆動させる小信号系回路部
とがモノIC化され且つグランド電位がその基板にある
パワー半導体素子が絶縁層を介えすことなく金属基板上
に搭載され、小信号系回路用の比較的細いワイヤ線とパ
ワー回路部用の比較的太いワイヤ線が周辺のパッドと接
続されたことを特徴としている。
【0009】
【作用】以上のように構成される混成集積回路において
は、従来の構造では実装不可能であった、パワー回路部
とそのパワー回路部を駆動させる小信号系回路とが1チ
ップ化されたパワーモノ型のパワー半導体素子を固着実
装することができる。即ち、細線(約30μ〜40μ)
と太線(約200μ〜300μ)とのボンディングワイ
ヤ接続を必要とするパワーモノ型の半導体素子を固着実
装することができる。
は、従来の構造では実装不可能であった、パワー回路部
とそのパワー回路部を駆動させる小信号系回路とが1チ
ップ化されたパワーモノ型のパワー半導体素子を固着実
装することができる。即ち、細線(約30μ〜40μ)
と太線(約200μ〜300μ)とのボンディングワイ
ヤ接続を必要とするパワーモノ型の半導体素子を固着実
装することができる。
【0010】また、この様に構成される混成集積回路で
は、金属基板がグランド電位となり、その金属基板上に
直接シリコン基板がグランド電位となっているパワーモ
ノICを固着するためにパワーモノICの誤動作を防止
することができる。
は、金属基板がグランド電位となり、その金属基板上に
直接シリコン基板がグランド電位となっているパワーモ
ノICを固着するためにパワーモノICの誤動作を防止
することができる。
【0011】
【実施例】以下に図1に示した実施例に基づいて本発明
を説明する。図1は本発明の混成集積回路の要部拡大断
面図であり、(1)は混成集積回路基板、(2)は絶縁
樹脂層、(3)は導電路、(5)はパワー半導体素子、
(6)(7)はワイヤ線である。
を説明する。図1は本発明の混成集積回路の要部拡大断
面図であり、(1)は混成集積回路基板、(2)は絶縁
樹脂層、(3)は導電路、(5)はパワー半導体素子、
(6)(7)はワイヤ線である。
【0012】金属基板(1)は良熱伝導性に優れたアル
ミニウム基板が用いられ、その表面は周知技術である陽
極酸化法により、酸化アルミニウム膜が形成されてい
る。基板(1)上にはエポキシ樹脂等の絶縁樹脂層
(2)を介して、銅箔あるいは金属メッキ等の手段によ
り所望形状の導電路(3)が形成されている。導電路
(3)上の所定位置には、図示されないがトランジス
タ、チップ抵抗、チップコンデンサー等の複数の回路素
子が固着実装されている。そして、導電路(3)のアー
スライン又は電源は、金属基板(1)特有の浮遊容量に
よる回路誤動作を抑制するために、金属基板(1)とワ
イヤーボンディング等の接続手段(4)により電気接続
され、電位の安定化が保たれている。
ミニウム基板が用いられ、その表面は周知技術である陽
極酸化法により、酸化アルミニウム膜が形成されてい
る。基板(1)上にはエポキシ樹脂等の絶縁樹脂層
(2)を介して、銅箔あるいは金属メッキ等の手段によ
り所望形状の導電路(3)が形成されている。導電路
(3)上の所定位置には、図示されないがトランジス
タ、チップ抵抗、チップコンデンサー等の複数の回路素
子が固着実装されている。そして、導電路(3)のアー
スライン又は電源は、金属基板(1)特有の浮遊容量に
よる回路誤動作を抑制するために、金属基板(1)とワ
イヤーボンディング等の接続手段(4)により電気接続
され、電位の安定化が保たれている。
【0013】本実施例で使用されるパワー半導体素子
(5)はパワートランジスタの如き、パワー回路のみが
形成されるものではなく、パワー回路部とそのパワー回
路部を駆動させる小信号系回路とがモノIC化(1チッ
プ化)された、例えば高耐圧用MOSFET等のパワー
モノICが使用される。かかる素子(5)を基板(1)
上の導電路(3)と接続する場合二種類のワイヤ線
(6)(7)を必要とする。即ち、パワー回路部領域に
形成された電極は約200μ〜500μ径の比較的太い
Alワイヤ線(6)が用いられて接続され、小信号回路
領域に形成された電極は約20μ〜50μ径の比較的細
いAl等のワイヤ線(7)が用いられて接続される。
(5)はパワートランジスタの如き、パワー回路のみが
形成されるものではなく、パワー回路部とそのパワー回
路部を駆動させる小信号系回路とがモノIC化(1チッ
プ化)された、例えば高耐圧用MOSFET等のパワー
モノICが使用される。かかる素子(5)を基板(1)
上の導電路(3)と接続する場合二種類のワイヤ線
(6)(7)を必要とする。即ち、パワー回路部領域に
形成された電極は約200μ〜500μ径の比較的太い
Alワイヤ線(6)が用いられて接続され、小信号回路
領域に形成された電極は約20μ〜50μ径の比較的細
いAl等のワイヤ線(7)が用いられて接続される。
【0014】上述したパワー半導体素子(5)はその基
板、即ち、素子(5)のシリコン基板がグランド電位で
あるものが用いられているために、パワー半導体素子
(5)を安定化させるためには素子(5)の基板をグラ
ンド電位とする必要がある。そこで、本発明では絶縁樹
脂層(2)を介すことなく、金属基板(1)上に直接パ
ワー半導体素子(5)を固着実装する。基板(1)の表
面に上述したような酸化アルミニウムがある場合には、
かかる酸化膜をエッチングあるいはドリル等によって除
去して基板(1)の表面を露出させる必要がある。
板、即ち、素子(5)のシリコン基板がグランド電位で
あるものが用いられているために、パワー半導体素子
(5)を安定化させるためには素子(5)の基板をグラ
ンド電位とする必要がある。そこで、本発明では絶縁樹
脂層(2)を介すことなく、金属基板(1)上に直接パ
ワー半導体素子(5)を固着実装する。基板(1)の表
面に上述したような酸化アルミニウムがある場合には、
かかる酸化膜をエッチングあるいはドリル等によって除
去して基板(1)の表面を露出させる必要がある。
【0015】パワー半導体素子(5)は基板(1)上に
Agペースト等のろう材により固着された後、パワー半
導体素子(5)の周辺に延在形成された固着パッドと上
述した二種類のワイヤ線(6)(7)によって電気的に
接続される。即ち、パワー半導体素子(5)の小信号回
路領域に形成された電極と固着パッドが細いAl線等の
ワイヤ線(7)で接続され、パワー回路領域に形成され
た例えば、ベース、エミッタ電極と他の固着パッドが太
いAl線等のワイヤ線(6)で接続される。
Agペースト等のろう材により固着された後、パワー半
導体素子(5)の周辺に延在形成された固着パッドと上
述した二種類のワイヤ線(6)(7)によって電気的に
接続される。即ち、パワー半導体素子(5)の小信号回
路領域に形成された電極と固着パッドが細いAl線等の
ワイヤ線(7)で接続され、パワー回路領域に形成され
た例えば、ベース、エミッタ電極と他の固着パッドが太
いAl線等のワイヤ線(6)で接続される。
【0016】かかる、本発明に依れば、集積回路のグラ
ンド電位が金属基板(1)にあるその金属基板(1)上
に直接、グランド電位がシリコン基板にあるパワーモノ
ICを固着実装することにより、パワーモノIC(5)
と基板(1)との表面差が約1μ〜1.5μm程度とな
り、従来実装できなかったパワーモノICを実装するこ
とができる。
ンド電位が金属基板(1)にあるその金属基板(1)上
に直接、グランド電位がシリコン基板にあるパワーモノ
ICを固着実装することにより、パワーモノIC(5)
と基板(1)との表面差が約1μ〜1.5μm程度とな
り、従来実装できなかったパワーモノICを実装するこ
とができる。
【0017】また、基板(1)がグランド電位であるた
めにパワーモノIC(5)が誤動作することなく安定化
し、信頼性の優れた混成集積回路を提供することができ
る。
めにパワーモノIC(5)が誤動作することなく安定化
し、信頼性の優れた混成集積回路を提供することができ
る。
【0018】
【発明の効果】以上に詳述した如く、本発明に依れば、
従来構造では実装困難であったパワー回路部とそのパワ
ー回路部を駆動させる小信号回路とが1チップ化され
た、いわゆるパワーモノICを放熱特性をあまり低下さ
せることなく実装することが可能とできる。
従来構造では実装困難であったパワー回路部とそのパワ
ー回路部を駆動させる小信号回路とが1チップ化され
た、いわゆるパワーモノICを放熱特性をあまり低下さ
せることなく実装することが可能とできる。
【0019】また、本発明に依れば、金属基板上に直接
グランド電位が基板にあるパワーモノICを固着実装す
ることにより、パワーモノICの動作を安定化させるこ
とができる。その結果、信頼性の優れた混成集積回路を
提供することができる。
グランド電位が基板にあるパワーモノICを固着実装す
ることにより、パワーモノICの動作を安定化させるこ
とができる。その結果、信頼性の優れた混成集積回路を
提供することができる。
【図1】本発明の実施例を示す要部拡大断面図である。
【図2】従来例を示す断面図である。
(1) 金属基板 (2) 絶縁樹脂層 (3) 導電路 (4) 接続手段 (5) パワー半導体素子 (6)(7) ワイヤ線
Claims (2)
- 【請求項1】 金属基板の一主面上に絶縁樹脂層を介し
て形成された導電路上に複数の回路素子が接続され、前
記導電路の中のアースラインと前記金属基板とが電気的
に接続された混成集積回路であって、前記回路素子の中には、 パワー回路部と前記パワー回路
部を駆動させる小信号系回路部とがモノIC化されたパ
ワー半導体素子を有し、前記パワー半導体素子を構成す
るシリコン基板は、前記絶縁樹脂層の除去領域を介して
露出された前記金属基板と電気的に固着され、 前記小信号系回路用の約20〜50μm径のワイヤー線
と前記パワー回路用の約200〜500μm径のワイヤ
ー線が、前記パワー半導体素子と前記金属基板上のパッ
ドとの間で接続されていることを特徴とする混成集積回
路。 - 【請求項2】 前記アースラインは、前記絶縁樹脂層お
よびその下層の酸化膜が取り除かれた領域に直接前記ワ
イヤ線を介して接続され、前記金属基板がグランド電位
に固定される請求項1記載の混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4190706A JP2919674B2 (ja) | 1992-07-17 | 1992-07-17 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4190706A JP2919674B2 (ja) | 1992-07-17 | 1992-07-17 | 混成集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0637421A JPH0637421A (ja) | 1994-02-10 |
JP2919674B2 true JP2919674B2 (ja) | 1999-07-12 |
Family
ID=16262487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4190706A Expired - Fee Related JP2919674B2 (ja) | 1992-07-17 | 1992-07-17 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919674B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4340550A (en) * | 1980-11-24 | 1982-07-20 | E. I. Du Pont De Nemours And Company | Oligomer pellets of ethylene terephthalate |
JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバic実装モジュール及びそれを使用した平板型表示装置 |
KR100764388B1 (ko) * | 2006-03-17 | 2007-10-05 | 삼성전기주식회사 | 양극산화 금속기판 모듈 |
JP4563980B2 (ja) * | 2006-10-13 | 2010-10-20 | 三菱電機株式会社 | 表面実装型パッケージ及び半導体装置 |
JP5188110B2 (ja) * | 2007-06-27 | 2013-04-24 | 三洋電機株式会社 | 回路装置 |
AT512525B1 (de) | 2012-05-04 | 2013-09-15 | Mikroelektronik Ges Mit Beschraenkter Haftung Ab | Leiterplatte, insbesondere für ein Leistungselektronikmodul, umfassend ein elektrisch leitfähiges Substrat |
-
1992
- 1992-07-17 JP JP4190706A patent/JP2919674B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0637421A (ja) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3051011B2 (ja) | パワ−モジュ−ル | |
JP2988243B2 (ja) | パワー混成集積回路装置 | |
JP2919674B2 (ja) | 混成集積回路 | |
KR100503531B1 (ko) | 반도체디바이스 | |
JP2735912B2 (ja) | インバータ装置 | |
KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JP3048707B2 (ja) | 混成集積回路 | |
JP3183064B2 (ja) | 半導体装置 | |
JP3296626B2 (ja) | 混成集積回路装置 | |
JP2691352B2 (ja) | 電子部品塔載装置 | |
JP2841945B2 (ja) | 半導体装置 | |
JP3011502B2 (ja) | 混成集積回路 | |
JP2735920B2 (ja) | インバータ装置 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JPH05144985A (ja) | 混成集積回路装置 | |
JPH05235567A (ja) | 混成集積回路装置 | |
JP3177934B2 (ja) | マルチチップ半導体装置 | |
JP2892687B2 (ja) | 半導体素子用パツケージ | |
JP2880817B2 (ja) | 半導体集積回路装置 | |
JPS60206673A (ja) | サ−マルヘツド | |
JPH0864719A (ja) | 混成集積回路 | |
JPH05315470A (ja) | マルチチップモジュール | |
JPH05259368A (ja) | 電子回路素子搭載用リードフレーム | |
JPS6041853B2 (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |