JP2892687B2 - 半導体素子用パツケージ - Google Patents
半導体素子用パツケージInfo
- Publication number
- JP2892687B2 JP2892687B2 JP1149659A JP14965989A JP2892687B2 JP 2892687 B2 JP2892687 B2 JP 2892687B2 JP 1149659 A JP1149659 A JP 1149659A JP 14965989 A JP14965989 A JP 14965989A JP 2892687 B2 JP2892687 B2 JP 2892687B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- package
- semiconductor element
- wiring
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を搭載した新規な半導体素子用
パツケージに関する。
パツケージに関する。
〔従来の技術〕 近年、半導体素子を搭載するコンピユータの処理速度
の高速化、また、筐体の小型化の要求から、年々、半導
体素子は、高集積化，大型化が進んでいる。それに伴い
半導体素子一個当りの入出力端子数，発熱量も増大する
傾向にある。このため、半導体素子を搭載するパツケー
ジにおいても、高速化，多端子化，小型化，高放熱化が
求められてきている。
の高速化、また、筐体の小型化の要求から、年々、半導
体素子は、高集積化，大型化が進んでいる。それに伴い
半導体素子一個当りの入出力端子数，発熱量も増大する
傾向にある。このため、半導体素子を搭載するパツケー
ジにおいても、高速化，多端子化，小型化，高放熱化が
求められてきている。
パツケージ内において、伝搬遅延時間を抑えて高速化
するには、パツケージの配線のインダクタンスが問題と
なる。それは、日経マイクロデバイス３月号（1989）に
述べられているように、出力信号が一斉に電位が変化し
たとき、電源、グランド配線には、大きな過渡電流が流
れることによる。電源、グランド配線に寄生インダクタ
ンスがあると過渡電流により、電源、グランド配線に雑
音が生じてしまう。このため、インダクタンスは、出来
るだけ小さくなければならない。
するには、パツケージの配線のインダクタンスが問題と
なる。それは、日経マイクロデバイス３月号（1989）に
述べられているように、出力信号が一斉に電位が変化し
たとき、電源、グランド配線には、大きな過渡電流が流
れることによる。電源、グランド配線に寄生インダクタ
ンスがあると過渡電流により、電源、グランド配線に雑
音が生じてしまう。このため、インダクタンスは、出来
るだけ小さくなければならない。
インダクタンスを小さくするには、配線長を短くする
のが有効である。そのためには、半導体素子の近くから
パツケージの入出力端子を出すのが有効である。しか
し、従来からある入出力端子数を多く採れる構造である
パツケージの一表面から外部接続用端子を規則的に設け
たPGA（Pin Grin Array）パツケージは、“超高速バイ
ポーラ・デバイス”（菅野卓雄監修，永田穣編，培風
館,1985年発行）に見られるように、通常、半導体素子
を搭載した基板のキヤビテイ部に該当するパツケージ外
表面には、外部接続用の入出力端子を設けていなかつ
た。
のが有効である。そのためには、半導体素子の近くから
パツケージの入出力端子を出すのが有効である。しか
し、従来からある入出力端子数を多く採れる構造である
パツケージの一表面から外部接続用端子を規則的に設け
たPGA（Pin Grin Array）パツケージは、“超高速バイ
ポーラ・デバイス”（菅野卓雄監修，永田穣編，培風
館,1985年発行）に見られるように、通常、半導体素子
を搭載した基板のキヤビテイ部に該当するパツケージ外
表面には、外部接続用の入出力端子を設けていなかつ
た。
パツケージ−表面全面に入出力端子を用いているPGA
は、ハンドブツク オブ マイクロエレクトロニスク
パツケージング エンド インターコネクシヨン テク
ノロジイーズ（エフ，エヌシンナジユライ，エレクトロ
ケミカル パブリケーシヨンズ リミテツド）“Handbo
ok of Microelectronics Packaging and Interconnecti
on Technologies"（F.N.SINNADURAI,Electrochemical p
ablications limited,1985年発行）などに見られるもの
のパツケージ基板内の配線に関しては何ら注意が払われ
ていなかつた。
は、ハンドブツク オブ マイクロエレクトロニスク
パツケージング エンド インターコネクシヨン テク
ノロジイーズ（エフ，エヌシンナジユライ，エレクトロ
ケミカル パブリケーシヨンズ リミテツド）“Handbo
ok of Microelectronics Packaging and Interconnecti
on Technologies"（F.N.SINNADURAI,Electrochemical p
ablications limited,1985年発行）などに見られるもの
のパツケージ基板内の配線に関しては何ら注意が払われ
ていなかつた。
従来、通常の多層配線基板内は、信号伝送用導電層，
電源供給用導電層及びグランド接続用導電層等の多数の
系統の配線導電層からなつている。従来の配線は、これ
らの信号，電源，グランド配線ともに同様に扱われ、配
線されていた。すなわち、従来のパツケージ構造におい
ては、基板内は、断面形状がほぼ均一な細かい線で混在
して配線され、外部接続用端子へ接続されていた。ま
た、通常、基板上に薄膜配線層を用いたパツケージは、
基板厚方向の導電層は、外部接続用端子の配列の位置と
同じに配置されていた。
電源供給用導電層及びグランド接続用導電層等の多数の
系統の配線導電層からなつている。従来の配線は、これ
らの信号，電源，グランド配線ともに同様に扱われ、配
線されていた。すなわち、従来のパツケージ構造におい
ては、基板内は、断面形状がほぼ均一な細かい線で混在
して配線され、外部接続用端子へ接続されていた。ま
た、通常、基板上に薄膜配線層を用いたパツケージは、
基板厚方向の導電層は、外部接続用端子の配列の位置と
同じに配置されていた。
電源配線と信号配線とを区別したパツケージとして、
実開昭62−74334号においては、信号配線とは別に半導
体素子の下に電源用プレートを用いることによつて、電
源配線のボンデイングを容易にするパツケージを提供し
ている。
実開昭62−74334号においては、信号配線とは別に半導
体素子の下に電源用プレートを用いることによつて、電
源配線のボンデイングを容易にするパツケージを提供し
ている。
一方、発熱量が大きい半導体素子を用いる場合、パツ
ケージに大きなフインをつけたり、冷却風の速度を速く
したり、半導体素子をフイン側に搭載するキヤビテイ・
ダウン型のパツケージを用いていた。
ケージに大きなフインをつけたり、冷却風の速度を速く
したり、半導体素子をフイン側に搭載するキヤビテイ・
ダウン型のパツケージを用いていた。
また、高速動作が要求されるコンピユータにおいて
は、信号切り替え時に瞬間電流による電圧変動を抑える
ため、パツケージを搭載するプリント基板にコンデンサ
素子を内蔵したり、パツケージの近くにコンデンサ素子
を接続したり、特開昭62−169461号に見られるようにパ
ツケージの一部にコンデンサ素子を形成した構造を採用
していた。
は、信号切り替え時に瞬間電流による電圧変動を抑える
ため、パツケージを搭載するプリント基板にコンデンサ
素子を内蔵したり、パツケージの近くにコンデンサ素子
を接続したり、特開昭62−169461号に見られるようにパ
ツケージの一部にコンデンサ素子を形成した構造を採用
していた。
従来の通常のPGAにおいては、半導体素子を搭載した
基板のキヤビテイ部に該当するパツケージ外表面には、
外部接続用の入出力端子を設けていない。このため、パ
ツケージの基板上に薄膜配線層を用いた場合及び基板内
配線の場合においても、電源供給用導電層及びグランド
接続用導電層は、信号伝送用導電層と同様にパツケージ
外周方向に拡大され、信号伝送用導電層と電源供給用導
電層及びグランド接続用導電層の端子の位置が混在され
ていた。このため、配線長が長くなりインダクタンスが
大きくなるとともに、特に、誘電率が高いセラミツクス
基板内を通る配線が通る場合、信号伝送遅延時間が大き
くなつていた。また、実開昭62−74334号に見られるよ
うに電源プレートを用いると、信号用ボンデイングと電
源用ボンデイングの距離が異なつてしまう。パツケージ
組立においては、信号用，電源用の区別無くボンデイン
グできることが好ましい。また、半導体素子の大型化に
伴い、金属プレートとの接着が困難になる。さらに、半
導体素子中に発生した熱は、パツケージ内へ広がること
なく、端子を通して引かれるのみである。
基板のキヤビテイ部に該当するパツケージ外表面には、
外部接続用の入出力端子を設けていない。このため、パ
ツケージの基板上に薄膜配線層を用いた場合及び基板内
配線の場合においても、電源供給用導電層及びグランド
接続用導電層は、信号伝送用導電層と同様にパツケージ
外周方向に拡大され、信号伝送用導電層と電源供給用導
電層及びグランド接続用導電層の端子の位置が混在され
ていた。このため、配線長が長くなりインダクタンスが
大きくなるとともに、特に、誘電率が高いセラミツクス
基板内を通る配線が通る場合、信号伝送遅延時間が大き
くなつていた。また、実開昭62−74334号に見られるよ
うに電源プレートを用いると、信号用ボンデイングと電
源用ボンデイングの距離が異なつてしまう。パツケージ
組立においては、信号用，電源用の区別無くボンデイン
グできることが好ましい。また、半導体素子の大型化に
伴い、金属プレートとの接着が困難になる。さらに、半
導体素子中に発生した熱は、パツケージ内へ広がること
なく、端子を通して引かれるのみである。
また、入出力端子が増加に伴い半導体素子が大型化す
ると、半導体素子の裏面部分に該当するパツケージ部分
を利用してないため、パツケージ寸法が大きなものとな
り、高性能，高密度実装に適さなくなる。
ると、半導体素子の裏面部分に該当するパツケージ部分
を利用してないため、パツケージ寸法が大きなものとな
り、高性能，高密度実装に適さなくなる。
一方、近年、コンピユータ筐体の小型化のために、パ
ツケージの放熱用のフインを大きくとれなくなつて来て
いる。そのため、パツケージ上のフインからの放熱には
限界があり、プリント基板からの放熱を有効に利用する
必要が生じて来た。しかし、従来の通常のPGAは、半導
体素子の裏側部分に該当するパツケージ外表面に外部接
続用端子を有していないため、プリント基板に熱を逃す
ためには、パツケージ外周部にある外部接続用端子を伝
わり、熱を通していた。このため、放熱経路が長くな
り、パツケージ内の熱抵抗が大きくなるため、近年、益
々、発熱量の増大している半導体素子を搭載する場合、
放熱特性の十分な構造とは言えない。また、半導体素子
をフイン側につけるキヤビテイ・ダウン型のパツケージ
では、フインとは反対側のパツケージを搭載する配線基
板側に配線を接続しなければならないため、パツケージ
構造が複雑になつてしまう。
ツケージの放熱用のフインを大きくとれなくなつて来て
いる。そのため、パツケージ上のフインからの放熱には
限界があり、プリント基板からの放熱を有効に利用する
必要が生じて来た。しかし、従来の通常のPGAは、半導
体素子の裏側部分に該当するパツケージ外表面に外部接
続用端子を有していないため、プリント基板に熱を逃す
ためには、パツケージ外周部にある外部接続用端子を伝
わり、熱を通していた。このため、放熱経路が長くな
り、パツケージ内の熱抵抗が大きくなるため、近年、益
々、発熱量の増大している半導体素子を搭載する場合、
放熱特性の十分な構造とは言えない。また、半導体素子
をフイン側につけるキヤビテイ・ダウン型のパツケージ
では、フインとは反対側のパツケージを搭載する配線基
板側に配線を接続しなければならないため、パツケージ
構造が複雑になつてしまう。
また、コンデンサ素子をパツケージ付近に外付けした
場合には、半導体素子からコンデンサまでの配線長が長
くなるため、電源電圧変動を十分に抑えられない。そし
て、電源供給用導電層及びグランド接続用導電層の配線
が細いため、外部からの電源電圧変動に対して弱く誤動
作の原因の一つとなつていた。
場合には、半導体素子からコンデンサまでの配線長が長
くなるため、電源電圧変動を十分に抑えられない。そし
て、電源供給用導電層及びグランド接続用導電層の配線
が細いため、外部からの電源電圧変動に対して弱く誤動
作の原因の一つとなつていた。
本発明の目的は、上記の問題を解消し、高発熱量大型
の半導体素子の搭載が可能で且つ高速信号伝送特性を有
する半導体素子用パツケージを提供することにある。
の半導体素子の搭載が可能で且つ高速信号伝送特性を有
する半導体素子用パツケージを提供することにある。
本発明による半導体素子用パツケージは、絶縁性ベー
ス基板の内部に、基板幅方向に対して平行に広がり、同
じ平面内で複数の領域に分割される第１の導電層を有す
る多層配線基板と、半導体素子が搭載される基板表面の
裏面に設けられる複数の外部接続端子とを備える。さら
に、半導体素子の電源配線またはグランド配線が、半導
体素子搭載面から多層配線基板の内部へ垂直に設けられ
る第２の導電層によって第１の導電層と接続されると共
に、一つの外部接続端子が、半導体素子搭載面の裏面か
ら多層配線基板の内部へ垂直に設けられる第３の導電層
によって第１の導電層と接続される。ここで、第１の導
電層の平面内において、第２の導電層が第１の導電層に
接続される位置と第３の導電層が第１の導電層に接続さ
れる位置とが異なる。さらに、半導体素子の信号伝送用
配線が、多層配線基板の表面から裏面まで垂直に設けら
れかつ第１の導電層に設けられた孔の中を第１の導電層
に接触すること無く通る第４の導電層によって、他の外
部接続端子に接続される。
ス基板の内部に、基板幅方向に対して平行に広がり、同
じ平面内で複数の領域に分割される第１の導電層を有す
る多層配線基板と、半導体素子が搭載される基板表面の
裏面に設けられる複数の外部接続端子とを備える。さら
に、半導体素子の電源配線またはグランド配線が、半導
体素子搭載面から多層配線基板の内部へ垂直に設けられ
る第２の導電層によって第１の導電層と接続されると共
に、一つの外部接続端子が、半導体素子搭載面の裏面か
ら多層配線基板の内部へ垂直に設けられる第３の導電層
によって第１の導電層と接続される。ここで、第１の導
電層の平面内において、第２の導電層が第１の導電層に
接続される位置と第３の導電層が第１の導電層に接続さ
れる位置とが異なる。さらに、半導体素子の信号伝送用
配線が、多層配線基板の表面から裏面まで垂直に設けら
れかつ第１の導電層に設けられた孔の中を第１の導電層
に接触すること無く通る第４の導電層によって、他の外
部接続端子に接続される。
本発明によれば、多層配線基板中を通る電源またはグ
ランド配線の経路及び信号伝送用配線の経路が最小限に
抑えれらるため、誘導成分が小さくなり、信号伝搬時間
の遅延を最小限にでき、かつ、放熱経路を短くできるた
め、パツケージの放熱性が向上される。
ランド配線の経路及び信号伝送用配線の経路が最小限に
抑えれらるため、誘導成分が小さくなり、信号伝搬時間
の遅延を最小限にでき、かつ、放熱経路を短くできるた
め、パツケージの放熱性が向上される。
［実施例１］ 第１図（ａ）は本発明の第一実施例を示す断面図であ
る。半導体素子１は絶縁性ベース基板７に固着されてい
る。絶縁性ベース基板７の材質は、窒化アルミニウム
（AlN）焼結体である。窒化アルミニウムの熱膨張係数
は、3.4×10-6/℃と半導体素子の材質であるシリコンの
熱膨張係数と近いため、半導体素子１との接続信頼性が
十分に大きい。更に、窒化アルミニウムの熱伝導率が20
0W/mKと比較的大きいため、半導体素子１からの発熱を
十分にパツケージを搭載するプリント基板（図示せず）
やアルミニウム，銅等の金属、または、高熱伝導性セラ
ミツクス等からなるフイン（図示せず）へ伝えることが
できる。尚、ここでは、絶縁性ベース基板７として窒化
アルミニウムを用いたが、窒化アルミニウム以外の材料
でも熱膨張係数がシリコンと同等であつて熱伝導率が十
分に高い絶縁性材料であれば適用可能である。半導体素
子１の発熱量が比較的小さい場合は、フインを付けなく
とも良い。フインを付けない場合、パツケージの高さを
低くでき、更に高密度化に適している。絶縁性ベース基
板７は、窒化アルミニウム（AlN）のグリーンシートに
貫通孔を設け、それにタングステンのペーストを圧入
し、表面に配線パターンを印刷したグリーンシートを積
層して同時焼成し、コバールの外部接続用端子を固着し
たものである。上記窒化アルミニウム以外でも、アルミ
ナ（Al2O3），ムライト，エポキシガラス，ポリイミド
ガラスのように材料内部に導電層を形成できる絶縁体で
あれば良い。又、半導体素子としてシリコン以外のGaAs
等の材料からなるものも考えられ、基板材料は、該半導
体素子の熱膨張係数に近い係数を有することが望まし
い。パツケージの気密性の信頼性を考慮すると絶縁性ベ
ース基板７及び絶縁性キヤツプ基板５の熱膨張係数は同
等であることが好ましい。上記記載した材料のなかでパ
ツケージの気密性の信頼性が最も高い組合せは、本発明
の実施例１に示すように、絶縁性ベース基板７及び絶縁
性キヤツプ基板５に同じ材質である窒化アルミニウム
（AlN）を用いたパツケージである。パツケージの気密
性を保つため、前記の導電層9,14および12を含んだ絶縁
性ベース基板７は外周部のパツケージ封止層６により絶
縁性キヤツプ基板５と固着封止する。
る。半導体素子１は絶縁性ベース基板７に固着されてい
る。絶縁性ベース基板７の材質は、窒化アルミニウム
（AlN）焼結体である。窒化アルミニウムの熱膨張係数
は、3.4×10-6/℃と半導体素子の材質であるシリコンの
熱膨張係数と近いため、半導体素子１との接続信頼性が
十分に大きい。更に、窒化アルミニウムの熱伝導率が20
0W/mKと比較的大きいため、半導体素子１からの発熱を
十分にパツケージを搭載するプリント基板（図示せず）
やアルミニウム，銅等の金属、または、高熱伝導性セラ
ミツクス等からなるフイン（図示せず）へ伝えることが
できる。尚、ここでは、絶縁性ベース基板７として窒化
アルミニウムを用いたが、窒化アルミニウム以外の材料
でも熱膨張係数がシリコンと同等であつて熱伝導率が十
分に高い絶縁性材料であれば適用可能である。半導体素
子１の発熱量が比較的小さい場合は、フインを付けなく
とも良い。フインを付けない場合、パツケージの高さを
低くでき、更に高密度化に適している。絶縁性ベース基
板７は、窒化アルミニウム（AlN）のグリーンシートに
貫通孔を設け、それにタングステンのペーストを圧入
し、表面に配線パターンを印刷したグリーンシートを積
層して同時焼成し、コバールの外部接続用端子を固着し
たものである。上記窒化アルミニウム以外でも、アルミ
ナ（Al2O3），ムライト，エポキシガラス，ポリイミド
ガラスのように材料内部に導電層を形成できる絶縁体で
あれば良い。又、半導体素子としてシリコン以外のGaAs
等の材料からなるものも考えられ、基板材料は、該半導
体素子の熱膨張係数に近い係数を有することが望まし
い。パツケージの気密性の信頼性を考慮すると絶縁性ベ
ース基板７及び絶縁性キヤツプ基板５の熱膨張係数は同
等であることが好ましい。上記記載した材料のなかでパ
ツケージの気密性の信頼性が最も高い組合せは、本発明
の実施例１に示すように、絶縁性ベース基板７及び絶縁
性キヤツプ基板５に同じ材質である窒化アルミニウム
（AlN）を用いたパツケージである。パツケージの気密
性を保つため、前記の導電層9,14および12を含んだ絶縁
性ベース基板７は外周部のパツケージ封止層６により絶
縁性キヤツプ基板５と固着封止する。
第１図（ｂ）は本発明の実施例のパツケージの半導体
素子を搭載した絶縁性ベース基板７の上面の1/4部分を
示す概略図である。電気的接続は以下のようになつてい
る。半導体素子１はワイヤボンデイング（図示せず）に
より絶縁性ベース基板７上の各電極部（図示せず）へ接
続される。信号用，電源，グランド用配線の電極と共
に、半導体素子周辺の同じ線上に規則的にあるため、配
線の用途によつて区別無く、ワイヤボンデイングの長さ
は実質的に同じである。
素子を搭載した絶縁性ベース基板７の上面の1/4部分を
示す概略図である。電気的接続は以下のようになつてい
る。半導体素子１はワイヤボンデイング（図示せず）に
より絶縁性ベース基板７上の各電極部（図示せず）へ接
続される。信号用，電源，グランド用配線の電極と共
に、半導体素子周辺の同じ線上に規則的にあるため、配
線の用途によつて区別無く、ワイヤボンデイングの長さ
は実質的に同じである。
信号伝送用配線は、配線拡大層４を通り外周部の信号
伝送用の導電層パツド10まで拡大され結線される。信号
伝送用導電層は、導電層10から直下に延びた導電層９を
通り、拡大導電べた層12に設けられた孔の中を通り、拡
大導電べた層12とは接触せずに外部接続用端子13につな
がつている。つまり、信号伝送用配線は、多層配線基板
中において、基板幅方向の成分を有していなく、基板厚
方向の成分のみから成つている。絶縁性キャップ基板５
中の導電層９は基板の表裏を最短距離で繋いでいるた
め、基板に誘電率の大きいセラミツクスを用いた場合で
も伝搬遅延時間は最小限に抑えられる。一方、電源また
はグランド配線は、半導体素子１の近傍にあるパツケー
ジ裏面に規則的に配列された外部接続用端子の間の導電
層パツド11に結線され、導電層14により絶縁性ベース基
板７内に設けられた拡大導電べた層12に接続される。こ
の拡大導電べた層により、電源又はグランド配線は、基
板幅方向に広げられる。電源またはグランド配線を、前
記のように結線することにより配線領域の面積を小さく
することができ、パツケージを小型にできるとともに、
配線長が短くてすむため、誘導成分や配線抵抗を小さく
することができる。拡大導電べた層12の内周部から、絶
縁性ベース基板７に垂直に設けられた導電層により、パ
ツケージの内周部に設けられた外部接続用端子15へ接続
される。図中では、拡大導電べた層12を３層で示した
が、必要に応じて２層や３層以上設けることも可能であ
る。拡大導電べた層12は、グランド接続用及び電源供給
用導電層における容量成分を大きくする効果を有する。
つまり、半導体素子１近くの絶縁性ベース基板内にコン
デンサ素子を内蔵していることになるため、急峻な電圧
変動を減らすことができるとともに、外付けコンデンサ
に比べ回路の配線長を短くすることができる。このた
め、伝送波形の品質の向上が図れると共に伝送時間を減
少できる。また、電源またはグランド配線の横方向の配
線に拡大導電べた層を用いることによつて、電流の通る
面積が広くなるため、誘導成分を小さくすることができ
る。
伝送用の導電層パツド10まで拡大され結線される。信号
伝送用導電層は、導電層10から直下に延びた導電層９を
通り、拡大導電べた層12に設けられた孔の中を通り、拡
大導電べた層12とは接触せずに外部接続用端子13につな
がつている。つまり、信号伝送用配線は、多層配線基板
中において、基板幅方向の成分を有していなく、基板厚
方向の成分のみから成つている。絶縁性キャップ基板５
中の導電層９は基板の表裏を最短距離で繋いでいるた
め、基板に誘電率の大きいセラミツクスを用いた場合で
も伝搬遅延時間は最小限に抑えられる。一方、電源また
はグランド配線は、半導体素子１の近傍にあるパツケー
ジ裏面に規則的に配列された外部接続用端子の間の導電
層パツド11に結線され、導電層14により絶縁性ベース基
板７内に設けられた拡大導電べた層12に接続される。こ
の拡大導電べた層により、電源又はグランド配線は、基
板幅方向に広げられる。電源またはグランド配線を、前
記のように結線することにより配線領域の面積を小さく
することができ、パツケージを小型にできるとともに、
配線長が短くてすむため、誘導成分や配線抵抗を小さく
することができる。拡大導電べた層12の内周部から、絶
縁性ベース基板７に垂直に設けられた導電層により、パ
ツケージの内周部に設けられた外部接続用端子15へ接続
される。図中では、拡大導電べた層12を３層で示した
が、必要に応じて２層や３層以上設けることも可能であ
る。拡大導電べた層12は、グランド接続用及び電源供給
用導電層における容量成分を大きくする効果を有する。
つまり、半導体素子１近くの絶縁性ベース基板内にコン
デンサ素子を内蔵していることになるため、急峻な電圧
変動を減らすことができるとともに、外付けコンデンサ
に比べ回路の配線長を短くすることができる。このた
め、伝送波形の品質の向上が図れると共に伝送時間を減
少できる。また、電源またはグランド配線の横方向の配
線に拡大導電べた層を用いることによつて、電流の通る
面積が広くなるため、誘導成分を小さくすることができ
る。
第１図（ｃ）は絶縁性ベース基板７の半導体素子１の
搭載面と反対側の1/4部分の平面図である。電源又はグ
ランド用端子15は素子１の搭載面の真下に設けられる。
第１図（ｂ）の素子１の搭載面の接続端子11は第１図
（ｃ）の位置とは異なつた位置に設けられる。13は信号
用端子である。
搭載面と反対側の1/4部分の平面図である。電源又はグ
ランド用端子15は素子１の搭載面の真下に設けられる。
第１図（ｂ）の素子１の搭載面の接続端子11は第１図
（ｃ）の位置とは異なつた位置に設けられる。13は信号
用端子である。
第１図（ｄ）に拡大導電べた層のパターンを示す。第
１図（ｄ）以外にも第１図（ｅ），（ｆ）に示すような
パターンを用いても良い。第１図（ｅ）は１層の拡大導
電べた層内を分割している。第１図（ｆ）は１層の拡大
導電べた層内を網目模様にしている。網目模様にすると
導電層の表面積が増えるため、より誘導成分を小さく抑
えることができる。そして、タングステンの面積を少な
くできるため、基板厚方向の熱伝導が良くなる。
１図（ｄ）以外にも第１図（ｅ），（ｆ）に示すような
パターンを用いても良い。第１図（ｅ）は１層の拡大導
電べた層内を分割している。第１図（ｆ）は１層の拡大
導電べた層内を網目模様にしている。網目模様にすると
導電層の表面積が増えるため、より誘導成分を小さく抑
えることができる。そして、タングステンの面積を少な
くできるため、基板厚方向の熱伝導が良くなる。
このような構造のパツケージにおいて、半導体素子１
より発生した熱は、半導体素子の裏面から窒化アルミニ
ウムよりなる絶縁性ベース基板７に伝わる。絶縁性ベー
ス基板７内で熱は広がり、外部接続用端子13及び15を通
りプリント基板へ伝わる。半導体素子１の裏面部分に該
当するパツケージ部分にも外部接続用端子15を設けてあ
るため、プリント基板への伝熱性が向上している。ま
た、拡大導電べた層は、半導体素子の裏面に当る部分を
除いて設けると熱が伝わり易くなり、放熱性が向上す
る。コンピユータにおいて、プリント基板上に高発熱を
有するパツケージが少ない場合、プリント基板からの放
熱がより向上する。外部接続用端子13及び15は、半導体
素子と電気的接続されていもの以外に、伝熱性向上を目
的とした端子を設けるとさらに、伝熱性が向上する。
より発生した熱は、半導体素子の裏面から窒化アルミニ
ウムよりなる絶縁性ベース基板７に伝わる。絶縁性ベー
ス基板７内で熱は広がり、外部接続用端子13及び15を通
りプリント基板へ伝わる。半導体素子１の裏面部分に該
当するパツケージ部分にも外部接続用端子15を設けてあ
るため、プリント基板への伝熱性が向上している。ま
た、拡大導電べた層は、半導体素子の裏面に当る部分を
除いて設けると熱が伝わり易くなり、放熱性が向上す
る。コンピユータにおいて、プリント基板上に高発熱を
有するパツケージが少ない場合、プリント基板からの放
熱がより向上する。外部接続用端子13及び15は、半導体
素子と電気的接続されていもの以外に、伝熱性向上を目
的とした端子を設けるとさらに、伝熱性が向上する。
窒化アルミニウム製の絶縁性キヤツプ基板５にも外周
部のパツケージ封止層６を通して熱が伝わる。パツケー
ジ封止層６は、熱を通しやすくするため、できるだけ広
い面積のほうが良い。封止材料としても熱伝導性の高い
はんだ等が好ましい。絶縁性キヤツプ基板５内で熱は広
がり、固着されたフイン（図示せず）へ伝わり放熱され
る。このように、熱はキヤツプ基板及びベース基板の両
方へ伝わるため、大電力を消費するBi−CMOSやバイポー
ラECLチツプなどを搭載するのに適している。
部のパツケージ封止層６を通して熱が伝わる。パツケー
ジ封止層６は、熱を通しやすくするため、できるだけ広
い面積のほうが良い。封止材料としても熱伝導性の高い
はんだ等が好ましい。絶縁性キヤツプ基板５内で熱は広
がり、固着されたフイン（図示せず）へ伝わり放熱され
る。このように、熱はキヤツプ基板及びベース基板の両
方へ伝わるため、大電力を消費するBi−CMOSやバイポー
ラECLチツプなどを搭載するのに適している。
外部接続用端子の材質はコバール（Fe−29Ni−17Co）
とした。コバールの熱膨張係数は4.5×10-6/℃と窒化ア
ルミニウムのそれと近い。従つて、本実施例の構成材料
はすべてシリコンと熱膨張係数が近いものとなり、パツ
ケージ内のどの部分でも部材間の熱膨張係数の違いによ
る熱疲労の問題が発生し難い。また、外部接続用端子
は、コバール以外でも、熱伝導性の高い金属や合金を用
いて良い。例えば、銅／タングステンからなる端子を用
いると、熱伝導率が200W/mKと高いため、パツケージか
ら配線基板に熱を良く伝え、放熱性をさらに高めること
ができる。
とした。コバールの熱膨張係数は4.5×10-6/℃と窒化ア
ルミニウムのそれと近い。従つて、本実施例の構成材料
はすべてシリコンと熱膨張係数が近いものとなり、パツ
ケージ内のどの部分でも部材間の熱膨張係数の違いによ
る熱疲労の問題が発生し難い。また、外部接続用端子
は、コバール以外でも、熱伝導性の高い金属や合金を用
いて良い。例えば、銅／タングステンからなる端子を用
いると、熱伝導率が200W/mKと高いため、パツケージか
ら配線基板に熱を良く伝え、放熱性をさらに高めること
ができる。
［実施例２］ 第２図は本発明の第２実施例を示す断面図である。半
導体素子１は、絶縁性ベース基板７に固着され、外部接
続用端子が付いた絶縁性キヤツプ基板５を用いて封止さ
れている。半導体素子１を搭載した絶縁性ベース基板７
の外表面には、放熱用フイン（図示せず）がつけられ
る。
導体素子１は、絶縁性ベース基板７に固着され、外部接
続用端子が付いた絶縁性キヤツプ基板５を用いて封止さ
れている。半導体素子１を搭載した絶縁性ベース基板７
の外表面には、放熱用フイン（図示せず）がつけられ
る。
第２図（ｂ）は本発明の実施例のパツケージの半導体
素子を搭載した絶縁性ベース基板７の面の1/4部分を示
す概略図である。第２図（ｃ）は本発明の実施例の絶縁
性キヤツプ基板５の外表面の1/4部分を示す概略図であ
る。電気的接続は以下のようになつている。半導体素子
１はワイヤボンデイング（図示せず）により絶縁性ベー
ス基板７上の電極部（図示せず）へ接続される。信号伝
送用配線は、配線拡大層４を通り外周部の信号伝送用の
導電層パツド10まで拡大され結線される。信号伝送用導
電層パツド上のはんだボールにより絶縁性キヤツプ基板
５の導電層パツドに電気的接続される。絶縁性キヤツプ
基板５内では、真下に延びた導電層９を通り、拡大導電
べた層12に設けられた孔の中を通り、拡大導電べた層12
とは接触せずに外部接続用端子13につながつている。つ
まり、信号伝送用配線は、多層配線基板中においては、
基板幅方向の成分を有していなく、基板厚方向の成分の
みから成つている。絶縁性ベース基板７中の導電層９は
基板の表裏を最短距離で繋いでいるため、基板に誘電率
の大きいセラミツクスを用いた場合でも伝搬遅延時間は
最小限に抑えられる。一方、電源またはグランド配線
は、パツケージ裏面に規則的に配列された外部接続用端
子の間にある導電層パツド11に結線され、はんだボール
16をとおり、導電層14により絶縁性キヤツプ基板５内に
設けられた拡大導電べた層12に接続される。電源または
グランド配線を、このように結線することにより配線部
分の面積を小さくすることができ、パツケージを小型に
できるとともに、配線長が短くてすむため、誘導成分や
配線抵抗を小さくすることができる。拡大導電べた層12
の内周部から、絶縁性キヤツプ基板５に垂直に設けられ
た導電層により、パツケージの内周部に設けられた外部
接続用端子15へ接続される。拡大導電べた層12は、グラ
ンド接続用及び電源供給用導電層における容量成分を大
きくする効果を有する。つまり、半導体素子１近くの絶
縁性ベース基板内にコンデンサ素子を内蔵していること
になるため、急峻な電圧変動を減らすことができるとと
もに、外付けコンデンサに比べ回転の配線長を短くする
ことができる。このため、伝送波形の品質の向上が図れ
ると共に伝送時間を減少できる。また、電源またはグラ
ンド配線の横方向の配線に拡大導電べた層を用いること
によつて、電流の通る面積が広くなるため、誘導成分を
小さくすることができる。拡大導電べた層のパターンは
第一実施例で示すものと同様なパターンを用いることが
できる。
素子を搭載した絶縁性ベース基板７の面の1/4部分を示
す概略図である。第２図（ｃ）は本発明の実施例の絶縁
性キヤツプ基板５の外表面の1/4部分を示す概略図であ
る。電気的接続は以下のようになつている。半導体素子
１はワイヤボンデイング（図示せず）により絶縁性ベー
ス基板７上の電極部（図示せず）へ接続される。信号伝
送用配線は、配線拡大層４を通り外周部の信号伝送用の
導電層パツド10まで拡大され結線される。信号伝送用導
電層パツド上のはんだボールにより絶縁性キヤツプ基板
５の導電層パツドに電気的接続される。絶縁性キヤツプ
基板５内では、真下に延びた導電層９を通り、拡大導電
べた層12に設けられた孔の中を通り、拡大導電べた層12
とは接触せずに外部接続用端子13につながつている。つ
まり、信号伝送用配線は、多層配線基板中においては、
基板幅方向の成分を有していなく、基板厚方向の成分の
みから成つている。絶縁性ベース基板７中の導電層９は
基板の表裏を最短距離で繋いでいるため、基板に誘電率
の大きいセラミツクスを用いた場合でも伝搬遅延時間は
最小限に抑えられる。一方、電源またはグランド配線
は、パツケージ裏面に規則的に配列された外部接続用端
子の間にある導電層パツド11に結線され、はんだボール
16をとおり、導電層14により絶縁性キヤツプ基板５内に
設けられた拡大導電べた層12に接続される。電源または
グランド配線を、このように結線することにより配線部
分の面積を小さくすることができ、パツケージを小型に
できるとともに、配線長が短くてすむため、誘導成分や
配線抵抗を小さくすることができる。拡大導電べた層12
の内周部から、絶縁性キヤツプ基板５に垂直に設けられ
た導電層により、パツケージの内周部に設けられた外部
接続用端子15へ接続される。拡大導電べた層12は、グラ
ンド接続用及び電源供給用導電層における容量成分を大
きくする効果を有する。つまり、半導体素子１近くの絶
縁性ベース基板内にコンデンサ素子を内蔵していること
になるため、急峻な電圧変動を減らすことができるとと
もに、外付けコンデンサに比べ回転の配線長を短くする
ことができる。このため、伝送波形の品質の向上が図れ
ると共に伝送時間を減少できる。また、電源またはグラ
ンド配線の横方向の配線に拡大導電べた層を用いること
によつて、電流の通る面積が広くなるため、誘導成分を
小さくすることができる。拡大導電べた層のパターンは
第一実施例で示すものと同様なパターンを用いることが
できる。
実施例１と同様に、素子１の搭載側の電源用又はグラ
ンド用端子11は、それらの外部端子15とは異なつた位置
に設けられ、それらの使部端子15は素子１の搭載される
対応する絶縁性キヤツプ基板５の直下で、中心部に設け
られる。
ンド用端子11は、それらの外部端子15とは異なつた位置
に設けられ、それらの使部端子15は素子１の搭載される
対応する絶縁性キヤツプ基板５の直下で、中心部に設け
られる。
このような構造のパツケージにおいて、半導体素子１
より発生した熱は、窒化アルミニウム製の絶縁性ベース
基板７に伝わる。ベース基板７内で熱は広がり、固着さ
れたフイン（図示せず）へ伝わり放熱される。フイン
は、アルミニウムや銅などの熱伝導性の高い金属を用い
る。高熱伝導性窒化アルミニウム焼結体を用いてフイン
と一体に加工作製された絶縁性ベース基板７を用いると
さらに放熱性が向上される。このように、熱伝導の経路
が短いため、大電力を消費するバイポーラECLチツプな
どを搭載するのに適している。
より発生した熱は、窒化アルミニウム製の絶縁性ベース
基板７に伝わる。ベース基板７内で熱は広がり、固着さ
れたフイン（図示せず）へ伝わり放熱される。フイン
は、アルミニウムや銅などの熱伝導性の高い金属を用い
る。高熱伝導性窒化アルミニウム焼結体を用いてフイン
と一体に加工作製された絶縁性ベース基板７を用いると
さらに放熱性が向上される。このように、熱伝導の経路
が短いため、大電力を消費するバイポーラECLチツプな
どを搭載するのに適している。
〔発明の効果〕 以上の説明から明らかなように、本発明によれば、複
数の配線系統を有する多層配線基板を用いたパツケージ
において、多層配線基板中の少なくとも１系統の配線は
電源配線またはグランド配線系統であり、該配線系統は
基板幅方向に平行な成分を有し、且つ、半導体素子を搭
載している基板面の基板厚方向の該配線系統の配置の少
なくとも一部が、パツケージ外表面の外部接続用端子の
配置と異なるとともに、該配線系統の外部接続端子の少
なくとも一部が、半導体素子の少なくとも上又は下部分
に該当するパツケージ部分に設けられているので、基板
中を通る電源またはグランド配線系統の経路が最小限に
抑えられるため、誘導成分が小さくなり、信号伝搬時間
の遅延を最小限にでき、且つ、放熱経路を短くできるた
め、放熱性の高い半導体素子用パツケージ及び多層配線
基板が得られる。
数の配線系統を有する多層配線基板を用いたパツケージ
において、多層配線基板中の少なくとも１系統の配線は
電源配線またはグランド配線系統であり、該配線系統は
基板幅方向に平行な成分を有し、且つ、半導体素子を搭
載している基板面の基板厚方向の該配線系統の配置の少
なくとも一部が、パツケージ外表面の外部接続用端子の
配置と異なるとともに、該配線系統の外部接続端子の少
なくとも一部が、半導体素子の少なくとも上又は下部分
に該当するパツケージ部分に設けられているので、基板
中を通る電源またはグランド配線系統の経路が最小限に
抑えられるため、誘導成分が小さくなり、信号伝搬時間
の遅延を最小限にでき、且つ、放熱経路を短くできるた
め、放熱性の高い半導体素子用パツケージ及び多層配線
基板が得られる。
第１図（ａ）は本発明の第１実施例を示す断面図、第１
図（ｂ）は本発明の第１実施例の半導体素子を搭載した
基板の上面を示す概略図、第１図（ｃ）は本発明の第１
実施例のパツケージ外表面を示す概略図、第１図
（ｄ），（ｅ）及び（ｆ）は本発明の第１実施例の配線
拡大べた層のパターンを示す概略図、第２図（ａ）は本
発明の第２実施例を示す断面図、第２図（ｂ）は本発明
の第２実施例の半導体素子を搭載した基板の上面を示す
概略図、第２図（ｃ）は本発明の第２実施例のパツケー
ジ外表面を示す概略図である。 １……半導体素子、２……半導体素子固着層、３……ワ
イヤ、４……配線拡大層、５……絶縁性キヤツプ基板、
６……封止層、７……絶縁性ベース基板、８……配線、
９……信号伝送用導電層、10……信号伝送用導電層パツ
ド、11……電源供給用またはグランド接続用導電層パツ
ド、12……配線拡大べた層、13……信号伝送用外部接続
端子、14……電源供給用またはグランド接続用導電層、
15……電源供給用またはグランド接続用外部接続端子、
16……はんだボール。
図（ｂ）は本発明の第１実施例の半導体素子を搭載した
基板の上面を示す概略図、第１図（ｃ）は本発明の第１
実施例のパツケージ外表面を示す概略図、第１図
（ｄ），（ｅ）及び（ｆ）は本発明の第１実施例の配線
拡大べた層のパターンを示す概略図、第２図（ａ）は本
発明の第２実施例を示す断面図、第２図（ｂ）は本発明
の第２実施例の半導体素子を搭載した基板の上面を示す
概略図、第２図（ｃ）は本発明の第２実施例のパツケー
ジ外表面を示す概略図である。 １……半導体素子、２……半導体素子固着層、３……ワ
イヤ、４……配線拡大層、５……絶縁性キヤツプ基板、
６……封止層、７……絶縁性ベース基板、８……配線、
９……信号伝送用導電層、10……信号伝送用導電層パツ
ド、11……電源供給用またはグランド接続用導電層パツ
ド、12……配線拡大べた層、13……信号伝送用外部接続
端子、14……電源供給用またはグランド接続用導電層、
15……電源供給用またはグランド接続用外部接続端子、
16……はんだボール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 正英 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭58−16596（ＪＰ，Ａ) 特開 平１−125960（ＪＰ，Ａ) 特開 昭62−174955（ＪＰ，Ａ) 実開 平１−76054（ＪＰ，Ｕ) 実開 昭63−51459（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12,23/50
Claims (1)
- 【請求項１】絶縁性ベース基板の内部に、前記絶縁性ベ
ース基板の幅方向に対して平行に広がり、同じ平面内で
複数の領域に分割される第１の導電層を有する多層配線
基板と、 前記多層配線基板において、半導体素子が搭載される表
面の裏面に設けられる複数の外部接続端子と、 を備え、 前記半導体素子の電源配線またはグランド配線が、前記
多層配線基板の前記表面から前記多層配線基板の内部へ
垂直に設けられる第２の導電層によって、前記第１の導
電層と接続され、 前記複数の外部接続端子の内の１外部接続端子が、前記
多層配線基板の前記裏面から前記多層配線基板の内部へ
垂直に設けられる第３の導電層によって、前記第１の導
電層と接続され、 前記第１の導電層の平面内において、前記第２の導電層
が前記第１の導電層に接続される位置と前記第３の導電
層が前記第１の導電層に接続される位置とが異なり、 前記半導体素子の信号伝送用配線が、前記多層配線基板
の前記表面から前記裏面まで垂直に設けられかつ前記第
１の導電層に設けられた孔の中を前記第１の導電層に接
触すること無く通る第４の導電層によって、前記１外部
接続端子の他の外部接続端子に接続されることを特徴と
する半導体素子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149659A JP2892687B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体素子用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149659A JP2892687B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体素子用パツケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316247A JPH0316247A (ja) | 1991-01-24 |
| JP2892687B2 true JP2892687B2 (ja) | 1999-05-17 |
Family
ID=15480048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149659A Expired - Fee Related JP2892687B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体素子用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892687B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087139A (ja) * | 2008-09-30 | 2010-04-15 | Mitsubishi Electric Corp | 気密端子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816596A (ja) * | 1981-07-23 | 1983-01-31 | 日本電気株式会社 | 高密度多層配線基板 |
| JPH0427172Y2 (ja) * | 1986-09-22 | 1992-06-30 | ||
| JPS62174955A (ja) * | 1987-01-10 | 1987-07-31 | Mitsubishi Electric Corp | 半導体容器の製造方法 |
| JPH0176054U (ja) * | 1987-11-10 | 1989-05-23 | ||
| JP2522503B2 (ja) * | 1987-11-11 | 1996-08-07 | 富士通株式会社 | 半導体装置 |
-
1989
- 1989-06-14 JP JP1149659A patent/JP2892687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316247A (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506755A (en) | Multi-layer substrate | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| US5909058A (en) | Semiconductor package and semiconductor mounting part | |
| US5717249A (en) | RF power amplifying circuit device | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US5703397A (en) | Semiconductor package having an aluminum nitride substrate | |
| US20100164087A1 (en) | Semiconductor device having a stacked chip structure | |
| US5067005A (en) | Semiconductor device | |
| US5666004A (en) | Use of tantalum oxide capacitor on ceramic co-fired technology | |
| JPH01253942A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JP3322432B2 (ja) | 多層配線基板 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2812014B2 (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP2008124072A (ja) | 半導体装置 | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JPS6250981B2 (ja) | ||
| JPH08274214A (ja) | 半導体装置 | |
| WO1999013509A1 (en) | Semiconductor device | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3460930B2 (ja) | 電子回路パッケージ | |
| JP2745940B2 (ja) | 半導体装置 | |
| JPH10256414A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |