JPH08274214A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08274214A
JPH08274214A JP7074250A JP7425095A JPH08274214A JP H08274214 A JPH08274214 A JP H08274214A JP 7074250 A JP7074250 A JP 7074250A JP 7425095 A JP7425095 A JP 7425095A JP H08274214 A JPH08274214 A JP H08274214A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating substrate
semiconductor device
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7074250A
Other languages
English (en)
Inventor
Zenzo Oda
善造 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7074250A priority Critical patent/JPH08274214A/ja
Publication of JPH08274214A publication Critical patent/JPH08274214A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ボール・グリッド・アレイ（ＢＧＡ）パッケー
ジに関し、寄生インダクタンス、寄生キャパシタンスを
小さくすることにより、信号遅延及びノイズ発生を小さ
くし、さらに総厚が薄く、放熱性にすぐれた半導体装置
を提供する。 【構成】中央部にデバイスホールを有し下面に配線パタ
ーン５を設けた絶縁基板１の上面には放熱用の金属板を
貼りつける。半導体素子２はＴＡＢ実装し、ＴＡＢリー
ド２１の内端は半導体素子の電極パッドに金バンプ２２
を介して接続し、その外端は絶縁基板下面の配線パター
ンの内端に接続する。次に液状エポキシ樹脂８をデバイ
スホール内に充填し、ＴＡＢテープ２０等が隠れるまで
塗布する。次いで配線パターン外端に設けたランドにフ
ラックスを塗布し半田ボールを搭載した後、加熱溶融し
て半田ボールをランドに取り付け球形電極を形成する。
これにより半導体素子の電極パッドから球形電極に至る
配線を短くできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体パッケージに関
し、特にボール・グリッド・アレイ（ＢａｌｌＧｒｉｄ
Ａｒｒａｙ。以下、ＢＧＡと記す）と称されるパッケ
ージに関する。
【０００２】
【従来の技術】図４に従来のＢＧＡの断面を示す。絶縁
基板１上面中央部には、半導体素子２が搭載され接着剤
９で絶縁基板に固定されている。絶縁基板下面には、半
田ボールで成る複数の球形電極３が設けられている。絶
縁基板の両面には、金属箔でできた配線群があり、上面
の配線４と下面の配線５とは絶縁基板端部近傍に設けら
れた導電性の貫通孔（バイアホール）６により接続され
ている。半導体素子の能動面上の電極パッドは、絶縁基
板上面の配線４の内端と金属細線７で接続されている。
前記球形電極３は前記絶縁基板下面の配線５の内端と接
続している。また、半導体素子は外力から保護されるよ
う絶縁性の樹脂８で被われている。
【０００３】図５は特開平４−１１９６５３公報に記さ
れた構造を簡略表記したものである。１は絶縁体（絶縁
基板）、２は集積回路チップ（半導体素子）、３はバン
プ（球形電極）、７はワイヤー（金属細線）、８は封止
用の樹脂（樹脂）、１０は金属板である。本構造のパッ
ケージの特長は図４に比べ放熱性に優れていることであ
る。
【０００４】
【発明が解決しようとする課題】図４に示した従来のＢ
ＧＡには、半導体素子の電極パッドから球形電極までの
配線が長く従って寄生インダクタンスが大きいため、信
号線の場合は信号の遅延が大きく高周波特性が悪くな
り、電源、グランドの場合には、半導体素子内を流れる
電流の変化により発生するノイズが大きいという課題が
あった。また、図５に示した従来のＢＧＡは、半導体素
子２の電極パッドと配線パターン５とを金属細線７で結
んでいるため、封止樹脂表面を絶縁基板下面から充分な
高さを取らざるを得ず、よってバンプ高さが高くなり、
ひいてはパッケージの総厚が厚くなると言う課題があっ
た。本発明の目的はかかる課題を解決し、ノイズの発生
が小さく、総厚が薄く、放熱性にすぐれたパッケージを
提供することにある。
【０００５】
【課題を解決するための手段】本発明による請求項１に
記載の半導体装置は、デバイスホールを有する第一絶縁
基板と、該デバイスホール内に配設された半導体素子
と、該第一絶縁基板の第一面に配設された配線群と、該
配線群と該半導体素子の電極パッドとを略直線状の状態
で電気的に接続する金属箔リード群と、該第一面に配設
された配線群の外端に形成された球形電極群とを含んで
成ることを特徴とする。
【０００６】また請求項２に記載の半導体装置は、請求
項１記載の半導体装置において、該半導体素子が該第一
絶縁基板の前記第一面と反対の第二面に接着された金属
板に接着されて成ることを特徴とする。
【０００７】また請求項３に記載の半導体装置は、請求
項２記載の半導体装置において、前記金属板は銅板であ
ることを特徴とする。
【０００８】また請求項４に記載の半導体装置は、請求
項１記載の半導体装置において、熱伝達の為の貫通孔を
備え、かつ該第一絶縁基板の前記第一面と反対面の第二
面に接着された第二絶縁基板に該半導体素子が接着され
て成ることを特徴とする。
【０００９】また請求項５に記載の半導体装置は、請求
項１乃至４のいずれかに記載の半導体装置において、該
半導体素子及び該金属箔リード群が樹脂により封止され
て成ることを特徴とする。
【００１０】また請求項６に記載の半導体装置は、請求
項１乃至４のいずれかに記載の半導体装置において、該
半導体素子及び該金属箔リード群が金属のフタにより封
止されて成ることを特徴とする。
【００１１】また請求項７に記載の半導体装置は、請求
項１乃至４のいずれかに記載の半導体装置において、該
半導体素子及び該金属箔リード群が樹脂のフタにより封
止されて成ることを特徴とする。
【００１２】
【作用】請求項１に記載の半導体装置によれば、半導体
素子の電極パッドから球形電極に至る配線が短い。従っ
て信号線の寄生インダクタンス、寄生キャパシタンスが
小さいので信号の遅延が小さい。また、電源線・グラン
ド線も寄生インダクタンスが小さいので半導体素子内を
流れる電流の変化により発生するノイズを小さくでき
る。
【００１３】また請求項２または３に記載の半導体装置
によれば、熱伝導性の良い金属板、特に銅板を用いたの
で、高放熱効果が期待できる。
【００１４】また請求項４に記載の半導体装置によれ
ば、放熱効果が期待できるとともに基板の「反り」を格
別考慮する必要がない。
【００１５】また請求項５ないし７に記載の半導体装置
によれば、リード等の固定を強固なものにするとともに
外力の保護が図れる。
【００１６】
【実施例】図１は本発明の第１の実施例で、半導体パッ
ケージの断面図である。図１において、１は第一絶縁基
板、２は半導体素子、３は球形電極、５は絶縁基板の第
一面（以下下面として説明する）の配線、８は樹脂、９
は接着剤、１０は放熱用の金属板、２０はＴＡＢテー
プ、２１はＴＡＢの金属箔リード、２２は半導体素子表
面の電極と前記金属箔リードとを結ぶ金バンプである。
半導体素子２は接着剤９により金属板１０に固定されて
いる。接着剤としては銀ペーストを用いた。銀ペースト
は導電性があるとともに熱伝導性もあるのでこの用途に
適している。金属板には熱伝導性の良い銅板を用いた。
半導体素子２の能動面の電極パッド（図示せず）は金バ
ンプを介してＴＡＢリード２１の内端に接続し、ＴＡＢ
リード２１の外端は絶縁基板下面の配線５の内端に接続
している。２０はポリイミドテープで、ＴＡＢの金属箔
リード２１とは接着剤（図示せず）により接着されてい
て、樹脂封止されるまで金属箔リードが変形するのを防
止する。ポリイミドテープは厚み７５ミクロンのもの
を、金属箔リードは厚み１８ミクロンのものを用いた。
絶縁基板下面の配線５の外端には半田ボールが付けられ
て概略球形の一部を切断した形の電極（球形電極）を形
成している。絶縁基板としてはガラスエポキシのプリン
ト基板を用いたが他の材料、例えばポリイミド等でもよ
い。樹脂８による封止はＴＡＢテープ２０、ＴＡＢリー
ド２１を機械的に固定するとともに、半導体素子２やＴ
ＡＢテープ２０、ＴＡＢリード２１を外力から保護す
る。樹脂封止に代わる手段として金属あるい樹脂等のフ
タを用いることもできる。
【００１７】本発明による半導体装置は以下のように製
造した。
【００１８】（１）中央部に四角形のデバイスホールが
あり、片面に配線パターンが設けられたプリント基板を
用意し、配線パターンのある面と反対の面（第二面）に
放熱用の金属板、ここでは銅板を接着剤を用いて貼りつ
けた。
【００１９】（２）一方、半導体素子はＴＡＢ実装し
た。ＴＡＢテープ及びＴＣＰ（ＴＡＢ技術による半導体
パッケージ）の製造工程の詳細は日経ＢＰ社１９９３年
刊行の「ＶＬＳＩパッケージング技術（下）」７１ペー
ジから１０３ページに述べられているので参照された
い。但し、本発明で実施したのはインナーリードボンデ
ィング（ＩＬＢ）までで、ポッティングとキャリアづめ
は実施しなかった。
【００２０】（３）次いで、前記銅板がデバイスホール
により露出した面と前記プリント基板の配線パターンの
内端とに銀ペーストを塗布し、ＴＡＢテープから個片に
切断した半導体素子を前記銅板に搭載し、ＴＡＢのアウ
ターリードと前記配線パターンの内端とを位置合わせし
たのち１７５℃・１時間乾燥し固着した。
【００２１】（４）次いで、液状エポキシ樹脂をデバイ
スホール内に充填し、ＴＡＢテープ・ＴＡＢリードが隠
れるまで塗布したのち１５０℃・１時間乾燥し封止し
た。
【００２２】（５）次いで、前記配線パターン外端に設
けたランドにフラックスを塗布し、半田ボールを搭載し
たのち加熱溶融して半田ボールをランドに取り付けた。
この時、半田ボールは概略球の一部を切断した形でラン
ドに接着する。
【００２３】図２は本発明の第２の実施例で、図１と同
様半導体パッケージの断面図である。この第２の実施例
で第１の実施例と異なるところは、第１の実施例で金属
板１０を用いていたのに代えて放熱用の貫通孔６ｂを備
えた第二絶縁基板１ｂを用いたことである。第二絶縁基
板１ｂの両面には金属層が形成されている。第二絶縁基
板１ｂは第一絶縁基板１ａとともに連続的に通常のプリ
ント基板の工程で製造できる。この構造は放熱性能では
第１の実施例に比べてやや劣るものの、金属板を切断し
貼りつける工程がなく、通常のプリント基板の工程で製
造できるという利点がある。また、金属板と樹脂基板を
貼り合わせた場合に起こりがちな「反り」の心配がな
い。
【００２４】図３は本発明の第３の実施例で、図１、図
２と同様半導体パッケージの断面図である。この第３の
実施例で第１の実施例と異なるところは、第１の実施例
ではＴＡＢのポリイミドテープ２１を用いていたのに対
しこのテープがないことである。この構造は同一サイズ
のデバイスホールに対し相対的に大きな半導体素子を内
蔵できるという利点がある。製造工程としては前記
（３）のＴＡＢテープから個片に切断するときにポリイ
ミドテープの外側のアウターリード部分で切断する代わ
りにポリイミドテープの内側のインナーリード部分で切
断する。
【００２５】
【発明の効果】本発明を用いたＢＧＡにあっては、半導
体素子の電極パッドから基板の配線に至る距離が略直線
距離のみとなり短い。しかも半導体素子の電極パッドと
球形電極が基板に対し同一方向に向いているので、結果
として半導体素子の電極パッドから球形電極に至る配線
が短い。従って信号線の寄生インダクタンス、寄生キャ
パシタンスが小さいので信号の遅延が小さい。また、電
源線・グランド線も寄生インダクタンスが小さいので半
導体素子内を流れる電流の変化により発生するノイズを
小さくできる。よって総体的に電気的性能が優れたＢＧ
Ａを実現できる。
【００２６】また本発明を用いたＢＧＡにあっては、半
導体素子のアルミ電極と絶縁基板上の配線パターンとを
薄い金属箔リードで結んだので球形電極の高さを低くく
でき、総厚の薄いパッケージを実現できる。
【００２７】本発明を用いたＢＧＡの上記特長は半導体
集積回路の大規模化、高速化に対応できるものであると
ともに、小型、軽量の携帯型電子装置用の半導体パッケ
ージとして好適なものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例。
【図２】本発明の第２の実施例。
【図３】本発明の第３の実施例。
【図４】第１の従来例。
【図５】第２の従来例。
【符号の説明】
１，１ａ，１ｂ…絶縁基板 ２…半導体素子 ３…球形電極 ４…絶縁基板上面の配線 ５…絶縁基板下面の配線 ６ａ，６ｂ…貫通孔（バイアホール） ７…ワイヤー（金属細線） ８…樹脂 ９…接着剤 １０…金属板 ２０…ＴＡＢテープ ２１…ＴＡＢの金属箔リード ２２…金バンプ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】デバイスホールを有する第一絶縁基板と、
    該デバイスホール内に配設された半導体素子と、該第一
    絶縁基板の第一面に配設された配線群と、該配線群と該
    半導体素子の電極パッドとを略直線状の状態で電気的に
    接続する金属箔リード群と、該第一面に配設された配線
    群の外端に形成された球形電極群とを含んで成ることを
    特徴とする半導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、該半
    導体素子が該第一絶縁基板の前記第一面と反対の第二面
    に接着された金属板に接着されて成ることを特徴とする
    半導体装置。
  3. 【請求項３】請求項２記載の半導体装置において、前記
    金属板は銅板であることを特徴とする半導体装置。
  4. 【請求項４】請求項１記載の半導体装置において、熱伝
    達の為の貫通孔を備え、かつ該第一絶縁基板の前記第一
    面と反対面の第二面に接着された第二絶縁基板に該半導
    体素子が接着されて成ることを特徴とする半導体装置。
  5. 【請求項５】請求項１乃至４のいずれかに記載の半導体
    装置において、該半導体素子及び該金属箔リード群が樹
    脂により封止されて成ることを特徴とする半導体装置。
  6. 【請求項６】請求項１乃至４のいずれかに記載の半導体
    装置において、該半導体素子及び該金属箔リード群が金
    属のフタにより封止されて成ることを特徴とする半導体
    装置。
  7. 【請求項７】請求項１乃至４のいずれかに記載の半導体
    装置において、該半導体素子及び該金属箔リード群が樹
    脂のフタにより封止されて成ることを特徴とする半導体
    装置。
JP7074250A 1995-03-30 1995-03-30 半導体装置 Pending JPH08274214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7074250A JPH08274214A (ja) 1995-03-30 1995-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7074250A JPH08274214A (ja) 1995-03-30 1995-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH08274214A true JPH08274214A (ja) 1996-10-18

Family

ID=13541735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7074250A Pending JPH08274214A (ja) 1995-03-30 1995-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH08274214A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033212A1 (en) * 1997-01-23 1998-07-30 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
KR100258350B1 (ko) * 1997-05-13 2000-06-01 마이클 디. 오브라이언 슈퍼 bga 반도체패키지
US6297964B1 (en) 1997-12-08 2001-10-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
KR100342455B1 (ko) * 1997-12-08 2002-08-22 닛뽕덴끼 가부시끼가이샤 반도체장치및그제조방법
US7268002B2 (en) 2003-03-20 2007-09-11 Fujitsu Limited Packaging method, packaging structure and package substrate for electronic parts
JP2008141144A (ja) * 2006-11-16 2008-06-19 Nan Ya Printed Circuit Board Corp 高放熱性能の埋め込み型チップパッケージ
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033212A1 (en) * 1997-01-23 1998-07-30 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6414382B1 (en) 1997-01-23 2002-07-02 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6646338B2 (en) 1997-01-23 2003-11-11 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
KR100258350B1 (ko) * 1997-05-13 2000-06-01 마이클 디. 오브라이언 슈퍼 bga 반도체패키지
US6297964B1 (en) 1997-12-08 2001-10-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
KR100342455B1 (ko) * 1997-12-08 2002-08-22 닛뽕덴끼 가부시끼가이샤 반도체장치및그제조방법
US7268002B2 (en) 2003-03-20 2007-09-11 Fujitsu Limited Packaging method, packaging structure and package substrate for electronic parts
US7291901B2 (en) 2003-03-20 2007-11-06 Fujitsu Limited Packaging method, packaging structure and package substrate for electronic parts
JP2008141144A (ja) * 2006-11-16 2008-06-19 Nan Ya Printed Circuit Board Corp 高放熱性能の埋め込み型チップパッケージ
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JP2002170918A (ja) 半導体装置及びその製造方法
JP2001156246A (ja) 集積回路チップの実装構造および実装方法
JP2005064479A (ja) 回路モジュール
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
JPH0777258B2 (ja) 半導体装置
JP2006228897A (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH08274214A (ja) 半導体装置
CN113496966A (zh) 电子封装件
KR100533763B1 (ko) 반도체패키지
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2004087700A (ja) 半導体装置およびその製造方法
JPH10321670A (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JP2841825B2 (ja) 混成集積回路
JP2001267460A (ja) 半導体装置
JPH11204565A (ja) 半導体装置
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法