JP2001156246A - 集積回路チップの実装構造および実装方法 - Google Patents

集積回路チップの実装構造および実装方法

Info

Publication number
JP2001156246A
JP2001156246A JP33401999A JP33401999A JP2001156246A JP 2001156246 A JP2001156246 A JP 2001156246A JP 33401999 A JP33401999 A JP 33401999A JP 33401999 A JP33401999 A JP 33401999A JP 2001156246 A JP2001156246 A JP 2001156246A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
chip
wiring board
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33401999A
Other languages
English (en)
Other versions
JP3414342B2 (ja
Inventor
Hironobu Ikeda
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33401999A priority Critical patent/JP3414342B2/ja
Priority to US09/667,522 priority patent/US6518666B1/en
Publication of JP2001156246A publication Critical patent/JP2001156246A/ja
Application granted granted Critical
Publication of JP3414342B2 publication Critical patent/JP3414342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

(57)【要約】 【課題】 配線基板上に複数のＬＳＩを搭載する際にＬ
ＳＩの反りを容易に抑制できるようにする。 【解決手段】 配線基板２と、この配線基板２上に搭載
された複数の集積回路チップ（ＬＳＩ１）とを備えてい
る。集積回路チップのうちの少なくとも一つは、配線基
板２の主表面にフリップチップ実装されるとともに、こ
のフリップチップ実装された部分が樹脂封止されてい
る。さらに、フリップチップ実装された集積回路チップ
と対向して配線基板２の裏面に樹脂（封止樹脂３）を介
して板部材（平板５）が接着されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップの
実装構造および実装方法に関し、特にＣＯＢ（Chip On
Board ）等の集積回路チップの実装構造および実装方法
に関するものである。
【０００２】
【従来の技術】従来、配線基板上に集積回路チップ（以
下、ＬＳＩという）をフリップチップ実装し、ＬＳＩ接
合部を封止樹脂で充填する構造においては、配線基板の
材料として柔らかいプリント配線基板を使用すると、Ｌ
ＳＩ搭載部がＬＳＩ搭載側に凸形状に変形しやすいとい
う問題点があった。
【０００３】図１７は、従来のＣＯＢを示す斜視図であ
る。同図に示すように、一枚の配線基板１０２上にＬＳ
Ｉ１０１、ドライバＩＣ１１２等の能動素子やチップコ
ンデンサ１１２、タンタル・コンデンサ１１２ａ等の受
動素子、コネクタ１１２ｃが搭載されてＣＯＢ１００が
構成されている。ＬＳＩ１０１と配線基板１０２との隙
間には封止樹脂１０３が注入されており、ＬＳＩ１０１
上には放熱のためのヒートシンク１１０が熱伝導部材を
介して取り付けられている。また、配線基板１０２上に
は各ＬＳＩ１０１のバイパスコンデンサとして機能する
チップコンデンサ１１２がはんだ付けされている。コネ
クタ１１２ｃ内の各端子は、配線基板１０２の表面また
は内部に設けられた配線を介して、ＬＳＩ１０１等と接
続されている。したがって、ＣＯＢ１００は、このコネ
クタ１１２ｃを介して外部機器と電気的に接続されるこ
とになる。
【０００４】図１８は、ＬＳＩの裏面にヒートシンクを
取り付けた様子を示す断面図である。同図に示すよう
に、この状態でＬＳＩの裏面にヒートシンクを取り付け
ようとする場合、熱伝導部材９の厚みが均一にならず、
外周へ行くほどヒートシンク１０とＬＳＩ１との距離が
遠くなり、熱抵抗が高くなるため放熱効果が悪化すると
いう問題がある。また、ＬＳＩの動作中の温度変化によ
って、ＬＳＩの反りが大きくなったり小さくなったりす
るという現象が発生し、熱伝導部材９の剥離やはみ出し
等が発生したり、さらに反りが大きくなるとＬＳＩにク
ラックが発生して破壊されてしまったりする危険性があ
る。この問題を解決するためには、ＬＳＩの反りが変化
しにくい構造を実現することである。
【０００５】
【発明が解決しようとする課題】このように、従来にお
いては放熱効果および反りなどの問題点があった。そこ
で、このような問題点を解決すべく、特開平１０−２２
９１０２号公報（電子製品）には、配線基板上に搭載し
たＬＳＩチップと対向して配線基板の裏面に別のＬＳＩ
チップを搭載ことにより、ＬＳＩチップの反りを防止す
る技術が開示されている。しかしながら、この技術は、
同一形状の２個のＬＳＩチップを一組として実装する場
合にしか適用できない。
【０００６】また、一般的にＬＳＩチップには数百から
千個を超える多数のはんだバンプが設けられていること
から、配線基板の両面にＬＳＩチップを搭載する場合、
同様に電極パッドも配線基板の両面に設ける必要があ
る。そのため、配線基板の構造が非常に複雑なものとな
り、製造が困難となる。今後、ＣＰＵ等の大規模集積回
路においては、チップサイズが大きくなるとともに、そ
の端子数はますます増加する傾向にあり、配線基板を製
造する観点からしても、上記公報に開示された技術をＬ
ＳＩの反り防止のために採用することは得策でない。本
発明は、このような課題を解決するためのものであり、
配線基板上に複数のＬＳＩを搭載する際にＬＳＩの反り
を容易に抑制することができる集積回路チップの実装構
造および実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る集積回路チップの実装構造は、
配線基板と、この配線基板上に搭載された複数の集積回
路チップとを備えた集積回路チップの実装構造におい
て、前記集積回路チップのうちの少なくとも一つは、前
記配線基板の主表面にフリップチップ実装されるととも
に、このフリップチップ実装された部分が樹脂封止さ
れ、さらに前記フリップチップ実装された集積回路チッ
プと対向して前記配線基板の裏面に樹脂を介して板部材
が接着されている。
【０００８】また、本発明はその他の態様として以下に
示す構造を含む。すなわち、前記板部材は、その熱膨張
係数が前記配線基板のものよりも小さくかつ前記集積回
路チップのものよりも大きくてもよい。また、前記板部
材は、その大きさが前記集積回路チップの外形の８０〜
１２０％以内であってもよい。また、前記板部材は、そ
の材料がアルミナ、４２アロイ合金、ジルコニアまたは
フォルステライトの何れかであってもよい。また、前記
集積回路チップの裏面に、熱伝導部材を介してヒートシ
ンクが設けられていてもよい。また、前記板部材と前記
配線基板との間における前記配線基板上に、複数のチッ
プコンデンサが設けられていてもよい。また、前記板部
材と前記配線基板との間における前記配線基板上に、複
数のチップ抵抗が設けられていてもよい。
【０００９】また、前記複数のチップコンデンサは、前
記集積回路チップの中央部付近よりもその周縁部付近に
密集するようにして配置されていてもよい。また、前記
複数のチップ抵抗は、前記集積回路チップの中央部付近
よりもその周縁部付近に密集するようにして配置されて
いてもよい。また、前記複数のチップコンデンサは、前
記集積回路チップの中央部付近に薄いものが配置され、
前記集積回路チップの周縁部付近に厚いものが配置され
ていてもよい。
【００１０】また、前記複数のチップ抵抗は、前記集積
回路チップの中央部付近に薄いものが配置され、前記集
積回路チップの周縁部付近に厚いものが配置されていて
もよい。また、前記配線基板は、エポキシ系の有機樹脂
からなる基板、セラミック基板またはセラミック基板上
に薄膜配線層を持つ基板の何れかであってもよい。さら
に、前記集積回路チップと前記配線基板との接続は、前
記集積回路チップ側に設けられたＡｕのボールバンプ
と、前記配線基板側に設けられた導電性樹脂もしくはＩ
ｎ／Ｓｎ系はんだまたはＡｇ／Ｓｎ系はんだとの接合に
よって実現されていてもよい。
【００１１】次に、本発明に係る集積回路チップの実装
方法は、配線基板上に複数の集積回路チップを実装する
方法において、前記集積回路チップのうちの少なくとも
一つを、前記配線基板の主表面にフリップチップ実装す
るとともに、このフリップチップ実装された部分を樹脂
封止し、さらに前記フリップチップ実装された集積回路
チップと対向して前記配線基板の裏面に樹脂を介して板
部材を接着するものである。また、本発明のその他の態
様として、上述の実装構造の発明と同様の限定を加えて
もよい。
【００１２】このように構成することにより本発明は、
ＬＳＩの反りを抑えることが可能となり、ヒートシンク
とＬＳＩの接合面に設ける熱伝導部材を薄く均一化でき
ることによって、放熱効果の高いＬＳＩパッケージ構造
を得ることができる。また、上記構造において、裏面平
板と配線基板の間隙の配線基板上にチップコンデンサを
配置することによって、ＬＳＩの急激な電圧変動を抑え
ることが可能となり、高速動作を実現することが可能と
なる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図を参照しながら説明する。本発明は、図１７で示し
たＣＯＢに適用可能な集積回路チップの実装構造等に関
するものであり、以下においては発明のポイントである
集積回路チップの周辺構造を重点的に説明する。
【００１４】［第１の実施の形態］図１は、本発明の第
１の実施の形態を示す断面図である。同図に示すよう
に、配線基板２上にはＬＳＩ１の電極の配置に対応した
パッドが設けられており、ＬＳＩ１の電極と配線基板２
のパッドとがフリップチップ接続されている。電極はＬ
ＳＩの外周もしくは格子状に配置されており、はんだ等
の導電性材料により接続されている。さらにＬＳＩ接合
部には、封止樹脂３が充填されており、ＬＳＩ接合部を
機械的に補強すると共に外部からの水分の浸入を抑制し
腐食を防止する役目を果たしている。ＬＳＩ１が搭載さ
れている配線基板２の裏面には、ＬＳＩ１と対向するよ
うに平板５が配置されており、封止樹脂１３によって固
着されている。なお、配線基板２の裏面に配置する平板
５は、その熱膨張係数が配線基板２と同等もしくは小さ
く、外形はＬＳＩ１の大きさと略同一もしくは大きくす
るとよい。具体的には、ＬＳＩ１の外形の８０〜１２０
％以内であればよいことが、本願発明者の実験によって
確認されている。ＬＳＩ１が２０ｍｍ□であれば、平板
５は１６〜２４ｍｍ□とすればよい。
【００１５】一般的に、ＬＳＩの熱膨張係数に対し配線
基板の熱膨張係数は大きいため、従来例のように配線基
板２の裏面に平板が配置されない状態では、配線基板２
とＬＳＩ１との熱膨張係数の差により、ＬＳＩ搭載側に
凸形状の反りが発生する。本実施の形態のように、配線
基板の熱膨張係数と同等の材料の平板を配線基板の裏面
に固着することによって、配線基板の見かけ上の厚みが
大きくなり、基板の剛性が向上するためＬＳＩの反りを
小さくすることができる。
【００１６】次に、本実施の形態の製造工程について図
２〜５を参照しながら説明する。図２は、配線基板２上
にＬＳＩ１をフリップチップ実装した構造を示す断面図
である。同図に示すように、配線基板２上にはＬＳＩ１
の電極と同じ配置のパッドが設けられており、ＬＳＩ１
の電極とはんだ付け等によって電気的に接続されてい
る。工法としてはＬＳＩ１の電極に予め球状のはんだバ
ンプ（例えばＳｎ63／Ｐｂ37ｗｔ％やＳｎ5 ／Ｐｂ95ｗ
ｔ％）を設けておき、配線基板２のパッド上に予めクリ
ームはんだ（例えばＳｎ63／Ｐｂ37ｗｔ％）を印刷して
おき、配線基板２のパッドとＬＳＩ１のはんだバンプが
対向するようにＬＳＩ１を搭載し、熱風炉等による加熱
リフロー（例えば２１０℃加熱）を行い、冷却すること
により配線基板２とＬＳＩ１との接続が完了する。
【００１７】このとき、ＬＳＩ１と配線基板２の熱膨張
係数に差があると、ＬＳＩ搭載側が凸形状となるように
小さな反り６が発生する。ＬＳＩの材料はＳｉ（シリコ
ン）であるため熱膨張係数は約３ｐｐｍ／℃であるのに
対し、エポキシ系の有機材料で製造された配線基板の熱
膨張係数は概ね１２〜２０ｐｐｍ／℃である。はんだ付
けにおける加熱リフロー時では、はんだは溶融してお
り、ＬＳＩと配線基板それぞれ外部からの応力は受けな
いので変形することはないが、はんだの固相点（例えば
Ｓｎ63／Ｐｂ37ｗｔ％のはんだの場合は１８３℃）より
温度が低くなった時点でＬＳＩ１と配線基板２は機械的
に固定される。高温時から常温（例えば２５℃）に戻る
間に、ＬＳＩ１と配線基板２は収縮するが、配線基板２
の熱膨張係数はＬＳＩ１の熱膨張係数より大きいため収
縮量も大きく、温度が下がるに従ってＬＳＩ搭載面側に
凸形状の反りが発生する。配線基板２とＬＳＩ１との熱
膨張係数差による熱ストレスはＬＳＩ接合部４に集中す
るが、はんだ接続の場合、はんだは比較的柔らかい材料
であるため変形もすることになり、結果的に小さな反り
６が発生することになる。
【００１８】図３は、ＬＳＩ１がフリップチップ実装さ
れた配線基板２のＬＳＩ接合部４に封止樹脂３が充填さ
れた構造を示す断面図である。同図に示すように、ＬＳ
Ｉ接合部を洗浄後、液状の封止樹脂をＬＳＩ１の外周か
ら充填する。封止樹脂はエポキシ系もしくは熱可塑性の
絶縁樹脂であり、ＬＳＩ１と配線基板２の狭い間隙に充
填するため封止樹脂の流動性が良い温度（例えば６０
℃）で充填する。ＬＳＩ接合部４の接続信頼性を確保す
るためには封止樹脂をすき間無く充填する必要があり、
通常ＬＳＩの１辺もしくは隣り合う２辺から充填し、気
泡がＬＳＩ接合部に存在しないように注意する。充填が
完了後、封止樹脂を硬化させるため加熱する（例えば１
５０℃／３０分）。加熱中、ＬＳＩ１や配線基板２は再
び熱膨張するため、存在していたＬＳＩ側の凸形状の反
りは減少し、平坦に近づく。しかしながら硬化後常温に
戻るとき、再び熱収縮が起こり、ＬＳＩ１と配線基板２
は封止樹脂３によって完全に固着されているため、ＬＳ
Ｉ側に凸形状の大きな反り８が発生する。例えば、ＬＳ
Ｉの外形が１０ｍｍ×１０ｍｍ、配線基板の材料がＦＲ
４（ガラスエポキシ基板）で厚み１ｍｍの場合、約５０
〜１００μｍの反りが発生することがある。
【００１９】図４は、ＬＳＩ１が配線基板２にフリップ
チップ実装され、ＬＳＩ接合部４に封止樹脂が充填さ
れ、配線基板２のＬＳＩ１搭載部裏面に平板５が配置さ
れている構造を示す断面図である。同図に示すように、
配線基板２の裏面が上面になるようにひっくり返し、Ｌ
ＳＩ搭載部中央に封止樹脂１３をポッティングし、その
上から平板を押しつけ、その状態で加熱硬化を行う。封
止樹脂１３の材料に、ＬＳＩ接合部４の充填に使用した
封止樹脂３を使用した場合、加熱硬化温度は１５０℃で
あるので、ＬＳＩ１と配線基板２は再び熱膨張を起こ
し、１５０℃到達時点で反りは平坦に近づく。この状態
で封止樹脂１３は硬化するため、冷却後の反り量は平板
の材料に起因することになる。
【００２０】平板５の材料として、例えばＬＳＩ１と同
じ材料となるＳｉ（シリコン）を使用した場合、配線基
板２は２枚のＳｉに挟まれる形となるため、反りが発生
する方向の力は相殺され、反りはほぼゼロに近い状態に
なる。平板の他の材料として、配線基板２より熱膨張係
数の小さい材料（例えばアルミナセラミックス（約７ｐ
ｐｍ／℃）や４２アロイ（Ａｌｌｏｙ）合金（約６ｐｐ
ｍ／℃））、ジルコニア（約１１ｐｐｍ／℃）、フォル
ステライト（約１０ｐｐｍ／℃）等を用いることによ
り、反りを小さくすることが可能である。また、平板５
の材料として、配線基板２と同等の熱膨張係数の材料を
用いた場合、熱膨張係数の小さな材料を用いた場合ほど
反りを小さくする効果は無いが、配線基板の厚みが見か
け上大きくなるため、配線基板の剛性が高くなり、少し
ではあるが反りを小さくする効果が得られる。平板５の
外形はＬＳＩ１の外形より小さくした場合、ＬＳＩ１の
外周部に熱ストレスが集中し、封止樹脂３の破壊やＬＳ
Ｉ接合部４の破断等の不具合が生じる危険があるため好
ましくない。平板５の外形はＬＳＩ１より大きくするこ
とによってＬＳＩ接合部４の信頼性を向上させることが
可能となるが、もっとも良い構造は、ＬＳＩ１の外形と
平板５の外形を略同一にする構造である。
【００２１】図５は、ＬＳＩ裏面にヒートシンクを取り
付けた構造の断面図である。ヒートシンク１０の材料
は、放熱特性に優れたアルミニウム等が好ましく、ＬＳ
Ｉ１の裏面に熱伝導部材９を介して取り付けられてい
る。熱伝導部材９は熱伝導性に優れた材料から成ってお
り、例えばＡｇ（銀）フィラー入りのエポキシ樹脂や、
アルミナセラミックスフィラー入りのシリコーンコンパ
ウンド等が使用される。ＬＳＩ１の裏面は、平板５の効
果により反りの小さな面となっているため、ＬＳＩ１の
熱をヒートシンク１０へ伝達する熱伝導部材の厚みを薄
く均一にでき、効率の良い放熱効果を得ることができ
る。
【００２２】以上の説明から明らかなように、配線基板
上にＬＳＩがフリップチップ実装され、ＬＳＩ接合部に
封止樹脂が充填されている構造において、ＬＳＩ搭載部
の配線基板裏面に平板を配置することによって、ＬＳＩ
の反りを抑えることが可能となり、ヒートシンクとＬＳ
Ｉの接合面に設ける熱伝導部材を薄く均一化できること
によって、放熱効果の高いＬＳＩパッケージ構造を得る
ことができる。
【００２３】次に、本発明のその他の形態について説明
する。 ［第２の実施の形態］図６は、本発明の第２の実施の形
態を示す断面図である。同図に示すように、配線基板２
上にはＬＳＩ１の電極の配置に対応したパッドが設けら
れており、ＬＳＩ１の電極と配線基板２のパッドとが電
気的にフリップチップ接続されている。電極はＬＳＩの
外周もしくは格子状に配置されており、はんだ付け等の
導電性材料により接続されている。さらにＬＳＩ接合部
には、封止樹脂が充填されており、ＬＳＩ接合部を機械
的に補強すると共に外部からの水分の浸入を抑制し腐食
を防止する役目を果たしている。ＬＳＩ１が搭載されて
いる配線基板２の裏面には、ＬＳＩ１の外形と略同一の
エリア内にチップコンデンサ１２を搭載するパッドが設
けられており、前記パッド上にチップコンデンサ１２が
電気的に接続されており、さらにチップコンデンサ１２
上に平板５が配置されており、封止樹脂１３によって配
線基板２と平板５の間隙が充填、固着されている。チッ
プコンデンサ１２は、電源ラインおよびグランドライン
に生じるノイズ電圧を低減するために設けられたバイパ
スコンデンサ（パスコン）として機能し、電源Ｖｃｃと
グランドＧＮＤとの間に設けられている。
【００２４】この構造では、図１に示すチップコンデン
サの無い構造と同様にＬＳＩの反りをゼロに近づける効
果があると共に、ＬＳＩ搭載部の真裏にチップコンデン
サを配置しているため、ＬＳＩの電圧変動を抑える効果
が非常に高く、高速動作に適した構造となる。
【００２５】組立工程としては、配線基板２のＬＳＩ搭
載側裏面に設けられたチップコンデンサ搭載用パッドに
クリームはんだを印刷し、チップコンデンサ１２をクリ
ームはんだ上に搭載、その後加熱リフローを行うことに
よりチップコンデンサ１２のはんだ付けが完了する。後
の工程は図２に示す、チップコンデンサが無いＬＳＩパ
ッケージ構造と同じでよい。ＬＳＩの動作中の電圧変動
を抑える手段として、ＬＳＩの近傍にコンデンサを配置
することが一般的であるが、高速動作中の電圧変動を抑
える手段としては、できるだけＬＳＩに近い位置にコン
デンサを配置した方が効果が高くなる。ＬＳＩの回路面
全面に電極が配置されたフリップチップ実装構造では、
配線基板のＬＳＩ搭載部裏面にコンデンサを配置するこ
とがもっとも効果が高いといえる。
【００２６】また、図６の構造では、チップコンデンサ
１２の上面に平板を配置しているが、図１のチップコン
デンサの無い構造と同様、ＬＳＩ１の反りを抑える効果
は同様に得られ、図７に示すように、ヒートシンク１０
をＬＳＩ１の裏面に取り付ける構造においても、熱伝導
部材９の厚みを薄く均一にでき、効率の良い放熱効果を
得ることができる。なお、ここで採用する平板材料とし
ては、チップコンデンサ１２上に配置するため、導電性
材料ではチップコンデンサ１２の電極間をショートさせ
る危険があり、絶縁性の材料（例えばアルミナ）や、金
属材料の場合は絶縁被覆処理（例えばポリイミドコート
等）を施した材料を使用することが好ましい。
【００２７】図８は、チップコンデンサのレイアウトを
示す平面図である。ここで、図８（ｂ）に示すレイアウ
トについて説明する。ここでは、ＬＳＩおよび平板の外
形を１０ｍｍ□とし、チップコンデンサの外形を１．６
ｍｍ×０．８ｍｍとするとともに、その厚みを０．５ｍ
ｍとしている。チップコンデンサは３×５＝１５個配列
している。チップコンデンサの形状は全て同一とし、貼
り付ける平板の材料に対するＬＳＩの反り量を図９に示
す。なお、平板の厚みは０．５ｍｍに統一している。
【００２８】図１０は、平板の厚みに対するＬＳＩの反
り量を示すグラフである。なお、平板の材料はアルミナ
に統一している。厚みが０．５ｍｍを超えると、剛性が
高くなり、反り量は平衡状態になる。
【００２９】図１１は、チップコンデンサの数量（密
度）に対するＬＳＩの反り量を示すグラフである。な
お、平板の材料はアルミナ（７ｐｐｍ／℃）とし、厚み
は０．５ｍｍに統一している。チップコンデンサの密度
が高くなると、基板自身の剛性が高くなり、反り量が小
さくなっていることがわかる。チップコンデンサは、容
量の違いや、精度の違いによって、形状が異なることが
ある。例えば、「１６０８」と称する外形１．６ｍｍ×
０．８mmのチップコンデンサにおいても、その厚みは約
０．５ｍｍであったり、０．８ｍｍであったりまちまち
である。このようなチップコンデンサを混載して搭載す
る場合、チップコンデンサの上面に貼り付ける平板が安
定するように、厚みの大きなチップコンデンサは四隅や
外周に配置することが望ましい。なお、ここではチップ
コンデンサを配置する例を示したが、他の受動素子（例
えばチップ抵抗、チョークコイル等）を同様に配置する
ことも可能である。さらには、単なるセラミック片、樹
脂片または金属片の何れか一種類または複数種類を組み
合わせて用いてもよいし、上記受動素子と混載して用い
てもよい。
【００３０】図１２に、いくつかの受動素子配置例を示
す。図１２（ａ）の配列Ｄは、「１６０８」のチップコ
ンデンサを４×６＝２４個等間隔で搭載し、四隅のチッ
プコンデンサは厚みの大きいもの（０．８ｍｍ）、その
他の２０個は厚みの小さいもの（０．５ｍｍ）を搭載し
ている。図１２（ｂ）の配列Ｅは、配列Ｄの中央部の間
隙を十字状に広げた配置である。図１２（ｃ）の配列Ｆ
は、配列Ｅの中央部の４個をチップ抵抗とした場合であ
る。チップ抵抗の厚みは、厚みの小さなチップコンデン
サ１２とほぼ同じ形状である。
【００３１】図１３は、各配列に対するＬＳＩの反り量
を示すグラフである。なお、平板の材料はジルコニア
（１０ｐｐｍ／℃）とし、厚みは０．５ｍｍに統一して
いる。配列Ｄ〜Ｆは、四隅のチップコンデンサの厚みが
大きいため、中央付近の封止樹脂の厚みが大きくなるた
め、充填後の加熱硬化工程において樹脂収縮が起こり、
平板と配線基板が引き合う現象が発生し、同一高さのチ
ップコンデンサを均一に配置した配列ＣよりもＬＳＩの
反り方向がマイナス側に寄ることになる。
【００３２】ここで、第２の実施の形態の製造工程につ
いて図を参照して説明する。図１４、図１５および図１
６は、第２の実施の形態の製造工程を示す断面図であ
り、熱処理等の条件は第１の実施の形態の場合と同様で
ある。まず、図１４（ａ）に示すように、配線基板２上
には複数の電極パッド２ｂが予め設けられている。次い
で、図１４（ｂ）、（ｃ）に示すように、配線基板２上
に、複数の貫通孔２０ａの開いたステンレス製のマスク
２０を載置する。各貫通孔２０ａは、配線基板２上の電
極パッド２ｂと一致するように設けられている。したが
って、マスク２０を載置すると、電極パッド２ｂのみが
貫通孔２０ａの底部に露出することになり、ゴム製のス
キージ２２を使ってクリームはんだ２１を広げることに
より、電極パッド２ｂ上にのみクリームはんだ２１を載
せることができる。
【００３３】次いで、図１４（ｄ）、（ｅ）に示すよう
に、予めはんだバンプ４ａを設けておいたＬＳＩ１を配
線基板２上に載置し、加熱リフローすることにより、溶
けたはんだによってＬＳＩ接合部４が形成されて、配線
基板２とＬＳＩ１とは電気的に接続される。次いで、図
１５（ｆ）、（ｇ）に示すように、ディスペンサ２３を
使って、液状の樹脂３ａをＬＳＩ１と配線基板２との間
に流し込むことにより、樹脂３ａは毛細管現象によって
ＬＳＩ１と配線基板２との間に広がる。次いで、図１５
（ｈ）に示すように、キュアして樹脂３ａを硬化させる
ことにより、ＬＳＩ１と配線基板２との隙間を樹脂封止
することができる。その際、封止樹脂３ａの体積が若干
減少することにより、ＬＳＩ１および配線基板２は変形
し、ＬＳＩ１側に凸形状の反りが生じる。次いで、図１
５（ｉ）に示すように、ＬＳＩ１の搭載された側を下に
して、ＬＳＩ１の搭載されていない側の配線基板２上
に、ＬＳＩ１の場合と同様にしてチップコンデンサ１２
を搭載する。
【００３４】次いで、図１６（ｊ）に示すように、チッ
プコンデンサ１２上にＬＳＩ１と同等の大きさの平板５
を載置してから、平板５と配線基板２との間に樹脂１３
ａを流し込む。次いで、図１６（ｋ）に示すように、キ
ュアして樹脂１３ａを硬化させることにより、平板５と
配線基板２との隙間を樹脂封止する。その際、上記同様
に樹脂１３ａが収縮するが、先ほどの反りとは逆方向に
反りが生じるため、全体として釣り合いがとれて平坦に
なる。最後に、図１６（ｌ）に示すように、ＬＳＩ１の
裏面に熱伝導部材９を介してヒートシンク１０を固定す
ることにより、本実施の形態に係る実装構造ができあが
る。
【００３５】［第３の実施の形態］配線基板の種類とし
ては、エポキシ系の有機樹脂によるプリント配線基板以
外に、セラミック基板や、セラミック基板上に薄膜配線
層を持つ基板等が考えられる。１枚の基板上に複数のＬ
ＳＩがフリップチップ実装されるＬＳＩパッケージ構造
の場合、パッケージ全体の反りが非常に大きくなること
が予想されるが、本発明の平板を各ＬＳＩ搭載個所毎に
配置することによって、ＬＳＩパッケージ全体の反りを
抑えることが可能となる。上記第１および第２の実施の
形態では、ＬＳＩ接合部としてはんだ付け構造を記載し
たが、ＬＳＩ側にＡｕ（金）のボールバンプを配置し、
配線基板側に導電性接着剤やＩｎ／Ｓｎ系はんだ、Ａｇ
／Ｓｎ系はんだを使用した構造も考えられる。平板の形
状としては、平板形状以外に、チップコンデンサを収容
できる凹部を備えた形状や、チップコンデンサとの接触
を防ぐために四隅に突起を有する形状も考えられる。
【００３６】
【発明の効果】以上の説明から明らかなように、配線基
板上にＬＳＩがフリップチップ実装され、ＬＳＩ接合部
に封止樹脂が充填されている構造において、ＬＳＩ搭載
部の配線基板裏面に平板を接着することによって、ＬＳ
Ｉの反りを抑えることが可能となり、ヒートシンクとＬ
ＳＩの接合面に設ける熱伝導部材を薄く均一化できるこ
とによって、放熱効果の高いＬＳＩパッケージ構造を得
ることができる。また、上記構造において、裏面平板と
配線基板の間隙の配線基板上にチップコンデンサを配置
することによって、ＬＳＩの急激な電圧変動を抑えるこ
とが可能となり、高速動作を実現することが可能とな
る。なお、本発明は配線基板上に複数の集積回路チップ
が搭載された、いわゆるＣＯＢに適用したものであり、
少なくとも一つの集積回路チップがフリップチップ実装
されていれば、そのチップに対して適用できる。もちろ
ん、複数のフリップチップ実装されたチップに対して適
用してもよい。また、複数ある集積回路チップのうちの
いくつかは、ＱＦＰ（Quad Flat Package ）やＳＯＰ
（Small Outline Package ）のようなものであってもよ
い。これらのチップは例えば温度センサやこのセンサを
制御するためのドライバＩＣ等として用いられる。さら
に、集積回路チップだけでなくチップコンデンサやチッ
プ抵抗等の受動素子が一緒に搭載されていても構わな
い。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す断面図であ
る。
【図２】 図１に係るパッケージ構造の製造工程を示す
断面図である。
【図３】 図１に係るパッケージ構造の製造工程を示す
断面図である。
【図４】 図１に係るパッケージ構造の製造工程を示す
断面図である。
【図５】 図１に係るパッケージ構造の製造工程を示す
断面図である。
【図６】 本発明の第２の実施の形態を示す断面図であ
る。
【図７】 本発明の第２の実施の形態を示す断面図であ
る。
【図８】 チップコンデンサのレイアウトを示すを平面
図である。
【図９】 平板の熱膨張係数とＬＳＩの反りとの関係を
示すグラフである。
【図１０】 平板の厚みとＬＳＩの反りとの関係を示す
グラフである。
【図１１】 チップコンデンサの個数とＬＳＩの反りと
の関係を示すグラフである。
【図１２】 チップコンデンサのレイアウトを示すを平
面図である。
【図１３】 チップコンデンサのレイアウトとＬＳＩの
反りとの関係を示すグラフである。
【図１４】 図７に係る実装構造の製造工程を示す断面
図である。
【図１５】 図１４の続きの工程を示す断面図である。
【図１６】 図１５の続きの工程を示す断面図である。
【図１７】 一般的なＣＯＢを示す斜視図である。
【図１８】 従来例を示す断面図である。
【符号の説明】
１…ＬＳＩ、２…配線基板、２ａ…配線、２ｂ…電極パ
ッド、３…封止樹脂、３ａ…樹脂、４…ＬＳＩ接合部、
４ａ…はんだバンプ、５…平板、６…小さな反り、８…
大きな反り、９…熱伝導部材、１０…ヒートシンク、１
１…隙間、１２…チップコンデンサ、１３…封止樹脂、
１３ａ…樹脂、１４…チップコンデンサ、１５…チップ
抵抗、２０…マスク、２０ａ…貫通孔、２１…クリーム
はんだ、。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 Ｈ０１Ｌ 23/12 Ｌ 3/32 23/36 Ｍ 3/34 ５０７ Ｆターム(参考） 5E319 AA03 AB05 BB05 BB11 CC33 CC61 CD45 5E336 AA04 BB01 CC31 CC53 CC58 EE03 GG03 5F036 AA01 BB01 BB08 BD01 5F044 KK02 KK04 LL01 LL07 RR10 RR18

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、この配線基板上に搭載され
    た複数の集積回路チップとを備えた集積回路チップの実
    装構造において、 前記集積回路チップのうちの少なくとも一つは、前記配
    線基板の主表面にフリップチップ実装されるとともに、
    このフリップチップ実装された部分が樹脂封止され、さ
    らに前記フリップチップ実装された集積回路チップと対
    向して前記配線基板の裏面に樹脂を介して板部材が接着
    されていることを特徴とする集積回路チップの実装構
    造。
  2. 【請求項２】 請求項１において、 前記板部材は、その熱膨張係数が前記配線基板のものよ
    りも小さくかつ前記集積回路チップのものよりも大きい
    ことを特徴とする集積回路チップの実装構造。
  3. 【請求項３】 請求項１において、 前記板部材は、その大きさが前記集積回路チップの外形
    の８０〜１２０％以内であることを特徴とする集積回路
    チップの実装構造。
  4. 【請求項４】 請求項１において、 前記板部材は、その材料がアルミナ、４２アロイ合金、
    ジルコニアまたはフォルステライトの何れかであること
    を特徴とする集積回路チップの実装構造。
  5. 【請求項５】 請求項１において、 前記集積回路チップの裏面に、熱伝導部材を介してヒー
    トシンクが設けられていることを特徴とする集積回路チ
    ップの実装構造。
  6. 【請求項６】 請求項１において、 前記板部材と前記配線基板との間における前記配線基板
    上に、複数のチップコンデンサが設けられていることを
    特徴とする集積回路チップの実装構造。
  7. 【請求項７】 請求項１において、 前記板部材と前記配線基板との間における前記配線基板
    上に、複数のチップ抵抗が設けられていることを特徴と
    する集積回路チップの実装構造。
  8. 【請求項８】 請求項６において、 前記複数のチップコンデンサは、前記集積回路チップの
    中央部付近よりもその周縁部付近に密集するようにして
    配置されていることを特徴とする集積回路チップの実装
    構造。
  9. 【請求項９】 請求項７において、 前記複数のチップ抵抗は、前記集積回路チップの中央部
    付近よりもその周縁部付近に密集するようにして配置さ
    れていることを特徴とする集積回路チップの実装構造。
  10. 【請求項１０】 請求項６において、 前記複数のチップコンデンサは、前記集積回路チップの
    中央部付近に薄いものが配置され、前記集積回路チップ
    の周縁部付近に厚いものが配置されていることを特徴と
    する集積回路チップの実装構造。
  11. 【請求項１１】 請求項７において、 前記複数のチップ抵抗は、前記集積回路チップの中央部
    付近に薄いものが配置され、前記集積回路チップの周縁
    部付近に厚いものが配置されていることを特徴とする集
    積回路チップの実装構造。
  12. 【請求項１２】 請求項１において、 前記配線基板は、エポキシ系の有機樹脂からなる基板、
    セラミック基板またはセラミック基板上に薄膜配線層を
    持つ基板の何れかであることを特徴とする集積回路チッ
    プの実装構造。
  13. 【請求項１３】 請求項１において、 前記集積回路チップと前記配線基板との接続は、前記集
    積回路チップ側に設けられたＡｕのボールバンプと、前
    記配線基板側に設けられた導電性樹脂もしくはＩｎ／Ｓ
    ｎ系はんだまたはＡｇ／Ｓｎ系はんだとの接合によって
    実現されていることを特徴とする集積回路チップの実装
    構造。
  14. 【請求項１４】 配線基板上に複数の集積回路チップを
    実装する方法において、 前記集積回路チップのうちの少なくとも一つを、前記配
    線基板の主表面にフリップチップ実装するとともに、こ
    のフリップチップ実装された部分を樹脂封止し、さらに
    前記フリップチップ実装された集積回路チップと対向し
    て前記配線基板の裏面に樹脂を介して板部材を接着する
    ことを特徴とする集積回路チップの実装方法。
  15. 【請求項１５】 請求項１４において、 前記板部材は、その熱膨張係数が前記配線基板のものよ
    りも小さくかつ前記集積回路チップのものよりも大きい
    ことを特徴とする集積回路チップの実装方法。
  16. 【請求項１６】 請求項１４において、 前記板部材は、その大きさが前記集積回路チップの外形
    の８０〜１２０％以内であることを特徴とする集積回路
    チップの実装方法。
  17. 【請求項１７】 請求項１４において、 前記板部材は、その材料がアルミナ、４２アロイ合金、
    ジルコニアまたはフォルステライトの何れかであること
    を特徴とする集積回路チップの実装方法。
  18. 【請求項１８】 請求項１４において、 前記集積回路チップの裏面に、熱伝導部材を介してヒー
    トシンクが設けられていることを特徴とする集積回路チ
    ップの実装方法。
  19. 【請求項１９】 請求項１４において、 前記板部材と前記配線基板との間における前記配線基板
    上に、複数のチップコンデンサが設けられていることを
    特徴とする集積回路チップの実装方法。
  20. 【請求項２０】 請求項１４において、 前記板部材と前記配線基板との間における前記配線基板
    上に、複数のチップ抵抗が設けられていることを特徴と
    する集積回路チップの実装方法。
  21. 【請求項２１】 請求項１９において、 前記複数のチップコンデンサは、前記集積回路チップの
    中央部付近よりもその周縁部付近に密集するようにして
    配置されていることを特徴とする集積回路チップの実装
    方法。
  22. 【請求項２２】 請求項２０において、 前記複数のチップ抵抗は、前記集積回路チップの中央部
    付近よりもその周縁部付近に密集するようにして配置さ
    れていることを特徴とする集積回路チップの実装方法。
  23. 【請求項２３】 請求項１９において、 前記複数のチップコンデンサは、前記集積回路チップの
    中央部付近に薄いものが配置され、前記集積回路チップ
    の周縁部付近に厚いものが配置されていることを特徴と
    する集積回路チップの実装方法。
  24. 【請求項２４】 請求項２０において、 前記複数のチップ抵抗は、前記集積回路チップの中央部
    付近に薄いものが配置され、前記集積回路チップの周縁
    部付近に厚いものが配置されていることを特徴とする集
    積回路チップの実装方法。
  25. 【請求項２５】 請求項１４において、 前記配線基板は、エポキシ系の有機樹脂からなる基板、
    セラミック基板またはセラミック基板上に薄膜配線層を
    持つ基板の何れかであることを特徴とする集積回路チッ
    プの実装方法。
  26. 【請求項２６】 請求項１４において、 前記集積回路チップと前記配線基板との接続は、前記集
    積回路チップ側に設けられたＡｕのボールバンプと、前
    記配線基板側に設けられた導電性樹脂もしくはＩｎ／Ｓ
    ｎ系はんだまたはＡｇ／Ｓｎ系はんだとの接合によって
    実現されていることを特徴とする集積回路チップの実装
    方法。
JP33401999A 1999-11-25 1999-11-25 集積回路チップの実装構造および実装方法 Expired - Fee Related JP3414342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33401999A JP3414342B2 (ja) 1999-11-25 1999-11-25 集積回路チップの実装構造および実装方法
US09/667,522 US6518666B1 (en) 1999-11-25 2000-09-22 Circuit board reducing a warp and a method of mounting an integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33401999A JP3414342B2 (ja) 1999-11-25 1999-11-25 集積回路チップの実装構造および実装方法

Publications (2)

Publication Number Publication Date
JP2001156246A true JP2001156246A (ja) 2001-06-08
JP3414342B2 JP3414342B2 (ja) 2003-06-09

Family

ID=18272603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33401999A Expired - Fee Related JP3414342B2 (ja) 1999-11-25 1999-11-25 集積回路チップの実装構造および実装方法

Country Status (2)

Country Link
US (1) US6518666B1 (ja)
JP (1) JP3414342B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092382A (ja) * 2001-09-18 2003-03-28 Sony Corp 半導体装置及びその製造方法
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
US7521787B2 (en) 2005-05-16 2009-04-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2009238867A (ja) * 2008-03-26 2009-10-15 Aisin Aw Co Ltd 合成樹脂製の実装プリント基板
JP2010183585A (ja) * 2010-02-26 2010-08-19 Ricoh Co Ltd 半導体装置と画像読取装置と画像形成装置
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US8547705B2 (en) 2009-08-20 2013-10-01 Nec Corporation Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9910812D0 (en) * 1999-05-10 1999-07-07 Microscience Ltd Vaccine composition
JP3967133B2 (ja) * 2000-03-21 2007-08-29 三菱電機株式会社 半導体装置及び電子機器の製造方法
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4299783B2 (ja) * 2002-08-09 2009-07-22 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
US7094975B2 (en) * 2003-11-20 2006-08-22 Delphi Technologies, Inc. Circuit board with localized stiffener for enhanced circuit component reliability
US20060091562A1 (en) * 2004-10-29 2006-05-04 Hsin-Hui Lee Flip chip BGA process and package with stiffener ring
US7183641B2 (en) 2005-03-30 2007-02-27 Intel Corporation Integrated heat spreader with intermetallic layer and method for making
CN101611490B (zh) * 2007-02-16 2011-07-27 住友电木株式会社 电路板的制造方法、半导体制造装置、电路板和半导体器件
US20090045501A1 (en) * 2007-08-14 2009-02-19 International Business Machines Corporation Structure on chip package to substantially match stiffness of chip
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
JP2010103336A (ja) * 2008-10-24 2010-05-06 Fujitsu Ltd 基板ユニット、情報処理装置及び基板ユニットの製造方法
JP5585071B2 (ja) * 2009-12-18 2014-09-10 富士通株式会社 電子装置及びその製造方法
JP5445340B2 (ja) * 2010-06-10 2014-03-19 富士通株式会社 基板補強構造、基板組立体、及び電子機器
US8188597B2 (en) 2010-09-22 2012-05-29 International Business Machines Corporation Fixture to constrain laminate and method of assembly
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
EP2728616B1 (en) * 2011-06-29 2018-07-18 NGK Insulators, Ltd. Circuit board for peripheral circuit in high-capacity module and high-capacity module including peripheral circuit using circuit board
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
WO2016052221A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 半導体パッケージおよびその実装構造
JP2022146063A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
JP3070473B2 (ja) * 1996-02-28 2000-07-31 日本電気株式会社 半導体装置の実装方法及び構造
US5981085A (en) * 1996-03-21 1999-11-09 The Furukawa Electric Co., Inc. Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
JPH10229102A (ja) 1997-02-17 1998-08-25 Hitachi Ltd 電子製品
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP3139426B2 (ja) * 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
US6108208A (en) * 1997-12-08 2000-08-22 Unisys Corporation Testing assembly having a pressed joint with a single layer of thermal conductor which is reused to sequentially test multiple circuit modules

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092382A (ja) * 2001-09-18 2003-03-28 Sony Corp 半導体装置及びその製造方法
JP2003347354A (ja) * 2002-05-28 2003-12-05 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
US7521787B2 (en) 2005-05-16 2009-04-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2009238867A (ja) * 2008-03-26 2009-10-15 Aisin Aw Co Ltd 合成樹脂製の実装プリント基板
US8547705B2 (en) 2009-08-20 2013-10-01 Nec Corporation Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other
JP5708489B2 (ja) * 2009-08-20 2015-04-30 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP2010183585A (ja) * 2010-02-26 2010-08-19 Ricoh Co Ltd 半導体装置と画像読取装置と画像形成装置
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9136220B2 (en) 2011-09-21 2015-09-15 Shinko Electric Industries Co., Ltd. Semiconductor package and method for manufacturing the semiconductor package

Also Published As

Publication number Publication date
US6518666B1 (en) 2003-02-11
JP3414342B2 (ja) 2003-06-09

Similar Documents

Publication Publication Date Title
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US6122171A (en) Heat sink chip package and method of making
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP4828164B2 (ja) インタポーザおよび半導体装置
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
US20030080411A1 (en) Semiconductor package having thermal interface material (TIM)
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP3565090B2 (ja) 半導体装置の製造方法
JP2591499B2 (ja) 半導体装置
WO2004112129A1 (ja) 電子装置
JP3228339B2 (ja) 半導体装置およびその製造方法
JPH0777258B2 (ja) 半導体装置
US6656771B2 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JP3374812B2 (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH08274214A (ja) 半導体装置
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH10116936A (ja) 半導体パッケージ
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH10256413A (ja) 半導体パッケージ
JP3258564B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees