JP2022146063A - 電子モジュール及び電子機器 - Google Patents

電子モジュール及び電子機器 Download PDF

Info

Publication number
JP2022146063A
JP2022146063A JP2021046854A JP2021046854A JP2022146063A JP 2022146063 A JP2022146063 A JP 2022146063A JP 2021046854 A JP2021046854 A JP 2021046854A JP 2021046854 A JP2021046854 A JP 2021046854A JP 2022146063 A JP2022146063 A JP 2022146063A
Authority
JP
Japan
Prior art keywords
ground
power supply
capacitor
electrode
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021046854A
Other languages
English (en)
Other versions
JP2022146063A5 (ja
Inventor
琢也 近藤
Takuya Kondo
貴志 沼生
Takashi Numao
展輝 山下
Nobuteru Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021046854A priority Critical patent/JP2022146063A/ja
Priority to US17/694,070 priority patent/US11792917B2/en
Publication of JP2022146063A publication Critical patent/JP2022146063A/ja
Publication of JP2022146063A5 publication Critical patent/JP2022146063A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】電源ノイズの伝搬を抑制する。【解決手段】処理モジュール１００のプリント配線板３００は、コンデンサ１５１の電極１２とコンデンサ１５２の電極１４とを電気的に接続するグラウンドライン３２０Ｇを有する。グラウンドライン３２０Ｇは、グラウンドヴィア３５１Ｇと、グラウンドヴィア３５２Ｇと、絶縁基板の内部に配置されたグラウンドパターン３５０Ｇと、を含む。コンデンサ１５１の電極１２は、グラウンドヴィア３５１Ｇを介してグラウンドパターン３５０Ｇに電気的に接続され、コンデンサ１５２の電極１４は、グラウンドヴィア３５２Ｇを介してグラウンドパターン３５０Ｇに電気的に接続されている。【選択図】図３

Description

本発明は、電子モジュール、及び電子モジュールを備える電子機器に関する。
電子機器に搭載される電子モジュールは、プリント配線板と、プリント配線板に実装された半導体装置と、を有する。半導体装置の一例として半導体パッケージがある。半導体パッケージは、半導体素子と、半導体素子が実装されたパッケージ基板と、を有する。半導体素子が動作すると、パッケージ基板及びプリント配線板の給電経路に、半導体素子の動作による電流が流れる。給電経路が持っているインピーダンスを電源インピーダンスという。給電経路を流れる電流と電源インピーダンスとの積により電位変動が生じる。この電位変動を電源電位変動又は電源ノイズという。
特許文献１には、電源ノイズを低減する技術として、プリント配線板における半導体装置の搭載部に対する裏面に、複数のバイパスコンデンサを設ける技術が記載されている。
特開２００８－２１９６９号公報
しかし、半導体装置には、複数の回路を備えているものがある。この種の半導体装置において、各回路が動作すると各回路の動作に起因する電源ノイズが発生する。複数のバイパスコンデンサでグラウンドを共通にすると、複数の回路のうち１つの回路の動作によって生じた電源ノイズがグラウンドを介して複数の回路のうちの他の回路に伝搬することがあった。
本発明は、電源ノイズの伝搬を抑制することを目的とする。
本発明の電子モジュールは、絶縁基板を有するプリント配線板と、前記絶縁基板の第１主面の上に配置された第１半導体装置と、前記絶縁基板の前記第１主面とは反対の第２主面の上に配置され、前記第１主面と垂直な方向に視て、前記第１半導体装置と重なる位置に配置された第１コンデンサ及び第２コンデンサと、を備え、前記第１半導体装置は、第１電源端子及び第２電源端子を含む複数の端子と、前記第１電源端子に電気的に接続された第１回路と、前記第２電源端子に電気的に接続された第２回路と、を有し、前記第１コンデンサは、第１電極及び第２電極を有し、前記第２コンデンサは、第３電極及び第４電極を有し、前記プリント配線板は、前記第１半導体装置の前記第１電源端子と前記第１コンデンサの前記第１電極とを電気的に接続する第１電源ラインと、前記第１半導体装置の前記第２電源端子と前記第２コンデンサの前記第３電極とを電気的に接続する第２電源ラインと、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第４電極とを電気的に接続するグラウンドラインと、を有し、前記グラウンドラインは、第１グラウンドヴィアと、第２グラウンドヴィアと、前記絶縁基板の内部に配置されたグラウンドパターンと、を含み、前記第１コンデンサの前記第２電極は、前記第１グラウンドヴィアを介して前記グラウンドパターンに電気的に接続され、前記第２コンデンサの前記第４電極は、前記第２グラウンドヴィアを介して前記グラウンドパターンに電気的に接続されている、ことを特徴とする。
本発明によれば、電源ノイズの伝搬を抑制することができる。
実施形態に係る電子機器の説明図である。 実施形態に係る処理モジュールの一部分を示す斜視図である。 実施形態に係る処理モジュールにおけるコンデンサの実装部分の配線構造を説明するための模式図である。 比較例の処理モジュールの一部分を示す斜視図である。 比較例の処理モジュールにおけるコンデンサの実装部分の配線構造を説明するための模式図である。 （ａ）は実施例１及び比較例１のトランスファーインピーダンス特性のグラフである。（ｂ）は実施例１及び比較例１で観測された電源電位変動の波形を示すグラフである。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。図１は、実施形態に係る電子機器の一例としての撮像装置であるデジタルカメラ６００の説明図である。撮像装置であるデジタルカメラ６００は、レンズ交換式のデジタルカメラであり、カメラ本体６０１を備える。カメラ本体６０１には、レンズを含むレンズユニット（レンズ鏡筒）６０２が着脱可能となっている。カメラ本体６０１は、筐体６１１と、筐体６１１の内部に配置された、処理モジュール１００及びセンサモジュール９００と、を備えている。処理モジュール１００は、電子モジュールの一例であり、プリント回路板で構成されている。処理モジュール１００とセンサモジュール９００とはケーブル４００で電気的に接続されている。筐体６１１の内部には、不図示のバッテリが設けられている。
センサモジュール９００は、撮像素子であるイメージセンサ９０１と、プリント配線板９０２と、を有する。イメージセンサ９０１は、プリント配線板９０２に実装されている。イメージセンサ９０１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ又はＣＣＤ（Charge Coupled Device）イメージセンサである。イメージセンサ９０１は、レンズユニット６０２を介して入射した光を電気信号に変換する機能を有する。
処理モジュール１００は、半導体装置２００と、電源装置１４０と、プリント配線板３００と、を有する。半導体装置２００は、第１半導体装置の一例である。電源装置１４０は、第２半導体装置の一例である。
半導体装置２００及び電源装置１４０は、プリント配線板３００に実装されている。プリント配線板３００は、リジッド配線板である。半導体装置２００は、例えばデジタルシグナルプロセッサであり、イメージセンサ９０１から電気信号を取得し、取得した電気信号を補正する処理を行い、画像データを生成する機能を有する。電源装置１４０は、不図示のバッテリから半導体装置２００を含むデジタルカメラ６００の各部へ電力を供給する装置である。電源装置１４０は、電源素子を有するＩＣである。電源装置１４０は、プリント配線板３００を介して半導体装置２００に直流電圧を印加して、動作に必要な電力、即ち電源電流を供給する。プリント配線板３００には、電源装置１４０から半導体装置２００へ電力、即ち電源電流を供給する、電源ライン及びグラウンドラインを含む給電経路が形成されている。
図２は、実施形態に係る処理モジュール１００の一部分を示す斜視図である。半導体装置２００は、半導体パッケージであり、本実施形態では、ＢＧＡ（Ball Grid Array）の半導体パッケージである。半導体装置２００は、パッケージ基板２０１と、パッケージ基板２０１に実装された半導体素子２０２と、を有する。
半導体素子２０２は、半導体チップであり、封止樹脂で封止されたダイ２０２０を有する。ダイ２０２０は、受信したデジタル信号を演算処理する複数のコア回路と、複数のコア回路から出力されたデジタル信号を外部機器や他の半導体装置に送信する複数の送信回路（バッファ）と、を有する。本実施形態では、複数の送信回路が、第１回路の一例である回路２０２１と、第２回路の一例である回路２０２２と、を含む。回路２０２１は、例えばＬＶＣＭＯＳの送信回路である。回路２０２２は、例えばＵＳＢの送信回路である。回路２０２１が動作する際に回路２０２１に供給される電源電流は、回路２０２２が動作する際に回路２０２２に供給される電源電流よりも大きい。なお、各回路２０２１，２０２２は、複数の送信回路のうちのいずれか１つであるが、複数のコア回路のうちのいずれか１つであってもよい。
パッケージ基板２０１は、インタポーザの一例である。半導体素子２０２は、複数のはんだバンプ２０３によってパッケージ基板２０１に電気的及び機械的に接続されている。半導体装置２００は、パッケージ基板２０１の一対の主面のうち、半導体素子２０２が実装された主面とは反対側の主面に配置された複数の端子２０４を有する。パッケージ基板２０１は、複数の端子２０４によってプリント配線板３００に電気的及び機械的に接続されている。各端子２０４は、例えばはんだボールで構成されている。複数の端子２０４は格子状に配列されている。
処理モジュール１００は、プリント配線板３００に実装された複数のコンデンサ、例えば２つのコンデンサ１５１，１５２を有する。コンデンサ１５１は、第１コンデンサの一例であり、コンデンサ１５２は、第２コンデンサの一例である。これらコンデンサ１５１，１５２は、半導体装置２００の動作によって発生する電源電位変動、即ち電源ノイズを抑制するために給電経路に設けられたバイパスコンデンサである。各コンデンサ１５１，１５２は、給電経路に含まれる電源ラインとグラウンドラインとの間に設けられている。即ち、各コンデンサ１５１，１５２の一対の電極のうち一方の電極は、電源ラインに電気的に接続されており、他方の電極は、グラウンドラインに電気的に接続されている。
プリント配線板３００は、絶縁基板３１０を有する。絶縁基板３１０は、平板状であり、一対の主面３１１，３１２を有する。主面３１２は、主面３１１とは反対の主面である。主面３１１は、第１主面の一例であり、主面３１２は、第２主面の一例である。本実施形態では、半導体装置２００は、プリント配線板３００の絶縁基板３１０の主面３１１の上に配置されており、各コンデンサ１５１，１５２は、プリント配線板３００の絶縁基板３１０の主面３１２の上に配置されている。各コンデンサ１５１，１５２は、Ｚ方向に見て、半導体装置２００と重なる位置に配置されている。Ｚ方向は、主面３１１，３１２に垂直な方向である。
図３は、実施形態に係る処理モジュール１００におけるコンデンサ１５１，１５２の実装部分の配線構造を説明するための模式図である。なお、図３において、絶縁基板３１０の図示は省略している。プリント配線板３００は、複数の導体層３０１，３０２，３０３と、不図示のソルダーレジスト層と、を有する。各導体層３０１～３０３は、導体パターンが配置される層である。導体層３０１は、主面３１１上に配置された外層、即ち表層であり、導体層３０２は、主面３１２上に配置された外層、即ち表層である。導体層３０３は、絶縁基板３１０の内部、即ち導体層３０１と導体層３０２との間に配置された内層である。各導体層３０１，３０２の導体パターンにおける、はんだの接合に用いられるパッド以外の部分が、ソルダーレジスト層で覆われている。パッドは、ＳＭＤ（Solder Mask Defined）又はＮＳＭＤ（Non-solder Mask Defined）のパッドである。
複数の端子２０４は、電源端子２１１Ｅ、グラウンド端子２１１Ｇ、電源端子２１２Ｅ、及びグラウンド端子２１２Ｇを含む。電源端子２１１Ｅは、第１電源端子の一例である。グラウンド端子２１１Ｇは、第１グラウンド端子の一例である。電源端子２１２Ｅは、第２電源端子の一例である。グラウンド端子２１２Ｇは、第２グラウンド端子の一例である。電源端子２１１Ｅは、回路２０２１の電源側に電気的に接続され、グラウンド端子２１１Ｇは、回路２０２１のグラウンド側に電気的に接続されている。電源端子２１２Ｅは、回路２０２２の電源側に電気的に接続され、グラウンド端子２１２Ｇは、回路２０２２のグラウンド側に電気的に接続されている。
プリント配線板３００は、電源端子２１１Ｅと電気的に接続される電源ライン３２１Ｅと、電源端子２１２Ｅと電気的に接続される電源ライン３２２Ｅと、を有する。電源ライン３２１Ｅは、第１電源ラインの一例である。電源ライン３２２Ｅは、第２電源ラインの一例である。また、プリント配線板３００は、グラウンド端子２１１Ｇ及びグラウンド端子２１２Ｇと電気的に接続されるグラウンドライン３２０Ｇを有する。即ち、グラウンド端子２１１Ｇ，２１２Ｇは、共通のグラウンドライン３２０Ｇで電気的に接続されている。
コンデンサ１５１は、一対の電極１１，１２を有する。コンデンサ１５２は、一対の電極１３，１４を有する。電極１１は第１電極の一例であり、電極１２は第２電極の一例である。電極１３は第３電極の一例であり、電極１４は第４電極の一例である。
半導体装置２００の電源端子２１１Ｅとコンデンサ１５１の電極１１とは、電源ライン３２１Ｅで電気的に接続されている。半導体装置２００の電源端子２１２Ｅとコンデンサ１５２の電極１３とは、電源ライン３２２Ｅで電気的に接続されている。半導体装置２００のグラウンド端子２１１Ｇ，２１２Ｇと、コンデンサ１５１の電極１２と、コンデンサ１５２の電極１４とは、グラウンドライン３２０Ｇで電気的に接続されている。電源ライン３２１Ｅ，３２２Ｅ及びグラウンドライン３２０Ｇは、電源装置１４０によって半導体装置２００に給電するための給電経路である。よって、半導体素子２０２の各回路２０２１，２０２２は、各電源ライン３２１Ｅ，３２２Ｅを介して電源装置１４０によって電力、即ち電源電流が供給される。
電源ライン３２１Ｅ、電源ライン３２２Ｅ及びグラウンドライン３２０Ｇの各々は、絶縁基板３１０に設けられた導体、例えば銅で構成されている。
電源ライン３２１Ｅは、導体層３０１に形成された電源パターン３３１Ｅと、導体層３０２に形成された電源パターン３４１Ｅと、電源パターン３３１Ｅ及び電源パターン３４１Ｅに接触して形成された電源ヴィア３５１Ｅと、を含む。
電源ヴィア３５１Ｅは、電源パターン３３１Ｅと電源パターン３４１Ｅとをつなぐヴィア導体である。電源パターン３３１Ｅは、パッド３３１１Ｅを有し、パッド３３１１Ｅには、電源端子２１１Ｅが接合されている。電源パターン３４１Ｅは、パッド３４１１Ｅを有し、パッド３４１１Ｅには、コンデンサ１５１の電極１１が接合されている。
電源ライン３２２Ｅは、導体層３０１に形成された電源パターン３３２Ｅと、導体層３０２に形成された電源パターン３４２Ｅと、電源パターン３３２Ｅ及び電源パターン３４２Ｅに接触して形成された電源ヴィア３５２Ｅと、を含む。
電源ヴィア３５２Ｅは、電源パターン３３２Ｅと電源パターン３４２Ｅとをつなぐヴィア導体である。電源パターン３３２Ｅは、パッド３３２１Ｅを有し、パッド３３２１Ｅには、電源端子２１２Ｅが接合されている。電源パターン３４２Ｅは、パッド３４２１Ｅを有し、パッド３４２１Ｅには、コンデンサ１５２の電極１３が接合されている。
グラウンドライン３２０Ｇは、導体層３０１に形成されたグラウンドパターン３３１Ｇと、導体層３０１に形成されたグラウンドパターン３３２Ｇと、を含む。また、グラウンドライン３２０Ｇは、導体層３０２に形成されたグラウンドパターン３４１Ｇと、導体層３０２に形成されたグラウンドパターン３４２Ｇと、を含む。また、グラウンドライン３２０Ｇは、グラウンドパターン３３１Ｇ及びグラウンドパターン３４１Ｇに接触して形成されたグラウンドヴィア３５１Ｇを含む。また、グラウンドライン３２０Ｇは、グラウンドパターン３３２Ｇ及びグラウンドパターン３４２Ｇに接触して形成されたグラウンドヴィア３５２Ｇを含む。グラウンドヴィア３５１Ｇは、第１グラウンドヴィアの一例であり、グラウンドヴィア３５２Ｇは、第２グラウンドヴィアの一例である。
グラウンドヴィア３５１Ｇは、グラウンドパターン３３１Ｇとグラウンドパターン３４１Ｇとをつなぐヴィア導体である。グラウンドパターン３３１Ｇは、パッド３３１１Ｇを有し、パッド３３１１Ｇには、グラウンド端子２１１Ｇが接合されている。グラウンドパターン３４１Ｇは、パッド３４１１Ｇを有し、パッド３４１１Ｇには、コンデンサ１５１の電極１２が接合されている。
グラウンドヴィア３５２Ｇは、グラウンドパターン３３２Ｇとグラウンドパターン３４２Ｇとをつなぐヴィア導体である。グラウンドパターン３３２Ｇは、パッド３３２１Ｇを有し、パッド３３２１Ｇには、グラウンド端子２１２Ｇが接合されている。グラウンドパターン３４２Ｇは、パッド３４２１Ｇを有し、パッド３４２１Ｇには、コンデンサ１５２の電極１４が接合されている。
電源ヴィア３５１Ｅは、コンデンサ１５１に近接して配置されている。本実施形態では、電源ヴィア３５１Ｅは、コンデンサ１５１，１５２及び電源装置１４０のうち、コンデンサ１５１に相対的に近接して配置されている。
電源ヴィア３５２Ｅは、コンデンサ１５２に近接して配置されている。本実施形態では、電源ヴィア３５２Ｅは、コンデンサ１５１，１５２及び電源装置１４０のうち、コンデンサ１５２に相対的に近接して配置されている。
グラウンドヴィア３５１Ｇは、コンデンサ１５１に近接して配置されている。本実施形態では、グラウンドヴィア３５１Ｇは、コンデンサ１５１，１５２及び電源装置１４０のうち、コンデンサ１５１に相対的に近接して配置されている。
グラウンドヴィア３５２Ｇは、コンデンサ１５２に近接して配置されている。本実施形態では、グラウンドヴィア３５２Ｇは、コンデンサ１５１，１５２及び電源装置１４０のうち、コンデンサ１５２に相対的に近接して配置されている。
電源装置１４０は、電源回路１４０１と、不図示の電源端子と、グラウンド端子１４０２とを有する。不図示の電源端子とグラウンド端子１４０２は、電源回路１４０１に電気的に接続されている。電源装置１４０の不図示の電源端子は、電源ライン３２１Ｅに電気的に接続されている。電源装置１４０のグラウンド端子１４０２は、グラウンドライン３２０Ｇに電気的に接続されている。電源回路１４０１は、第３回路の一例である。電源回路１４０１は、各回路２０２１，２０２２へ電力を供給するための回路である。
グラウンドライン３２０Ｇは、導体層３０２に形成されたグラウンドパターン３６３Ｇと、電源装置１４０に近接して配置されたグラウンドヴィア３５３Ｇと、を有する。グラウンドヴィア３５３Ｇは、第３グラウンドヴィアの一例である。本実施形態では、グラウンドヴィア３５３Ｇは、コンデンサ１５１，１５２及び電源装置１４０のうち、電源装置１４０に相対的に近接して配置されている。グラウンドパターン３６３Ｇのパッドには、電源装置１４０のグラウンド端子１４０２が接合されている。グラウンドパターン３６３Ｇは、グラウンドヴィア３５３Ｇに接触することでグラウンドヴィア３５３Ｇにつながれている。
電源ライン３２１Ｅと電源ライン３２２Ｅとは、ローパスフィルタ部品、本実施形態ではフェライトビーズ１６０で電気的に接続されている。フェライトビーズ１６０は、電気部品の一例である。
以上、電源装置１４０の電源端子は、電源ライン３２１Ｅ，３２２Ｅ及びフェライトビーズ１６０を介して、半導体装置２００の電源端子２１１Ｅ及び２１２Ｅと、コンデンサ１５１の電極１１と、コンデンサ１５２の電極１３とに電気的に接続されている。また、電源装置１４０のグラウンド端子１４０２は、グラウンドライン３２０Ｇを介して、半導体装置２００のグラウンド端子２１１Ｇ及び２１２Ｇと、コンデンサ１５１の電極１２と、コンデンサ１５２の電極１４とに電気的に接続されている。
ここで、比較例の処理モジュールについて説明する。図４は、比較例の処理モジュール１００Ｙの一部分を示す斜視図である。処理モジュール１００Ｙは、プリント配線板３００Ｙと、プリント配線板３００Ｙに実装された半導体装置２００Ｙとを備える。半導体装置２００Ｙは、半導体パッケージであり、パッケージ基板２０１Ｙと、パッケージ基板２０１Ｙに実装された半導体素子２０２Ｙとを有する。半導体素子２０２Ｙは、半導体チップであり、封止樹脂で封止されたダイ２０２０Ｙを有する。ダイ２０２０Ｙは、回路２０２１Ｙと回路２０２２Ｙとを有する。回路２０２１Ｙが動作する際に回路２０２１Ｙに供給される電源電流は、回路２０２２Ｙが動作する際に回路２０２２Ｙに供給される電源電流よりも大きい。
半導体素子２０２Ｙは、複数のはんだバンプ２０３Ｙによってパッケージ基板２０１Ｙに電気的及び機械的に接続されている。半導体装置２００Ｙのパッケージ基板２０１Ｙは、複数の端子２０４Ｙによってプリント配線板３００Ｙに電気的及び機械的に接続されている。各端子２０４Ｙは、例えばはんだボールで構成されている。複数の端子２０４Ｙは格子状に配列されている。
処理モジュール１００Ｙは、プリント配線板３００Ｙに実装された２つのコンデンサ１５１Ｙ，１５２Ｙを備える。各コンデンサ１５１Ｙ，１５２Ｙは、バイパスコンデンサである。
プリント配線板３００Ｙは、絶縁基板３１０Ｙを有する。絶縁基板３１０Ｙは、一対の主面３１１Ｙ，３１２Ｙを有する。半導体装置２００Ｙは、絶縁基板３１０Ｙの主面３１１Ｙの上に配置されており、各コンデンサ１５１Ｙ，１５２Ｙは、絶縁基板３１０Ｙの主面３１２Ｙの上に配置されている。各コンデンサ１５１Ｙ，１５２Ｙは、Ｚ方向に見て、半導体装置２００Ｙと重なる位置に配置されている。
図５は、比較例の処理モジュール１００Ｙにおけるコンデンサ１５１Ｙ，１５２Ｙの実装部分の配線構造を説明するための模式図である。処理モジュール１００Ｙは、プリント配線板３００Ｙに実装された電源装置１４０Ｙを備える。プリント配線板３００Ｙは、複数の導体層３０１Ｙ，３０２Ｙと、不図示のソルダーレジスト層と、を有する。導体層３０１Ｙは、主面３１１Ｙ上に配置された外層、即ち表層であり、導体層３０２Ｙは、主面３１２Ｙ上に配置された外層、即ち表層である。半導体装置２００Ｙの複数の端子２０４Ｙは、電源端子２１１ＥＹ、グラウンド端子２１１ＧＹ、電源端子２１２ＥＹ、及びグラウンド端子２１２ＧＹを含む。電源端子２１１ＥＹは、回路２０２１Ｙの電源側に電気的に接続され、グラウンド端子２１１ＧＹは、回路２０２１Ｙのグラウンド側に電気的に接続されている。電源端子２１２ＥＹは、回路２０２２Ｙの電源側に電気的に接続され、グラウンド端子２１２ＧＹは、回路２０２２Ｙのグラウンド側に電気的に接続されている。
プリント配線板３００Ｙは、電源端子２１１ＥＹと電気的に接続される電源ライン３２１ＥＹと、電源端子２１２ＥＹと電気的に接続される電源ライン３２２ＥＹと、を有する。また、プリント配線板３００Ｙは、グラウンド端子２１１ＧＹ及びグラウンド端子２１２ＧＹと電気的に接続されるグラウンドライン３２０ＧＹを有する。即ち、グラウンド端子２１１ＧＹ，２１２ＧＹは、共通のグラウンドライン３２０ＧＹで電気的に接続されている。
コンデンサ１５１Ｙは、一対の電極１１Ｙ，１２Ｙを有する。コンデンサ１５２Ｙは、一対の電極１３Ｙ，１４Ｙを有する。半導体装置２００Ｙの電源端子２１１ＥＹとコンデンサ１５１Ｙの電極１１Ｙとは、電源ライン３２１ＥＹで電気的に接続されている。半導体装置２００Ｙの電源端子２１２ＥＹとコンデンサ１５２Ｙの電極１３Ｙとは、電源ライン３２２ＥＹで電気的に接続されている。半導体装置２００Ｙのグラウンド端子２１１ＧＹ，２１２ＧＹと、コンデンサ１５１Ｙの電極１２Ｙと、コンデンサ１５２Ｙの電極１４Ｙとは、グラウンドライン３２０ＧＹで電気的に接続されている。電源装置１４０Ｙは、半導体素子２０２Ｙの各回路２０２１Ｙ，２０２２Ｙに電源ライン３２１ＥＹ，３２２ＥＹを介して電力、即ち電源電流を供給する。
電源ライン３２１ＥＹは、導体層３０１Ｙに形成された電源パターン３３１ＥＹと、導体層３０２Ｙに形成された電源パターン３４１ＥＹと、電源パターン３３１ＥＹ及び電源パターン３４１ＥＹに接触して形成された電源ヴィア３５１ＥＹと、を含む。
電源ヴィア３５１ＥＹは、電源パターン３３１ＥＹと電源パターン３４１ＥＹとをつなぐヴィア導体である。電源パターン３３１ＥＹのパッドには、電源端子２１１ＥＹが接合されている。電源パターン３４１ＥＹのパッドには、コンデンサ１５１Ｙの電極１１Ｙが接合されている。
電源ライン３２２ＥＹは、導体層３０１Ｙに形成された電源パターン３３２ＥＹと、導体層３０２Ｙに形成された電源パターン３４２ＥＹと、電源パターン３３２ＥＹ及び電源パターン３４２ＥＹに接触して形成された電源ヴィア３５２ＥＹと、を含む。
電源ヴィア３５２ＥＹは、電源パターン３３２ＥＹと電源パターン３４２ＥＹとをつなぐヴィア導体である。電源パターン３３２ＥＹのパッドには、電源端子２１２ＥＹが接合されている。電源パターン３４２ＥＹのパッドには、コンデンサ１５２Ｙの電極１３Ｙが接合されている。
グラウンドライン３２０ＧＹは、導体層３０１Ｙに形成されたグラウンドパターン３３１ＧＹと、導体層３０１Ｙに形成されたグラウンドパターン３３２ＧＹと、を含む。また、グラウンドライン３２０ＧＹは、導体層３０２Ｙに形成されたグラウンドパターン３４１ＧＹと、導体層３０２Ｙに形成されたグラウンドパターン３４２ＧＹと、を含む。また、グラウンドライン３２０ＧＹは、グラウンドパターン３３１ＧＹ及びグラウンドパターン３４１ＧＹに接触して形成されたグラウンドヴィア３５１ＧＹを含む。また、グラウンドライン３２０ＧＹは、グラウンドパターン３３２ＧＹ及びグラウンドパターン３４２ＧＹに接触して形成されたグラウンドヴィア３５２ＧＹを含む。
グラウンドヴィア３５１ＧＹは、グラウンドパターン３３１ＧＹとグラウンドパターン３４１ＧＹとをつなぐヴィア導体である。グラウンドパターン３３１ＧＹのパッドには、グラウンド端子２１１ＧＹが接合されている。グラウンドパターン３４１ＧＹのパッドには、コンデンサ１５１Ｙの電極１２Ｙが接合されている。
グラウンドヴィア３５２ＧＹは、グラウンドパターン３３２ＧＹとグラウンドパターン３４２ＧＹとをつなぐヴィア導体である。グラウンドパターン３３２ＧＹのパッドには、グラウンド端子２１２ＧＹが接合されている。グラウンドパターン３４２ＧＹのパッドには、コンデンサ１５２Ｙの電極１４Ｙが接合されている。
電源装置１４０Ｙは、電源回路１４０１Ｙと、不図示の電源端子と、グラウンド端子１４０２Ｙとを有する。不図示の電源端子とグラウンド端子１４０２Ｙは、電源回路１４０１Ｙに電気的に接続されている。電源装置１４０Ｙの不図示の電源端子は、電源ライン３２１ＥＹに電気的に接続されている。電源装置１４０Ｙのグラウンド端子１４０２Ｙは、グラウンドライン３２０ＧＹに電気的に接続されている。
グラウンドライン３２０ＧＹは、導体層３０２Ｙに形成されたグラウンドパターン３６３ＧＹと、グラウンドヴィア３５３ＧＹと、を有する。グラウンドパターン３６３ＧＹのパッドには、電源装置１４０Ｙのグラウンド端子１４０２Ｙが接合されている。グラウンドパターン３６３ＧＹは、グラウンドヴィア３５３ＧＹに接触することでグラウンドヴィア３５３ＧＹにつながれている。
電源ライン３２１ＥＹと電源ライン３２２ＥＹとは、フェライトビーズ１６０Ｙで電気的に接続されている。
比較例では、グラウンドライン３２０ＧＹは、導体層３０２Ｙに形成された、グラウンドヴィア３５１ＧＹとグラウンドヴィア３５２ＧＹとをつなぐグラウンドパターン３４０ＧＹを有する。グラウンドパターン３４０ＧＹは、導体層３０２Ｙにおいて、グラウンドパターン３４１ＧＹとグラウンドパターン３４２ＧＹとをつなぐ導体パターンでもある。グラウンドパターン３４０ＧＹの幅は、各グラウンドヴィア３５１ＧＹ，３５２ＧＹの直径よりも広い。また、グラウンドパターン３４０ＧＹの幅は、各グラウンドヴィア３５１ＧＹ，３５２ＧＹのヴィアランドの直径以上である。このように比較例では、コンデンサ１５１Ｙの電極１２Ｙとコンデンサ１５２Ｙの電極１４Ｙとの間の導通経路のうちの最短経路が、グラウンドパターン３４１ＧＹ、幅広のグラウンドパターン３４０ＧＹ及びグラウンドパターン３４２ＧＹで形成されている。
回路２０２１Ｙには、電源ライン３２１ＥＹを介して電源装置１４０Ｙから電力、即ち電源電流が供給される。回路２０２１Ｙが動作することにより、その動作に応じた電源電位変動、即ち電源ノイズが、回路２０２１Ｙにおいて発生する。電源ヴィア３５１ＥＹとグラウンドヴィア３５１ＧＹとの間に配置されたコンデンサ１５１Ｙによって回路２０２１Ｙへ電荷が供給されることにより、回路２０２１Ｙにおける電源電位変動が抑制される。このとき、コンデンサ１５１Ｙから回路２０２１Ｙに至るまでの配線のインダクタンスに応じた電源電位変動が、コンデンサ１５１Ｙにおける電極１１Ｙと電極１２Ｙとの間で発生する。
コンデンサ１５１Ｙにおける電極１１Ｙと電極１２Ｙとの間で発生する電源電位変動が、グラウンドライン３２０ＧＹにおける電位変動となる。本発明者らは、この電位変動が、グラウンドパターン３４０ＧＹを介してコンデンサ１５２Ｙへ伝搬し、コンデンサ１５２Ｙにおける電極１３Ｙと電極１４Ｙとの間で電源電位変動が発生することを究明した。コンデンサ１５２Ｙに伝搬した電源電位変動は、回路２０２２Ｙへ伝搬することにより、回路２０２２Ｙの動作が不安定となる虞がある。
なお、回路２０２２Ｙが動作した場合についても同様であるが、回路２０２２Ｙの動作により回路２０２２Ｙに供給される電源電流の電流値は、回路２０２１Ｙの動作により回路２０２１Ｙに供給される電源電流の電流値よりも小さい。したがって、回路２０２２Ｙの動作によって発生する電源電位変動は、回路２０２１Ｙの動作によって発生する電源電位変動よりも小さい。
回路２０２２Ｙは、動作電流の電流値が比較的小さいため、電源電位変動の許容値が小さい。このような回路２０２２Ｙに対しては、プリント配線板３００Ｙにおいてフェライトビーズ１６０Ｙによって他の電源ライン３２１ＥＹからの電源ノイズが流入しないようにするのが好適である。よって、比較例においては、電源ライン３２１ＥＹから電源ライン３２２ＥＹに流れ込む電源ノイズはフェライトビーズ１６０Ｙによって抑えられている。
しかし、先にも述べた通り、電荷供給源として機能するコンデンサ１５１Ｙは回路２０２１Ｙに電荷を供給することで、電極１１Ｙと電極１２Ｙとの間に電位変動が生じる。コンデンサ１５１Ｙの電極１２Ｙは、グラウンドパターン３４０ＧＹを介して電源装置１４０Ｙのグラウンド端子１４０２Ｙに電気的に接続されている。よって、グラウンドパターン３４０ＧＹが持つインピーダンスに応じて、グラウンドパターン３４０ＧＹにおいて電位変動が生じる。すると、グラウンドパターン３４０ＧＹに接続されたコンデンサ１５２Ｙを介して回路２０２２Ｙの電源パッドとグラウンドパッドとの間で電位変動が生じる。
そこで本実施形態では、プリント配線板３００における、コンデンサ１５１の電極１２とコンデンサ１５２の電極１４との間の配線構造のインピーダンスを制御することで、回路２０２１から回路２０２２へ電源ノイズが伝搬するのを抑制する。
図３に示すように、グラウンドライン３２０Ｇは、絶縁基板３１０（図２）の内部にある導体層３０３に配置されたグラウンドパターン３５０Ｇを有する。グラウンドパターン３５０Ｇは、ベタの導体パターンであり、導体層３０３のほぼ全体に亘って形成されている。グラウンドパターン３５０Ｇは、導体層３０３においてグラウンドヴィア３５１Ｇ，３５２Ｇ，３５３Ｇと接触しており、グラウンドヴィア３５１Ｇ，３５２Ｇ，３５３Ｇとつながっている。これにより、コンデンサ１５１の電極１２は、グラウンドヴィア３５１Ｇを介してグラウンドパターン３５０Ｇと電気的に接続され、コンデンサ１５２の電極１４は、グラウンドヴィア３５２Ｇを介してグラウンドパターン３５０Ｇと電気的に接続される。
本実施形態では、グラウンドライン３２０Ｇは、導体層３０２においてグラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとを直接つなぐ導体パターン、即ち図５に示す比較例のグラウンドパターン３４０ＧＹを備えていない。換言すると、導体層３０２において、グラウンドパターン３４１Ｇは、グラウンドパターン３４２Ｇとは、グラウンドパターン３４０ＧＹのような導体パターンで電気的に接続されていない。本実施形態では、グラウンドパターン３４０ＧＹが存在しないので、グラウンドパターン３５０Ｇは、コンデンサ１５１の電極１２とコンデンサ１５２の電極１４との間の導通経路のうちの最短経路Ｐに含まれることになる。最短経路Ｐは、グラウンドヴィア３５１Ｇにおける導体層３０２と導体層３０３との間の部分、及びグラウンドヴィア３５２Ｇにおける導体層３０２と導体層３０３との間の部分を含むことになる。つまり、コンデンサ１５１の電極１２は、コンデンサ１５２の電極１４と、導体層３０３のグラウンドパターン３５０Ｇを介して電気的に接続されている。これにより、最短経路Ｐは、グラウンドパターン３５０Ｇを経由することで、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとの直線距離よりも長くなる。このため、電源ノイズの電圧レベルが高くなる高周波数帯において、コンデンサ１５１の電極１２とコンデンサ１５２の電極１４との間の配線におけるインピーダンス値が高まる。したがって、コンデンサ１５１，１５２を介して回路２０２１から回路２０２２へ電源ノイズが伝搬するのが抑制される。これにより、回路２０２２の動作がより安定化する。
Ｚ方向に視て、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとの中心間距離Ｄ２は、複数の端子２０４のうち隣り合う２つの端子２０４の中心間距離Ｄ１の２倍以下であるのが好ましい。ここで、各グラウンドヴィア３５１Ｇ，３５２Ｇ，３５３Ｇの中心は、各グラウンドヴィア３５１Ｇ，３５２Ｇ，３５３ＧをＺ方向に視たときの各グラウンドヴィア３５１Ｇ，３５２Ｇ，３５３Ｇの円の中心である。中心間距離Ｄ２は、Ｚ方向に視てグラウンドヴィア３５１Ｇの中心を通る、Ｚ方向に延びる中心線と、Ｚ方向に視てグラウンドヴィア３５２Ｇの中心を通る、Ｚ方向に延びる中心線との距離である。各端子２０４の中心も、各端子２０４をＺ方向に視たときの各端子２０４の円の中心である。中心間距離Ｄ１は、Ｚ方向に視て２つの端子２０４のそれぞれの中心を通る、Ｚ方向に延びる２つの中心線の距離である。中心間距離Ｄ２が中心間距離Ｄ１の２倍以下であることにより、プリント配線板３００において高密度配線を実現する際に、効果的に回路２０２１から回路２０２２へ電源ノイズが伝搬するのを抑制することができる。
高密度配線の観点から、Ｚ方向に視て、中心間距離Ｄ２は、中心間距離Ｄ１の１倍以下であることが好ましい。以下、本実施形態の図３と比較例の図５とを参照しながら説明する。中心間距離Ｄ２が中心間距離Ｄ１の１倍以下である場合にコンデンサ１５１からコンデンサ１５２へ伝搬するノイズ量をＶ１とする。また、グラウンドヴィア３５１ＧＹとグラウンドヴィア３５２ＧＹとの中心間距離Ｄ２Ｙが、隣り合う２つの端子２０４Ｙの中心間距離Ｄ１Ｙの１倍以下である場合に、コンデンサ１５１Ｙからコンデンサ１５２Ｙへ伝搬するノイズ量をＶ１Ｙとする。また、中心間距離Ｄ２が中心間距離Ｄ１の１倍を超え、かつ中心間距離Ｄ１の２倍以下である場合に、コンデンサ１５１からコンデンサ１５２へ伝搬するノイズ量をＶ２とする。また、中心間距離Ｄ２Ｙが中心間距離Ｄ１Ｙの１倍を超え、かつ中心間距離Ｄ１Ｙの２倍以下である場合に、コンデンサ１５１Ｙからコンデンサ１５２Ｙへ伝搬するノイズ量をＶ２Ｙとする。ノイズ量Ｖ１Ｙに対するノイズ量Ｖ１の比Ｖ１／Ｖ１Ｙは、ノイズ量Ｖ２Ｙに対するノイズ量Ｖ２の比Ｖ２／Ｖ２Ｙよりも小さくなる。つまり、中心間距離Ｄ２が中心間距離Ｄ１の１倍以下であることにより、コンデンサ１５１からコンデンサ１５２へ伝搬する電源ノイズの低減効果が向上する。よって、本実施形態では、プリント配線板３００において高密度配線を実現する際に、回路２０２１から回路２０２２へ伝搬する電源ノイズを効果的に低減することができる。
［実施例］
以下、実施例１及び比較例１の実験結果について説明する。実施例１は、上記実施形態の具体例である。比較例１は、上記比較例の具体例である。
（実施例１）
プリント配線板３００の厚さを、１．２ｍｍとした。プリント配線板３００の各導体層３０１，３０２の厚さを、０．００４３ｍｍとした。導体層３０３の厚さを、０．００３５ｍｍとした。絶縁基板３１０における導体層３０１と導体層３０３との間の誘電体層の厚さを、０．１ｍｍとした。半導体装置２００における２つの端子２０４の中心間距離Ｄ１を、０．８ｍｍとした。各ヴィア３５１Ｅ，３５２Ｅ，３５１Ｇ，３５２Ｇ，３５３Ｇの直径を、０．２５ｍｍとし、各ヴィア３５１Ｅ，３５２Ｅ，３５１Ｇ，３５２Ｇ，３５３Ｇにおいて各導体層３０１，３０２に形成されたヴィアパッドの直径を０．５ｍｍとした。中心間距離Ｄ２を中心間距離Ｄ１の２倍以下、具体的には１．６ｍｍとした。
電源装置１４０のグラウンド端子１４０２は、グラウンドヴィア３５３Ｇを介してグラウンドパターン３５０Ｇに電気的に接続されている。Ｚ方向に視て、グラウンドヴィア３５１Ｇとグラウンドヴィア３５３Ｇとの中心間距離Ｄ３を、１．６ｍｍよりも長く設定した。具体的には、中心間距離Ｄ３を１００ｍｍとした。また、Ｚ方向に視て、グラウンドヴィア３５２Ｇとグラウンドヴィア３５３Ｇとの中心間距離Ｄ４を、１．６ｍｍよりも長く設定した。具体的には、中心間距離Ｄ３を１００ｍｍとした。
ここで、中心間距離Ｄ３は、Ｚ方向に視てグラウンドヴィア３５１Ｇの中心を通る、Ｚ方向に延びる中心線と、Ｚ方向に視てグラウンドヴィア３５３Ｇの中心を通る、Ｚ方向に延びる中心線との距離である。中心間距離Ｄ４は、Ｚ方向に視てグラウンドヴィア３５１Ｇの中心を通る、Ｚ方向に延びる中心線と、Ｚ方向に視てグラウンドヴィア３５３Ｇの中心を通る、Ｚ方向に延びる中心線との距離である。各電源パターン３４１Ｅ，３４２Ｅの配線幅は０．３８ｍｍとした。各コンデンサ１５１，１５２は、０６０３サイズのチップ部品とした。各コンデンサ１５１，１５２には、公称の静電容量（定格容量）が１μＦのものを用いた。フェライトビーズ１６０は、１００５サイズのチップ部品とした。フェライトビーズ１６０には、１００ＭＨｚにおけるインピーダンス値が１２０Ωのものを用いた。
（比較例１）
複数の端子２０４Ｙのうち互いに隣り合う２つの端子２０４Ｙの中心間距離Ｄ１Ｙを、０．８ｍｍに設定した。グラウンドヴィア３５１ＧＹとグラウンドヴィア３５２ＧＹの中心間距離Ｄ２Ｙを、１．６ｍｍに設定した。
各コンデンサ１５１Ｙ，１５２Ｙは、０６０３サイズのチップ部品とした。フェライトビーズ１６０Ｙは、１００５サイズのチップ部品とした。
プリント配線板３００Ｙの厚さを、１．２ｍｍとした。また、各ヴィア３５１ＥＹ，３５１ＧＹ，３５２ＥＹ，３５２ＧＹ，３５３ＧＹの直径を、０．２５ｍｍとした。各コンデンサ１５１Ｙ，１５２Ｙには、公称の静電容量が１μＦのものを用いた。フェライトビーズ１６０Ｙには、１００ＭＨｚにおけるインピーダンス値が１２０Ωのものを用いた。
以上の構成において、実施例１及び比較例１におけるトランスファーインピーダンス特性（Ｚ２１）を測定した。実施例１では、回路２０２１の電源パッド及びグラウンドパッドと、回路２０２２の電源パッド及びグラウンドパッドとの間のトランスファーインピーダンス特性を測定した。比較例１では、回路２０２１Ｙの電源パッド及びグラウンドパッドと、回路２０２２Ｙの電源パッド及びグラウンドパッドとの間のトランスファーインピーダンス特性を測定した。
図６（ａ）は、実施例１及び比較例１のトランスファーインピーダンス特性のグラフである。トランスファーインピーダンス特性は、一方の回路に電源電流が流れたときに他方の回路へどの程度ノイズ伝搬するかを示している。実線は実施例１、破線は比較例１を示す。なお、回路２０２１，２０２２，２０２１Ｙ，２０２２Ｙの動作電流は、互いに同じとした。
実施例１及び比較例１のそれぞれにおいて、各回路２０２１，２０２１Ｙの動作電流をＩ１とすると、各回路２０２２，２０２２Ｙで観測される伝搬ノイズ電圧Ｖ２１は、式（１）で示される。
Ｖ２１＝Ｉ１×Ｚ２１ （１）
図６（ｂ）は、実施例１及び比較例１で観測された電源電位変動の波形を示すグラフである。実線は実施例１、破線は比較例１を示す。実施例１については、回路２０２１と回路２０２２を動作させたときに回路２０２２の電源パッドとグラウンドパッドとの間で観測された電源電位変動の波形を図６（ｂ）に図示している。比較例１については、回路２０２１Ｙと回路２０２２Ｙを動作させたときに回路２０２２Ｙの電源パッドとグラウンドパッドとの間で観測された電源電位変動の波形を図６（ｂ）に図示している。
回路２０２１Ｙの動作電流は、回路２０２２Ｙの動作電流に対して、瞬間的に１００倍ほど大きくなる。比較例１における電源電位変動の振幅は約２３０ｍＶであった。ここで、各回路２０２２，２０２２Ｙの電源電位変動の許容値は５０ｍＶである。したがって、比較例１における電源電位変動の振幅は、許容値を超過している。
一方、実施例１においては、図６（ａ）に示すように、特に１ＭＨｚより高い周波数において、トランスファーインピーダンス特性が比較例１に対して１／１０以下に低減している。実施例１では、コンデンサ１５１の電極１２からコンデンサ１５２の電極１４に至るまでの導通経路において、低インピーダンスのグラウンドパターン３５０Ｇを介在することになる。これにより、実施例１では、コンデンサ１５１で発生する電源電位変動がコンデンサ１５２へ伝搬するのが抑制される。
また、図６（ｂ）に示す電源電位変動を参照しても、実施例１では、比較例１に対して電源電位変動が低減されている。具体的には、実施例１における回路２０２２の電源パッドとグラウンドパッドとの間の電源電位変動の振幅は１６ｍＶであった。よって、実施例１における回路２０２２の電源パッドとグラウンドパッドとの間の電源電位変動は、比較例１における回路２０２２Ｙの電源パッドとグラウンドパッドとの間の電源電位変動の１／１０以下に低減している。
本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、実施形態に記載されたものに限定されない。
上述の実施形態では、電源ライン３２１Ｅと電源ライン３２２Ｅとがフェライトビーズ１６０を介して電気的に接続されている場合について説明したが、これに限定するものではない。例えば、フェライトビーズ１６０の代わりに、インダクタなどのローパスフィルタ部品を配置してもよい。また、例えば、電源ライン３２１Ｅに印加される電圧と電源ライン３２２Ｅに印加される電圧とが異なる場合には、フェライトビーズ１６０などの電気部品を省略して、電源ライン３２１Ｅと電源ライン３２２Ｅとが導通しないようにしてもよい。
また、上述の実施形態では、グラウンドヴィア３５３Ｇがある場合について説明したが、グラウンドヴィア３５３Ｇがない場合であってもよい。
また、上述の実施形態では、プリント配線板３００の導体層３０２において、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとが接続されていない場合について説明したが、これに限定するものではない。例えば、導体層３０２において、各グラウンドヴィア３５１Ｇ，３５２Ｇの直径以下の導体によって、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとが接続されていてもよい。この場合、導体層３０２において、各グラウンドヴィア３５１ＧＹ，３５２ＧＹのヴィアランドの直径未満の導体によって、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとが接続されている方が好ましい。また、例えば、導体層３０２において、グラウンドヴィア３５１Ｇとグラウンドヴィア３５２Ｇとが抵抗部品又はフェライトビーズなどの電気部品によって電気的に接続されていてもよい。この場合、電気部品は、電源ノイズが高い電圧レベルとなる周波数帯で高インピーダンス値であるのが好ましい。
また、上述の実施形態では、半導体素子２０２とパッケージ基板２０１とがはんだバンプ２０３によって接続される場合について説明したが、これに限定するものではなく、それ以外の接続方法、例えばワイヤーボンディングで接続されてもよい。
また、上述の実施形態では、回路２０２１に対して１つのコンデンサ１５１がプリント配線板３００に実装され、回路２０２２に対して１つのコンデンサ１５２がプリント配線板３００に実装される場合について説明したがこれに限定するものではない。回路２０２１に対して複数のコンデンサがプリント配線板３００に実装されてもよく、回路２０２２に対して複数のコンデンサがプリント配線板３００に実装されてもよい。
また、上述の実施形態では、電源装置１４０がプリント配線板３００に搭載されている場合について説明したが、これに限定するものではない。プリント配線板３００を介して半導体装置２００に電力が供給されるように構成されていればよく、例えば電源装置１４０がプリント配線板３００と電気的に接続される別の配線板に搭載されていてもよい。その際、電源装置１４０のグラウンド端子１４０２はグラウンドライン３２０Ｇに電気的に接続されていればよい。
また、上述の実施形態では、電子機器として、デジタルカメラ等の撮像装置に、本発明の電子モジュールを適用した場合について説明したが、これに限定するものではない。本発明の電子ユニットは、電子機器として、例えばモバイル機器、車載機器、画像形成装置等についても適用可能である。画像形成装置には、例えばプリンタ、複写機、ファクシミリ及びこれらの機能を備えた複合機等が含まれる。
１１…電極（第１電極）、１２…電極（第２電極）、１３…電極（第３電極）、１４…電極（第４電極）、１００…処理モジュール（電子モジュール）、１５１…コンデンサ（第１コンデンサ）、１５２…コンデンサ（第２コンデンサ）、２００…半導体装置（第１半導体装置）、２０４…端子、２１１Ｅ…電源端子（第１電源端子）、２１２Ｅ…電源端子（第２電源端子）、３００…プリント配線板、３１０…絶縁基板、３１１…主面（第１主面）、３１２…主面（第２主面）、３２０Ｇ…グラウンドライン、３２１Ｅ…電源ライン（第１電源ライン）、３２２Ｅ…電源ライン（第２電源ライン）、３５１Ｇ…グラウンドヴィア（第１グラウンドヴィア）、３５２Ｇ…グラウンドヴィア（第２グラウンドヴィア）、２０２１…回路（第１回路）、２０２２…回路（第２回路）

Claims (11)

  1. 絶縁基板を有するプリント配線板と、
    前記絶縁基板の第１主面の上に配置された第１半導体装置と、
    前記絶縁基板の前記第１主面とは反対の第２主面の上に配置され、前記第１主面と垂直な方向に視て、前記第１半導体装置と重なる位置に配置された第１コンデンサ及び第２コンデンサと、を備え、
    前記第１半導体装置は、第１電源端子及び第２電源端子を含む複数の端子と、前記第１電源端子に電気的に接続された第１回路と、前記第２電源端子に電気的に接続された第２回路と、を有し、
    前記第１コンデンサは、第１電極及び第２電極を有し、
    前記第２コンデンサは、第３電極及び第４電極を有し、
    前記プリント配線板は、前記第１半導体装置の前記第１電源端子と前記第１コンデンサの前記第１電極とを電気的に接続する第１電源ラインと、前記第１半導体装置の前記第２電源端子と前記第２コンデンサの前記第３電極とを電気的に接続する第２電源ラインと、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第４電極とを電気的に接続するグラウンドラインと、を有し、
    前記グラウンドラインは、第１グラウンドヴィアと、第２グラウンドヴィアと、前記絶縁基板の内部に配置されたグラウンドパターンと、を含み、
    前記第１コンデンサの前記第２電極は、前記第１グラウンドヴィアを介して前記グラウンドパターンに電気的に接続され、
    前記第２コンデンサの前記第４電極は、前記第２グラウンドヴィアを介して前記グラウンドパターンに電気的に接続されている、
    ことを特徴とする電子モジュール。
  2. 前記第１主面に垂直な方向に視て、前記第１グラウンドヴィアと前記第２グラウンドヴィアとの中心間距離は、前記複数の端子のうち隣り合う２つの端子の中心間距離の２倍以下である、
    ことを特徴とする請求項１に記載の電子モジュール。
  3. 前記第１主面に垂直な方向に視て、前記第１グラウンドヴィアと前記第２グラウンドヴィアとの中心間距離は、前記複数の端子のうち隣り合う２つの端子の中心間距離の１倍以下である、
    ことを特徴とする請求項１に記載の電子モジュール。
  4. 前記複数の端子は、前記第１回路に電気的に接続された第１グラウンド端子と、前記第２回路に電気的に接続された第２グラウンド端子と、を含み、
    前記第１グラウンド端子及び前記第２グラウンド端子は、前記グラウンドラインに電気的に接続されている、
    ことを特徴とする請求項１乃至３のいずれか１項に記載の電子モジュール。
  5. 前記グラウンドパターンは、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第４電極との間の導通経路のうちの最短経路に含まれる、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の電子モジュール。
  6. 前記グラウンドラインに電気的に接続されるグラウンド端子を有する第２半導体装置を更に備え、
    前記グラウンドラインは、第３グラウンドヴィアを有し、
    前記グラウンド端子は、前記第３グラウンドヴィアを介して前記グラウンドパターンに電気的に接続され、
    前記第１主面に垂直な方向に視て、前記第１グラウンドヴィアと前記第２グラウンドヴィアとの中心間距離は、前記第１グラウンドヴィアと前記第３グラウンドヴィアとの中心間距離、及び前記第２グラウンドヴィアと前記第３グラウンドヴィアとの中心間距離のそれぞれよりも短い、
    ことを特徴とする請求項１乃至５のいずれか１項に記載の電子モジュール。
  7. 前記第２半導体装置は、前記第１半導体装置に電力を供給する電源装置である、
    ことを特徴とする請求項６に記載の電子モジュール。
  8. 前記第１電源ラインと前記第２電源ラインとを電気的に接続する電気部品を更に備える、
    ことを特徴とする請求項１乃至７のいずれか１項に記載の電子モジュール。
  9. 前記電気部品は、ローパスフィルタ部品である、
    ことを特徴とする請求項８に記載の電子モジュール。
  10. 前記ローパスフィルタ部品は、フェライトビーズである、
    ことを特徴とする請求項９に記載の電子モジュール。
  11. 筐体と、
    前記筐体の内部に配置された、請求項１乃至１０のいずれか１項に記載の電子モジュールと、を備える電子機器。
JP2021046854A 2021-03-22 2021-03-22 電子モジュール及び電子機器 Pending JP2022146063A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021046854A JP2022146063A (ja) 2021-03-22 2021-03-22 電子モジュール及び電子機器
US17/694,070 US11792917B2 (en) 2021-03-22 2022-03-14 Electronic module and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021046854A JP2022146063A (ja) 2021-03-22 2021-03-22 電子モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2022146063A true JP2022146063A (ja) 2022-10-05
JP2022146063A5 JP2022146063A5 (ja) 2024-03-26

Family

ID=83285379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021046854A Pending JP2022146063A (ja) 2021-03-22 2021-03-22 電子モジュール及び電子機器

Country Status (2)

Country Link
US (1) US11792917B2 (ja)
JP (1) JP2022146063A (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
JP5196868B2 (ja) 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
JP5893484B2 (ja) * 2012-04-09 2016-03-23 キヤノン株式会社 プリント回路板及びプリント配線板
JP5904856B2 (ja) 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US9084364B2 (en) 2012-06-20 2015-07-14 Canon Kabushiki Kaisha Printed circuit board and printed wiring board
KR101472628B1 (ko) * 2012-07-02 2014-12-15 삼성전기주식회사 커패시터 내장형 기판
JP6176917B2 (ja) 2012-11-20 2017-08-09 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
JP6818534B2 (ja) 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10548249B2 (en) * 2017-09-27 2020-01-28 Intel Corporation Shielding in electronic assemblies
US10716211B2 (en) 2018-02-08 2020-07-14 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and camera
US11495545B2 (en) * 2019-02-22 2022-11-08 SK Hynix Inc. Semiconductor package including a bridge die
US20200373285A1 (en) * 2019-05-24 2020-11-26 Microsoft Technology Licensing, Llc Power pass-through decoupling capacitance arrangements for integrated circuit devices
US11480910B2 (en) 2019-06-11 2022-10-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and image forming apparatus

Also Published As

Publication number Publication date
US11792917B2 (en) 2023-10-17
US20220304144A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
KR100366383B1 (ko) 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판
KR100634894B1 (ko) 고체촬상장치
US6479758B1 (en) Wiring board, semiconductor package and semiconductor device
JP5369827B2 (ja) 電子部品内蔵モジュール
JP2000114686A (ja) 表面実装部品
KR20200014231A (ko) 회로 기판 및 이를 포함하는 전자 기기
JP4716951B2 (ja) 電気回路装置
US20230283890A1 (en) Electric circuit and electronic apparatus
WO2001005201A1 (fr) Carte a circuit imprime, substrat auxiliaire de montage hierarchique et dispositif electronique
JP5190811B2 (ja) 電源モジュール
EP2728976B1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP2022146063A (ja) 電子モジュール及び電子機器
JP2022082426A (ja) モジュールおよび機器
JP2022064731A (ja) 撮像モジュール、撮像装置、及び電子機器
US11950364B2 (en) Module and equipment
WO2018168336A1 (ja) 信号伝送モジュール
US11839019B2 (en) Communication module and electronic device
US20240147624A1 (en) Electronic module, electronic apparatus, and method of manufacturing the electronic module
JP2023080425A (ja) 電子モジュール、及び電子機器
JP7282523B2 (ja) プリント回路板、プリント配線板、電子機器、及びカメラ
JP2022146063A5 (ja)
US20230309230A1 (en) Electronic component module, sub-module, and method for manufacturing same
JP2023012133A (ja) 回路モジュール及び電子機器
JP2003068968A (ja) 半導体集積回路装置
JP2008177363A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240315