JP5893484B2 - プリント回路板及びプリント配線板 - Google Patents
プリント回路板及びプリント配線板 Download PDFInfo
- Publication number
- JP5893484B2 JP5893484B2 JP2012088554A JP2012088554A JP5893484B2 JP 5893484 B2 JP5893484 B2 JP 5893484B2 JP 2012088554 A JP2012088554 A JP 2012088554A JP 2012088554 A JP2012088554 A JP 2012088554A JP 5893484 B2 JP5893484 B2 JP 5893484B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- region
- ground
- pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明のプリント配線板は、配線状の電源パターンが形成された電源層、及びプレーン状のグラウンドパターンが形成され、誘電体層を介して前記電源層に相対するグラウンド層を有するプリント配線板において、前記プリント配線板の表面には、電源端子が前記電源パターンに電気的に接続され、グラウンド端子が前記グラウンドパターンに電気的に接続される半導体装置が実装される領域と、前記電源パターン及び前記グラウンドパターンを介して前記半導体装置に直流電力を供給する電源部品が実装される領域と、を有し、前記プリント配線板の表面に垂直な方向から見て、前記グラウンドパターンにおいて前記電源パターンと重なるグラウンド領域のうち、前記半導体装置が実装される領域と重なる第1領域と、電源部品が実装される領域と重なる第2領域とを差し引いた第3領域には、欠損部が形成されており、前記第3領域の前記欠損部を除く領域には、前記第1領域と前記第2領域とを連通させる、前記電源パターンの幅よりも幅狭の連通部分が形成されていることを特徴とする。
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)はプリント回路板の断面図、図1(b)はプリント配線板のグラウンド層の平面図、図1(c)はプリント配線板の電源層の平面図、図1(d)はプリント回路板の平面図である。
(C/(f×√εr))/8・・・式1
次に、本発明の第2実施形態に係るプリント回路板について説明する。図5は、本発明の第2実施形態に係るプリント回路板の概略構成を示す説明図である。本第2実施形態におけるプリント回路板200では、図5中破線で示す領域150における欠損部の構成が、上記第1実施形態と異なるものであり、その他の構成は上記第1実施形態と同様である。
Claims (8)
- 配線状の電源パターンが形成された電源層、及びプレーン状のグラウンドパターンが形成され、誘電体層を介して前記電源層に相対するグラウンド層を有するプリント配線板と、
前記プリント配線板に実装され、電源端子が前記電源パターンに電気的に接続され、グラウンド端子が前記グラウンドパターンに電気的に接続された半導体装置と、
前記プリント配線板に実装され、前記電源パターン及び前記グラウンドパターンを介して前記半導体装置に直流電力を供給する電源部品と、を備え、
前記プリント配線板の表面に垂直な方向から見て、前記グラウンドパターンにおいて前記電源パターンと重なるグラウンド領域のうち、前記半導体装置と重なる第1領域と、前記電源部品と重なる第2領域とを差し引いた第3領域には、欠損部が形成されており、
前記第3領域の前記欠損部を除く領域には、前記第1領域と前記第2領域とを連通させる、前記電源パターンの幅よりも幅狭の連通部分が形成されていることを特徴とするプリント回路板。 - 前記第3領域の連通部分の前記電源パターンおよび前記グラウンドパターンを流れる高周波電流に対するインダクタンスは、前記第3領域の前記欠損部を除く領域の前記連通部分以外の領域のインダクタンスよりも高いことを特徴とする請求項1に記載のプリント回路板。
- 前記欠損部は、前記プリント配線板の表面に垂直な方向から見て、前記半導体装置の外形の重心点と前記電源部品の外形の重心点とを結ぶ線分に交わらない位置に形成されていることを特徴とする請求項1又は2に記載のプリント回路板。
- 前記欠損部は、前記連通部分がミアンダ形状となる形状に形成されていることを特徴とする請求項1ないし3のいずれかひとつに記載のプリント回路板。
- 配線状の電源パターンが形成された電源層、及びプレーン状のグラウンドパターンが形成され、誘電体層を介して前記電源層に相対するグラウンド層を有するプリント配線板において、
前記プリント配線板の表面には、電源端子が前記電源パターンに電気的に接続され、グラウンド端子が前記グラウンドパターンに電気的に接続される半導体装置が実装される領域と、前記電源パターン及び前記グラウンドパターンを介して前記半導体装置に直流電力を供給する電源部品が実装される領域と、を有し、
前記プリント配線板の表面に垂直な方向から見て、前記グラウンドパターンにおいて前記電源パターンと重なるグラウンド領域のうち、前記半導体装置が実装される領域と重なる第1領域と、電源部品が実装される領域と重なる第2領域とを差し引いた第3領域には、欠損部が形成されており、
前記第3領域の前記欠損部を除く領域には、前記第1領域と前記第2領域とを連通させる、前記電源パターンの幅よりも幅狭の連通部分が形成されていることを特徴とするプリント配線板。 - 前記第3領域の連通部分の前記電源パターンおよび前記グラウンドパターンを流れる高周波電流に対するインダクタンスは、前記第3領域の前記欠損部を除く領域の前記連通部分以外の領域のインダクタンスよりも高いことを特徴とする請求項5に記載のプリント配線板。
- 前記欠損部は、前記プリント配線板の表面に垂直な方向から見て、前記半導体装置が実装される領域の重心点と前記電源部品が実装される領域の重心点とを結ぶ線分に交わらない位置に形成されていることを特徴とする請求項5又は6に記載のプリント配線板。
- 前記欠損部は、前記連通部分がミアンダ形状となる形状に形成されていることを特徴とする請求項5ないし7のいずれかひとつに記載のプリント配線板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088554A JP5893484B2 (ja) | 2012-04-09 | 2012-04-09 | プリント回路板及びプリント配線板 |
US13/852,630 US9326370B2 (en) | 2012-04-09 | 2013-03-28 | Printed circuit board |
EP13162441.3A EP2651199B1 (en) | 2012-04-09 | 2013-04-05 | Printed circuit board |
CN201310120012.3A CN103369817B (zh) | 2012-04-09 | 2013-04-09 | 印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088554A JP5893484B2 (ja) | 2012-04-09 | 2012-04-09 | プリント回路板及びプリント配線板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013219182A JP2013219182A (ja) | 2013-10-24 |
JP2013219182A5 JP2013219182A5 (ja) | 2015-07-02 |
JP5893484B2 true JP5893484B2 (ja) | 2016-03-23 |
Family
ID=48044684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012088554A Expired - Fee Related JP5893484B2 (ja) | 2012-04-09 | 2012-04-09 | プリント回路板及びプリント配線板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9326370B2 (ja) |
EP (1) | EP2651199B1 (ja) |
JP (1) | JP5893484B2 (ja) |
CN (1) | CN103369817B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IN2015DN00730A (ja) | 2012-08-30 | 2015-07-10 | Allison Transm Inc | |
US9078380B2 (en) * | 2012-10-19 | 2015-07-07 | Nvidia Corporation | MOSFET stack package |
JP6226600B2 (ja) * | 2013-07-18 | 2017-11-08 | キヤノン株式会社 | プリント回路板 |
JP6598614B2 (ja) * | 2015-09-17 | 2019-10-30 | キヤノン株式会社 | プリント回路板及び半導体パッケージ |
CN105682342B (zh) * | 2016-02-25 | 2018-12-11 | 广东欧珀移动通信有限公司 | 电路板及终端 |
US11032910B2 (en) * | 2017-05-01 | 2021-06-08 | Octavo Systems Llc | System-in-Package device ball map and layout optimization |
JP2019080471A (ja) * | 2017-10-27 | 2019-05-23 | オムロンオートモーティブエレクトロニクス株式会社 | 負荷駆動装置 |
CN110689910A (zh) * | 2018-07-05 | 2020-01-14 | 森富科技股份有限公司 | 内存配置结构 |
JP7112301B2 (ja) * | 2018-09-25 | 2022-08-03 | 日立Astemo株式会社 | 電子制御装置 |
JP2022146063A (ja) * | 2021-03-22 | 2022-10-05 | キヤノン株式会社 | 電子モジュール及び電子機器 |
JP7414768B2 (ja) | 2021-04-01 | 2024-01-16 | キヤノン株式会社 | 電気回路及び電子機器 |
US11798923B2 (en) * | 2021-12-16 | 2023-10-24 | Nvidia Corp. | Staggered dual-side multi-chip interconnect |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734447B2 (ja) | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
JP2877132B2 (ja) * | 1997-03-26 | 1999-03-31 | 日本電気株式会社 | 多層プリント基板とその製造方法 |
JP3058121B2 (ja) | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
JP3772529B2 (ja) * | 1998-05-01 | 2006-05-10 | 富士ゼロックス株式会社 | プリント基板の設計装置 |
JP2000223800A (ja) * | 1999-02-03 | 2000-08-11 | Toshiba Corp | 配線基板及びその製造方法 |
JP3471679B2 (ja) | 1999-10-15 | 2003-12-02 | 日本電気株式会社 | プリント基板 |
WO2006112010A1 (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp. | 電子装置 |
JP2006310435A (ja) * | 2005-04-27 | 2006-11-09 | Mitsubishi Electric Corp | 多層プリント基板 |
CN101188902B (zh) | 2006-11-17 | 2011-08-24 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
US8120927B2 (en) * | 2008-04-07 | 2012-02-21 | Mediatek Inc. | Printed circuit board |
JP5292027B2 (ja) | 2008-09-09 | 2013-09-18 | 信越ポリマー株式会社 | 光トランシーバ |
JP5669499B2 (ja) | 2010-09-24 | 2015-02-12 | キヤノン株式会社 | プリント回路板 |
-
2012
- 2012-04-09 JP JP2012088554A patent/JP5893484B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-28 US US13/852,630 patent/US9326370B2/en not_active Expired - Fee Related
- 2013-04-05 EP EP13162441.3A patent/EP2651199B1/en not_active Not-in-force
- 2013-04-09 CN CN201310120012.3A patent/CN103369817B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103369817A (zh) | 2013-10-23 |
EP2651199B1 (en) | 2018-02-21 |
EP2651199A3 (en) | 2014-07-02 |
EP2651199A2 (en) | 2013-10-16 |
US9326370B2 (en) | 2016-04-26 |
CN103369817B (zh) | 2016-03-16 |
US20130265726A1 (en) | 2013-10-10 |
JP2013219182A (ja) | 2013-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5893484B2 (ja) | プリント回路板及びプリント配線板 | |
JP5380919B2 (ja) | 導波路構造およびプリント配線板 | |
US7684204B2 (en) | Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor | |
US7672112B2 (en) | Component-embedded substrate and component package using component-embedded substrate | |
JP2007013109A (ja) | 通信回路モジュール | |
JP6108887B2 (ja) | 半導体パッケージ及びプリント回路板 | |
KR100946007B1 (ko) | 적층형 칩 커패시터 및 회로 기판 장치 | |
US20160135300A1 (en) | Printed circuit board | |
JP5770936B2 (ja) | プリント基板 | |
JP5669499B2 (ja) | プリント回路板 | |
JP6425632B2 (ja) | プリント基板 | |
JP6187011B2 (ja) | プリント回路基板 | |
US8994477B2 (en) | Noise filtering circuit for suppressing EMI | |
TWI447764B (zh) | 電容及具有該電容的多層電路板 | |
US8848386B2 (en) | Electronic circuit | |
JP6565938B2 (ja) | 構造体および配線基板 | |
JP6479288B1 (ja) | プリント基板 | |
TWI462386B (zh) | 濾波裝置與濾波電路 | |
JP5716858B2 (ja) | プリント配線板 | |
JP5556941B2 (ja) | 導波路構造、プリント配線板、および電子装置 | |
JP6399969B2 (ja) | プリント基板 | |
WO2020066804A1 (ja) | 方向性結合器 | |
TW201017969A (en) | Wide band filter structure | |
JP2016219615A (ja) | プリント配線基板 | |
JP2015005716A (ja) | 多層プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5893484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |