JP5556941B2 - 導波路構造、プリント配線板、および電子装置 - Google Patents
導波路構造、プリント配線板、および電子装置 Download PDFInfo
- Publication number
- JP5556941B2 JP5556941B2 JP2013156127A JP2013156127A JP5556941B2 JP 5556941 B2 JP5556941 B2 JP 5556941B2 JP 2013156127 A JP2013156127 A JP 2013156127A JP 2013156127 A JP2013156127 A JP 2013156127A JP 5556941 B2 JP5556941 B2 JP 5556941B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- transmission line
- plane
- conductor plane
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかしながら、上記したEBG構造では十分なキャパシタンスやインダクタンスを確保するため、導体パッチの面積を大きくしたり、導体ビアを長くしたりする必要があり、小型化が困難という課題があった。
そこで、従来、例えば特許文献2に記載されているように、チップキャパシタを表面実装して、導体プレーンと導体パッチの間に並列に接続する構造が提案されている。この構造によれば、導体パッチの面積を大きくすることなくキャパシタンスを増加させている。
なお、本発明におけるプリント配線板は、電子部品が実装されていない状態のプリント基板、及び電子部品が実装された状態のパッケージ基板の双方を含む概念とする。
なお、下記の実施の形態では、基板厚さ方向(図1における縦方向)を「厚さ方向」とする。
まず、本発明に係る導波路構造の第1の実施の形態の構成について、図1、図2に基いて説明する。
図1は本実施の形態のEBG構造の断面図を示す。図2は本実施の形態の平面図である。図1は図2に示すA−A´間の断面図である。
本実施の形態のEBG構造(導波路構造)は、平行平板型導波路構造であり、図1に示すように、厚さ方向に間隔をあけて平行に配設された第1、第2の導体プレーン1,2と、後述する単位構造3と、を備えている。単位構造3は、第1の導体プレーン1及び第2の導体プレーン2と異なる層に配設された伝送線路4と、その伝送線路4の他端と第1の導体プレーン1とを電気的に接続する導体ビア5と、を有している。
図3は、図2におけるx軸またはy軸に沿った方向の等価回路である。図4は、並列アドミタンス部のアドミタンスの虚部をプロットしたものである。図5は、本実施の形態におけるEBG構造中を伝播する電磁波の挿入損失の計算結果である。
したがって、上述した第1の実施の形態では、図2に示すように、伝送線路4が周囲のクリアランス9等と干渉しないようにx軸、y軸と一定の角度をなすように配置した場合を示したが、クリアランス9等との干渉がなければ、当然軸と平行に配置してもよい。具体的に説明すると、上述した第1の実施の形態では、図2に示すように伝送線路4が直線形状の場合を示したが、本発明は、例えば、図7(a)に示すようなスパイラル形状や、図7(b)に示すようなミアンダ形状としてもよい。この場合、小さい実装面積で伝送線路長dを確保することが可能となる。
また、図2では単位構造3を周期的に配置する格子として、正方格子の例を示したが、格子形状は必ずしも正方格子に限らない。たとえば、三角格子や1次元周期配列でも、同様の効果を得ることができる。
なお、ここでは、導体ビア5と伝送線路4の接続部にパッド8を設けた構造を示しているが、これは製造上の都合によるものであり、パッド8のない構造であっても本発明の本質的な効果に何ら影響を与えるものではない。
次に、本発明に係る導波路構造の第2の実施の形態の構成について、図9に基いて説明する。
図9は本実施の形態のEBG構造の断面図である。
なお、本実施の形態のEBG構造は、上述した第1の実施の形態のEBG構造の変形例であり、上述した第1の実施の形態と同様の構成については同様の符号を付して説明を省略する。
この伝送線路104は、第1の実施の形態における伝送線路4と同様に、その一端がオープン端となっており、オープンスタブとして機能する。伝送線路104の他端は、同一平面にあるパッド8に接続されており、パッド8と前記第1の導体プレーン1は導体ビア105を介して電気的に接続されている。また、上述した第1の実施の形態と同様に、前記伝送線路104、パッド8、および導体ビア105がアドミタンス部として機能し、前記アドミタンス部と第2の導体プレーン2に設けられたクリアランス9とが単位構造3となる。本実施の形態における単位構造3の配置および伝送線路104の配置・形状は、上述した第1の実施の形態と同様である。
なお、上述した第2の実施の形態では、図9に示すように、導体ビア105が貫通ビアの場合を示したが、パッド8と第1の導体プレーン1とが電気的に接続されていれば、必ずしも貫通ビアである必要はない。例えば、図10に示すように、非貫通ビアの導体ビア105´が設けられていても本発明の効果に何ら影響を与えない。図10に示すEBG構造の場合は、第2の導体プレーン2にクリアランス9を設ける必要がないため、クリアランス9の部分から外部への電磁波放射を無くすことができる。
次に、本発明に係る導波路構造の第3の実施の形態の構成について、図11に基いて説明する。
図11は本実施の形態のEBG構造の断面図である。
なお、本実施の形態のEBG構造は、上述した第2の実施の形態のEBG構造の変形例であり、上述した第2の実施の形態と同様の構成については同様の符号を付して説明を省略する。
また、上述した第3の実施の形態では、図11に示すように、第1、第2の導体ビア205A,205Bとして非貫通ビアを用いた場合を示したが、貫通ビアを用いることも当然可能である。例えば、図12に示すように、第2の導体ビア205Bとして貫通ビアの第2の導体ビア205B´を設けることも可能である。図12に示すEBG構造では、第1の導体プレーン1の、第2の導体ビア205B´に対応した位置に、クリアランス9を設けて、前記第1の導体プレーン1と第2の導体ビア2との電気的な接続を避けている。
また、同様に第1の導体ビア205Aに貫通ビアを用いることも可能である。
次に、本発明に係る導波路構造の第4の実施の形態の構成について、図13に基いて説明する。
図13は本実施の形態のEBG構造の断面図である。
なお、本実施の形態のEBG構造は、上述した第1の実施の形態のEBG構造の変形例であり、上述した第1の実施の形態と同様の構成については同様の符号を付して説明を省略する。
図14に示すように、本実施の形態の等価回路繰り返し単位310は、直列インピーダンス部311と並列アドミタンス部312とで構成される。直列インピーダンス部311は、第1の実施の形態と同様に前記第1、第2の導体プレーン1,2がつくるインダクタンス313からなる。並列アドミタンス部312は、前記第1、第2の導体プレーン1,2がつくるキャパシタンス314と、前記導体ビア305のつくるインダクタンス315と、第1、第2の伝送線路304A,304Bと、からなる。本実施の形態の並列アドミタンス部312は、第1の実施の形態の並列アドミタンス部12にさらに、第2の伝送線路304Bによるオープンスタブが直列に接続された回路となる。本実施の形態の場合も、第1の実施の形態の場合と全く同様に、並列アドミタンス部312のアドミタンスが負となる周波数帯域にバンドギャップが生じる。
次に、本発明に係る導波路構造の第5の実施の形態の構成について、図17に基いて説明する。
図17は本実施の形態のEBG構造の断面図であり、図18は本実施の形態のEBG構造の平面図である。図17は図18に示すB−B´間の断面図である。
なお、本実施の形態のEBG構造は、上述した第4の実施の形態のEBG構造の変形例であり、上述した第4の実施の形態と同様の構成については同様の符号を付して説明を省略する。
裏層誘電体層320の厚さ方向の他方側(下面)には、第1の伝送線路304Aが配設されており、表層の第2の誘電体層7の厚さ方向の一方側(上面)には、第2の伝送線路304Bが配設されている。
具体的に説明すると、図19に示すように、図15に示すEBG構造を元として、第2の導体プレーン2をリターンパスとする第2の伝送線路104Bの端部が、第1の導体ビア105Aを介して第1の導体プレーン1に電気的に接続されているとともに、第1の導体プレーン1をリターンパスとする第1の伝送線路104Aの端部が、第2の導体ビア105Bを介して第2の導体プレーン2に電気的に接続されている。
さらに、第1、第2の伝送線路のうちの何れか一方を第1、第2の導体プレーン1,2の間の領域の内側に配設するとともに他方を前記領域の外側に配設した非対称構造において、第2の伝送線路の端部を第1の導体ビアを介して第1の導体プレーン1に電気的に接続するとともに、第1の伝送線路の端部を第2の導体ビアを介して第2の導体プレーン2に電気的に接続した構成であってもよい。
また、必ずしも第1、第2の伝送線路304A,304Bの形状をそろえる必要はなく、例えば、一方は直線形状、他方はスパイラル形状といった組み合わせも考えられる。
また、ここでは正方格子の場合を例に説明したが、当然一般の格子に対しても同様の構造を実現できる。
図21は本実施の形態におけるプリント配線板の平面図であり、図22は図21に示すC−C´間の断面図である。
また、図21では、EBG領域55を帯状に設けた場合を示したが、EBG領域55はノイズ伝播経路を遮断できればどのような配置でもよい。たとえば図23に示すように、ノイズの影響を受けやすいデバイス54を囲むようにEBG領域55を設けることも可能である。
また、ここでは本発明のEBG構造をプリント基板50に搭載した場合を示したが、本発明の対象は必ずしもプリント基板50に限らない。たとえば、デバイスのパッケージ基板などに本発明のEBG構造を設けることも考えられる。
図24は本実施の形態におけるプリント配線板の平面図である。
なお、上述した第1の実施の形態と同様の構成については同様の符号を付して説明を省略する。
詳しく説明すると、図24に示すように、プリント基板50は、上述した第1の実施の形態と同様、少なくともグランドプレーン51と、電源プレーン52と、ノイズ源となるデバイス53と、ノイズの影響を受けやすいデバイス54とを備える。本実施の形態は、ノイズ伝播経路を遮断するように設けられたEBG領域55に、第1のEBG構造56および第2のEBG構造57を配置してデイバス53,54間のノイズ伝播を抑制する。第1のEBG構造56と第2のEBG構造B57とが、ノイズ伝播方向に並べて配置されている。第1のEBG構造56と第2のEBG構造57とはそれぞれオープンスタブの伝送線路長dが異なっており、バンドギャップ周波数帯も異なる。このため、第1のEBG構造56と第2のEBG構造57とのバンドギャップ帯がずれるように伝送線路長dを設計することにより、単一のEBG構造では実現できない非常に広帯域なバンドギャップを、EBG領域55全体で実現することが可能となる。
また、図26に示すように、第1のEBG構造156と第2のEBG構造157とが格子状(市松模様状)に配置されていてもよい。
いずれの配置でもEBG領域55全体として、広いバンドギャップ帯域を実現することが可能である。
その他に、第1のEBG構造と第2のEBG構造とが混合して配置されていれば、他の配置を採用してもよい。また、さらに広いバンドギャップ帯域が必要な場合は、バンドギャップ帯域をずらしたEBG構造をさらに混合して配置すればよい。
2 第2の導体プレーン
3 単位構造
4 伝送線路
5 導体ビア
Claims (6)
- 少なくとも、
複数の層を有する誘電体基板と、
前記誘電体基板の異なる層に、少なくとも互いの一部が対向するように配設された第1、第2の導体プレーンと、
前記第1の導体プレーン及び前記第2の導体プレーンと異なる層に、該第2の導体プレーンと対向するように配設され、一端がオープン端となっている伝送線路、
前記誘電体基板を面垂直方向に貫通するように形成され、前記伝送線路の他端と前記第1の導体プレーンとを電気的に接続する導体ビア、および、
前記第2の導体プレーンの前記導体ビアに対応した位置に設けられ、前記第2の導体プレーンと前記導体ビアとを電気的に切り離しているクリアランス、
を有する単位構造と、
を備え、
該単位構造が、複数配列されており、前記伝送線路と前記第1の導体プレーンとの間隔より、前記伝送線路と前記第2の導体プレーンとの間隔の方が小さいことを特徴とする導波路構造。 - 請求項1に記載の導波路構造において、
前記伝送線路が、前記第2の導体プレーンに対して、前記第1の導体プレーンの反対側に設けられていることを特徴とする導波路構造。 - 請求項1に記載の導波路構造において、
前記伝送線路が、前記第1の導体プレーンと前記第2の導体プレーンとで挟まれた領域の内側に設けられていることを特徴とする導波路構造。 - 少なくとも、
複数の層を有する誘電体基板と、
前記誘電体基板の異なる層に、少なくとも互いの一部が対向するように配設された第1、第2の導体プレーンと、
前記第1の導体プレーン及び前記第2の導体プレーンの間の層に、該第2の導体プレーンと対向するように配設された第1の伝送線路、
前記第2の導体プレーンに対して、前記第1の導体プレーンの反対側に該第2の導体プレーンと対向するように配設され、一端がオープン端となっている第2の伝送線路、
前記誘電体基板を面垂直方向に貫通するように形成され、前記第1の伝送線路の一端と前記第1の導体プレーンとを電気的に接続する第1の導体ビア、
前記誘電体基板を面垂直方向に貫通するように形成され、前記第1の伝送線路の他端と前記第2の伝送線路の他端とを電気的に接続する第2の導体ビア、
前記第2の導体プレーンの前記第1の導体ビアに対応した位置に設けられ、前記第2の導体プレーンと前記第1の導体ビアとを電気的に切り離している第1のクリアランス、
前記第2の導体プレーンの前記第2の導体ビアに対応した位置に設けられ、前記第2の導体プレーンと前記第2の導体ビアとを電気的に切り離している第2のクリアランス、および、
前記第1の導体プレーンの前記第2の導体ビアに対応した位置に設けられ、前記第1の導体プレーンと前記第2の導体ビアとを電気的に切り離している第3のクリアランス、
を有する単位構造と、
を備え、
該単位構造が、複数配列されており、前記第1の伝送線路と前記第1の導体プレーンとの間隔より、前記第1の伝送線路と前記第2の導体プレーンとの間隔の方が小さいことを特徴とする導波路構造。 - 請求項1から4のいずれか一項に記載の導波路構造を備えることを特徴とするプリント配線板。
- 請求項1から4のいずれか一項に記載の導波路構造を備えることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156127A JP5556941B2 (ja) | 2013-07-26 | 2013-07-26 | 導波路構造、プリント配線板、および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156127A JP5556941B2 (ja) | 2013-07-26 | 2013-07-26 | 導波路構造、プリント配線板、および電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164338A Division JP5380919B2 (ja) | 2008-06-24 | 2008-06-24 | 導波路構造およびプリント配線板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014117071A Division JP5716858B2 (ja) | 2014-06-05 | 2014-06-05 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251565A JP2013251565A (ja) | 2013-12-12 |
JP5556941B2 true JP5556941B2 (ja) | 2014-07-23 |
Family
ID=49849902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013156127A Active JP5556941B2 (ja) | 2013-07-26 | 2013-07-26 | 導波路構造、プリント配線板、および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556941B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6512837B2 (ja) * | 2015-01-20 | 2019-05-15 | キヤノン株式会社 | 電子回路及び構造体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03198402A (ja) * | 1989-12-26 | 1991-08-29 | Matsushita Electric Ind Co Ltd | マイクロ波回路、バイアス回路及び帯域阻止フィルタ |
JP4260456B2 (ja) * | 2002-10-18 | 2009-04-30 | 株式会社ルネサステクノロジ | システム |
JP4550837B2 (ja) * | 2004-02-10 | 2010-09-22 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 調整可能な装置 |
US7136029B2 (en) * | 2004-08-27 | 2006-11-14 | Freescale Semiconductor, Inc. | Frequency selective high impedance surface |
US7760140B2 (en) * | 2006-06-09 | 2010-07-20 | Intel Corporation | Multiband antenna array using electromagnetic bandgap structures |
-
2013
- 2013-07-26 JP JP2013156127A patent/JP5556941B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013251565A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380919B2 (ja) | 導波路構造およびプリント配線板 | |
JP5326649B2 (ja) | アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置 | |
JP5550100B2 (ja) | 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ | |
JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP6168943B2 (ja) | Ebg構造体、半導体デバイスおよび回路基板 | |
US9699887B2 (en) | Circuit board and electronic device | |
JP5660168B2 (ja) | 導波路構造、プリント配線板、及びそれを用いた電子装置 | |
US8227704B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
KR101046716B1 (ko) | 전자기 밴드갭 구조물 및 회로 기판 | |
JP2016134809A (ja) | 構造体及び電子回路 | |
KR101018796B1 (ko) | 전자기 밴드갭 구조물 및 회로 기판 | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
JP5716858B2 (ja) | プリント配線板 | |
JP5556941B2 (ja) | 導波路構造、プリント配線板、および電子装置 | |
JP6176242B2 (ja) | Ebg特性を有する導波路構造 | |
JP5136131B2 (ja) | 構造、プリント基板 | |
US20110067916A1 (en) | Printed circuit board having electromagnetic bandgap structure | |
JP6565938B2 (ja) | 構造体および配線基板 | |
JP6015260B2 (ja) | 電源回路及び電源モジュール | |
JP2012257084A (ja) | Ebg構造及びプリント基板 | |
CN115134988A (zh) | 电子电路及电路基板 | |
CN115134989A (zh) | 电子电路及电路基板 | |
JP2011171900A (ja) | 電磁バンドギャップ構造素子及び印刷回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |