JP3058121B2 - プリント基板 - Google Patents

プリント基板

Info

Publication number
JP3058121B2
JP3058121B2 JP9128761A JP12876197A JP3058121B2 JP 3058121 B2 JP3058121 B2 JP 3058121B2 JP 9128761 A JP9128761 A JP 9128761A JP 12876197 A JP12876197 A JP 12876197A JP 3058121 B2 JP3058121 B2 JP 3058121B2
Authority
JP
Japan
Prior art keywords
layer
power supply
circuit board
printed circuit
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9128761A
Other languages
English (en)
Other versions
JPH10321973A (ja
Inventor
弘和 遠矢
史郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9128761A priority Critical patent/JP3058121B2/ja
Priority to EP98108818A priority patent/EP0880309A3/en
Priority to CA002237923A priority patent/CA2237923C/en
Priority to TW087107587A priority patent/TW388189B/zh
Priority to KR1019980017796A priority patent/KR100294956B1/ko
Priority to AU67063/98A priority patent/AU728934B2/en
Priority to CN98102153A priority patent/CN1108733C/zh
Priority to US09/081,137 priority patent/US6002593A/en
Publication of JPH10321973A publication Critical patent/JPH10321973A/ja
Application granted granted Critical
Publication of JP3058121B2 publication Critical patent/JP3058121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1003Non-printed inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタ、I
C(集積回路)、LSI(大規模集積回路)等の回路素
子が搭載されるプリント基板に関する。
【0002】
【従来の技術】トランジスタ、IC、LSI等の回路素
子が搭載されたプリント基板では、回路素子から発生し
た高周波電流や、プリント基板の回路が有する寄生容量
や寄生相互インダクタンスを経由して流れる回り込み電
流(一般に、「コモンモード」と呼ばれる。)によっ
て、伝導性または放射性の電磁ノイズが発生する。電磁
ノイズが発生すると、プリント基板が組み込まれている
電子機器自身や他の電子機器に誤作動を引き起こすおそ
れがある。そこで、従来は、図15に示す回路配線の構
成によって、上記問題の解決を図っていた。
【0003】図15は、従来のプリント基板の等価回路
図である。
【0004】図15に示すように、従来のプリント基板
には、発生する高周波電流の大きさが互いに異なる回路
素子101,102,103が、それぞれ電源供給線1
04およびグラウンド線105に並列に接続される。発
生する高周波電流は、回路素子101が一番大きく、次
いで回路素子102、その次に回路素子103である。
電源供給線104はプリント基板の電源層(不図示)に
形成され、グラウンド線105はプリント基板のグラウ
ンド層(不図示)に形成されている。なお、電源層は、
導電膜層が基板の全面に渡って形成され、平板状に構成
されている。プリント基板には、電源供給線104の電
源供給端子104aと、グラウンド線105の電源供給
グラウンド端子105aとに接続された電源装置(不図
示)から電源が供給されている。また、電源供給線10
4とグラウンド線105との間には、電源供給端子10
4aと電源供給グラウンド端子105aとの近傍にデカ
ップリングコンデンサ106が接続される。
【0005】さらに、各回路素子101,102,10
3の近傍には、各回路素子から発生する高周波電流の大
きさに対応する容量を備えたデカップリングコンデンサ
107a,107b,107cが、各回路素子101,
102,103の電源端子101a,102a,103
aとグラウンド端子101b,102b,103bとの
間に接続される。各デカップリングコンデンサの静電容
量は、デカップリングコンデンサ107aが一番大き
く、次いでデカップリングコンデンサ107b、その次
にデカップリングコンデンサ107cである。なお、デ
カップリングコンデンサ107a,107b,107c
のインピーダンスは静電容量の大きさに反比例するた
め、デカップリングコンデンサ107aのインピーダン
スが一番小さく、次いでデカップリングコンデンサ10
7b、その次にデカップリングコンデンサ107cであ
る。
【0006】上記のように構成されたプリント基板で
は、各回路素子101,102,103から発生した高
周波電流は、各々の近傍に配置されているデカップリン
グコンデンサ107a,107b,107cを迂回して
グラウンド線105に排除され、各回路素子101,1
02,103の電源端子部での電圧変動が抑制される。
【0007】さらに、プリント基板の電源層は基板全面
に平板状に構成されているので、電源供給線104の抵
抗(すなわちインピーダンス)が小さいため、電源供給
線104に高周波電流の流入等があった場合でも、電源
層における電圧変動が抑制される。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来のプリント基板では、プリント基板の電源層にお
けるインピーダンスがデカップリングコンデンサのイン
ピーダンスよりも小さいため、回路素子から発生した高
周波電流は、その回路素子の近傍に接続されたデカップ
リングコンデンサを迂回されず、電源層を通って、他の
回路素子や、よりインピーダンスの小さい(静電容量が
大きい)デカップリングコンデンサに流れ込んでしまう
ことがある。
【0009】従って、各々のデカップリングコンデンサ
を流れる高周波電流は非常に複雑になるので、各デカッ
プリングコンデンサが必要とされる静電容量値を正確に
把握することが困難である。さらに、デカップリングコ
ンデンサは、同一タイプであっても静電容量によってイ
ンピーダンスの周波数特性が異なる。例えば、静電容量
の小さなデカップリングコンデンサのインピーダンス
は、ある周波数を越えると、それよりも大きな静電容量
を有するデカップリングコンデンサのインピーダンスよ
りも小さくなる傾向がある。そのため、各々のデカップ
リングコンデンサには、幅広い周波数帯域に分布する高
周波電流が複雑に往来することとなる。そこで、プリン
ト基板には、理論的に必要とされる静電容量を大きく上
回る多数のコンデンサを実装する必要があった。
【0010】また、平板状に構成された電源層に高周波
電流が流れ込むと、場合によっては電源層で高周波電流
が大きなループ電流を形成したり、プリント基板に接続
されたケーブル等にコモンモードの高周波電流が流出す
ることにより、電磁ノイズ放射の要因となることがあ
る。さらに、回路素子から発生した高周波電流が、その
回路素子の近傍に配置されたデカップリングコンデンサ
を迂回せずに他の経路に流れ込むと、その経路のインピ
ーダンスが大きくなる。すると、他の回路素子での電圧
変動が大きくなるので、回路素子の安定動作にも悪影響
を及ぼすおそれがある。
【0011】一方、このようなプリント基板が多数組み
合わされて構成される電子機器は、金属性の筐体内に収
納されることにより、外部への電磁ノイズの漏洩が防止
されている。さらに、電子機器から外部に配線されてい
るケーブルには、コモンモードチョークコイルやコアを
装着することで、電磁ノイズの伝導が抑制されている。
しかし、電子機器の操作部等を設けるために筐体に開口
部を設けなければならない等の理由から、筐体外部への
電磁ノイズの漏洩を完全に防止することは困難である。
【0012】そこで本発明は、電磁ノイズの放射が一層
低減されるプリント基板を提供することを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明のプリントは、少なくとも電源層とグラウン
ド層とを含む2層以上の導体層が積層され、回路素子の
電源端子とデカップリングコンデンサの一方の端子とが
接続される素子電源端子と、前記回路素子のグラウンド
端子と前記デカップリングコンデンサの他方の端子とが
接続される素子グラウンド端子とが前記導体層のいずれ
かに形成され、前記素子グラウンド端子は前記グラウン
ド層に形成されたグラウンド線に接続されているプリン
ト基板において、前記導体層のうちの互いに対向する2
層のそれぞれの導体層の一部が枠状にくり抜かれて形成
された複数の導体線と、前記対向する2層の導体層に形
成された前記導体線同士を接続するスルーホールまたは
ヴィアホールとによりスパイラルコイルインダクタが構
成され、前記スパイラルコイルインダクタの一方の端子
は前記電源層に形成された電源供給線に接続され、前記
スパイラルコイルインダクタの他方の端子は前記素子電
源端子に接続されている。
【0014】これにより、電源供給線と回路素子との間
のインピーダンスが大きくなるので、回路素子から発生
した高周波電流はデカップリングコンデンサを迂回して
グラウンド層に排除される。
【0015】また、前記スパイラルコイルインダクタ
は、トロイダル型スパイラルコイルインダクタであるこ
とにより、スパイラルコイルインダクタが構成されるス
ペースが小さくても、電源供給線と回路素子との間に付
加されるインピーダンスがより大きくなる。
【0016】前記対向する2層の導体層は、前記電源層
と前記グラウンド層とで構成されていてもよい。スパイ
ラルコイルインダクタを構成する導体線は導体層の一部
が枠状にくり抜かれて形成されるので、その導体層とは
絶縁されており、電気的に独立している。そのため、ス
パイラルコイルインダクタは対向する任意の2層の導体
層の間に構成される。従って、プリント基板が有する導
体層が電源層とグラウンド層との2層のみでも、スパイ
ラルコイルインダクタを構成するために他の導体層をさ
らに設ける必要がない。
【0017】さらに、前記プリント基板は、互いに対向
して積層された2層の電源層と、各該電源層の表面に設
けられたグラウンド層とからなる4層の導体層を有し、
前記スパイラルコイルインダクタを構成する前記導体線
は前記2層の電源層に形成されていることにより、電源
層の間に構成されたスパイラルコイルインダクタはグラ
ウンド層の間に挟まれ、スパイラルコイルインダクタの
特性が安定する。加えて、グラウンド層はシールドとし
て機能し、スパイラルコイルインダクタから発生する磁
界が信号層へ及ぼす影響が低減される。
【0018】さらには、前記プリント基板の各グラウン
ド層の表面には信号層がさらに設けられ、前記電源層と
前記グラウンド層とを貫通して前記信号層同士を接続す
る信号層間接続用のスルーホールまたはヴィアホール
と、前記電源層を貫通して前記グラウンド層同士を接続
するグラウンド層間接続用のスルーホールまたはヴィア
ホールとが互いに近接して設けられていることにより、
信号層とグラウンド層との間のインピーダンスが低下
し、信号層間接続用のスルーホールまたはヴィアホール
を伝送される信号電流によって誘起される電磁ノイズの
発生が抑制されるとともに、信号波形のひずみが最小限
に抑えられる。
【0019】また、前記スパイラルコイルインダクタが
構成される前記対向する2層の導体層の間には、磁性体
を含有する絶縁層が設けられていることにより、磁性体
を有する絶縁層はスパイラルコイルインダクタの磁心と
して機能するため、スパイラルコイルインダクタのイン
ダクタンス値がより大きくなる。
【0020】前記絶縁層は、少なくとも前記スパイラル
コイルインダクタを構成する前記導体線と前記スルーホ
ールまたはヴィアホールとで囲まれたコイル内部に設け
られていることにより、スパイラルコイルインダクタの
磁心として機能する。
【0021】なお、前記絶縁層は、前記磁性体としてN
i−Zn系フェライト微粒粉末が混合された絶縁溶剤、
前記磁性体としてMn−Zn系フェライト微粒粉末が混
合された絶縁溶剤、前記磁性体としてLi系フェライト
微粒粉末が混合された絶縁溶剤、前記磁性体としてセン
ダスト微粒粉末が混合された絶縁溶剤、前記磁性体とし
てアモルファス微粒粉末が混合された絶縁溶剤、または
前記磁性体としてパーマロイ系磁性体微粒粉末が混合さ
れた絶縁溶剤からなることが好ましい。
【0022】さらに、前記絶縁層は、両面に絶縁コーテ
ィングが施されたアモルファス磁性箔からなるものであ
ってもよい。
【0023】また、本発明のプリント基板は、少なくと
電源層とグラウンド層との2層の導体層を有するプリ
ント基板であって、前記導体層のうちの互いに対向する
2層のそれぞれの導体層の一部が枠状にくり抜かれて形
成された複数の導体線と、前記対向する2層の導体層に
形成された前記導体線同士を接続するスルーホールまた
はヴィアホールとにより構成されるトロイダル型スパイ
ラルコイルインダクタを備えており、前記トロイダル型
スパイラルコイルインダクタの一方の端子が前記電源層
に形成された電源供給線に接続され、前記トロイダル型
スパイラルコイルインダクタの他方の端子が前記プリン
ト基板に実装される回路素子の電源端子に接続されるよ
うに構成されている。
【0024】これにより、単なるスパイラルコイルイン
ダクタが構成される場合に比べてコイルの平均磁路長が
短くなるので、インダクタンス値がより大きくなる。
らに、電源供給線と回路素子との間のインピーダンスを
より大きくすることが可能となり、回路素子から発生し
た高周波電流が電源層に流れ込むことが防止される。
【0025】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【0026】(第1の実施形態)図1は、本発明のプリ
ント基板の第1の実施形態の部分上面図、図2は、図1
に示したプリント基板のA−A線における断面図、図3
は、図1に示したプリント基板の電源層およびグラウン
ド層の一部分を層ごとに分離して示す斜視図である。
【0027】図2および図3に示すように、プリント基
板1は、絶縁層2の上面に設けられた電源層3と、絶縁
層2の下面に設けられたグラウンド層4とを有する。導
体層である電源層3およびグラウンド層4は、銅箔等か
らなる導電性部材によって形成されている。
【0028】電源層3には、電源装置(不図示)が接続
される電源供給端子(不図示)を有する電源供給線9が
形成され、グラウンド層4には、電源装置が接続される
電源供給グラウンド端子(不図示)を有するグラウンド
線13が形成されている。プリント基板1に搭載される
トランジスタ,IC,LSI等の回路素子(不図示)は
電源端子(不図示)とグラウンド端子(不図示)とを有
し、電源端子が電源層に形成された素子電源端子(不図
示)に接続され、グラウンド端子がグラウンド層に形成
された素子グラウンド端子(不図示)に接続される。素
子グラウンド線は、グラウンド線13に接続されてい
る。さらに、素子電源端子と素子グラウンド端子との間
には、デカップリングコンデンサ(不図示)が接続され
る。また、電源供給線9とグラウンド線13との間に
は、電源供給端子および電源供給グラウンド端子の近傍
にデカップリングコンデンサが接続される。
【0029】さらに、電源層3には、電源層3の一部が
枠状にくり抜かれて複数の導体線5が形成されている。
それらの導体線5は、図1に示すように、ある1点を中
心として、放射状かつ等間隔に配置されている。なお図
3では、便宜上、導体線5を平行に配置した状態で示し
ている。また、各導体線5の中心側端部5aおよび外側
端部5bには、それぞれグラウンド層4(図2参照)に
通じるスルーホール6a,6bが形成されている。な
お、図1では、図2および図3に示した電源供給線9お
よびグラウンド線13が省略されている。
【0030】一方、グラウンド層4には、図2および図
3に示すように、グラウンド層4の一部が枠状にくり抜
かれて、電源層3の導体線5と同じ数の導体線7が形成
されている。図1に示すように、各導体線7は、中心側
端部7aが一の導体線5の中心側端部5aに形成された
スルーホール6aに接続され、さらに、外側端部7bが
前記一の導体線5に隣接する導体線5の外側端部5bに
形成されたスルーホール6bに接続されている。ただ
し、各導体線5,7の外側端部5b,7bのうち、外側
端部5b’は電源層3(図2等参照)に形成された電源
供給線に接続され、外側端部7b’は電源層に形成され
た素子電源端子に接続される。従って、外側端部5b’
と外側端部7b’との間にはスルーホール6bは形成さ
れていない。
【0031】上記のように形成された導体線5,7およ
びスルーホール6a,6bにより、プリント基板1の電
源層3とグラウンド層4との間すなわちプリント基板1
の内部には、図1に示すようなトロイダル型スパイラル
コイルインダクタ8aが構成される。
【0032】図4は、本発明のプリント基板の第1の実
施形態における等価回路図である。
【0033】図4に示すように、本実施形態のプリント
基板では、電源供給線9と電源層3(図2等を参照)に
形成された素子電源端子3aとの間に、トロイダル型ス
パイラルコイルインダクタ8a,8b,8cが接続され
ている。また、素子電源端子3aには回路素子10,1
1,12の電源端子10a,11a,12aが接続さ
れ、グラウンド層13(図2等を参照)に形成された素
子グラウンド端子4aには回路素子10,11,12の
グラウンド端子10b、11b、12bが接続されてい
る。さらに、素子電源端子3aと素子グラウンド端子4
aとの間には、デカップリングコンデンサ15a,15
b,15cが接続されている。素子グラウンド端子4a
は、グラウンド線13に接続されている。これにより、
各回路素子毎にデカップリング回路が構成される。ま
た、回路素子10と回路素子11との間には、トロイダ
ル型スパイラルコイルインダクタを含む高周波フィルタ
16が配線されている。なお、トロイダル型スパイラル
コイルインダクタ8a,8b,8cは、各々が接続され
る回路素子10,11,12から発生する高周波電流の
大きさに応じた容量を有する。
【0034】その他、電源供給端子9a、電源供給グラ
ウンド端子13a、デカップリングコンデンサ14、お
よび電源装置(不図示)の各構成は図15に示した従来
のプリント基板と同様であるので、詳しい説明は省略す
る。なお、プリント基板に実装される回路素子の数は図
示した数に限られず、所望の数の回路素子を実装するこ
とができる。ただし、この場合にも、各回路素子毎にデ
カップリング回路が構成される。さらに、高周波フィル
タとして配線されるトロイダル型スパイラルコイルイン
ダクタ8dは回路素子10と回路素子11との間に限ら
れず、その他の回路素子同士の間に配線されていてもよ
い。また、上記で説明したスルーホール、および後述す
る全てのスルーホールは、ヴィアホールであってもよ
い。
【0035】図5は、図4に示したデカップリング回路
における一のデカップリング回路の接続構造を示す概念
図である。
【0036】図5に示すデカップリング回路では、図4
を用いて説明したように、電源層3に形成された電源供
給線9にトロイダル型スパイラルコイルインダクタ8a
の一方の端子が接続され、その他方の端子には回路素子
10の電源端子10aが接続されている。さらに、電源
端子10aにはデカップリングコンデンサ15aの一方
の端子が接続され、その他方の端子はグラウンド層4に
形成されたグラウンド線13に接続されている。また、
回路素子10のグラウンド端子10bはグラウンド線1
3に接続されている。
【0037】従来のプリント基板では、前述したよう
に、電源層におけるインピーダンスがデカップリングコ
ンデンサのインピーダンスよりも小さいと、回路素子か
ら発生した高周波電流は、その回路素子に接続されたデ
カップリングコンデンサを迂回せず、電源層を通って他
の回路素子やデカップリングコンデンサに流れ込んでし
まうことがあった。
【0038】一方、上記のようなプリント基板の構成に
よれば、トロイダル型スパイラルコイルインダクタ8
a,8b,8cによって、電源供給線9と各回路素子1
0,11,12との間のインピーダンスが大きくなる。
そのため、回路素子10,11,12から発生した高周
波電流は電源供給線9を通過せず、デカップリングコン
デンサ15a,15b,15cを迂回して、グラウンド
線13に排除される。従って、ある回路素子10,1
1,12から発生した高周波電流が、電源層を通って他
の回路素子10,11,12やデカップリングコンデン
サ15a,15b,15cに流れ込むことが従来よりも
一層抑制される。
【0039】従って、各々のデカップリングコンデンサ
15a,15b,15cには、近傍に配置された回路素
子10,11,12からの高周波電流だけが流れるの
で、その高周波電流の大きさを把握でき、各デカップリ
ングコンデンサ15a,15b,15cの静電容量値を
正確に設定することができる。また、電源層に流れ込む
高周波電流が一層抑制されるので、電源層で高周波電流
がループ電流を形成して電磁ノイズが放射されたりイミ
ュニティが劣化することを防止することができる。さら
に、ある回路素子10,11,12から発生した高周波
電流が他の回路素子10,11,12が接続された経路
に流れ込むことが防止されるので、回路素子10,1
1,12での電圧変動が抑えられ、回路素子10,1
1,12の動作をより安定させることができる。
【0040】また、図3に示すように、電源供給線9を
形成する電源層3は導体線5の部分を除いて平板状に形
成されているので、電源供給線9での抵抗が小さいた
め、電源供給線9における電圧変動が抑制される。さら
に、トロイダル型スパイラルコイルインダクタ8a,8
b,8cを構成する導体線5,7の長さおよび幅の寸法
を適切に設定してトロイダル型スパイラルコイルインダ
クタ8a,8b,8cの抵抗値を微少な値にすれば、回
路素子10,11,12での電圧変動を微少にすること
ができる。
【0041】さらには、図4に示すように、回路素子同
士の間にトロイダル型スパイラルコイルインダクタを含
む高周波フィルタ16が配線されていることにより、高
速処理能力を有するICやLSI等の回路素子を使用し
た場合でも、回路素子の矩形波信号の上昇速度や下降速
度が遅くなるので、回路素子の矩形波信号の上昇・下降
速度が速すぎることにより発生する伝導性または放射性
の電磁ノイズを抑制することができる。
【0042】加えて、トロイダル型スパイラルコイルイ
ンダクタ8a,8b,8c、および高周波フィルタ16
中のトロイダル型スパイラルコイルインダクタは、プリ
ント基板1の内部である電源層3とグラウンド層4との
間に構成されるので、インダクタ素子をプリント基板1
上に別途搭載する必要がないため、プリント基板1上の
配線スペースを有効に活用することができる。さらに
は、トロイダル型スパイラルコイルインダクタ8a,8
b,8cは、構成されるスペースが小さくても電源供給
線9と回路素子10,11,12との間に付加されるイ
ンピーダンスを大きくすることができる。
【0043】さらに、図5のように構成されたデカップ
リング回路においては、回路素子10の電源端子10a
からデカップリングコンデンサ15aを経由してグラウ
ンド線13に至る経路の長さを、できるだけ短く構成す
ることが好ましい。これにより、デカップリングコンデ
ンサ15a付近での抵抗が小さくなるので、回路素子1
0から発生した高周波電流がデカップリングコンデンサ
15aをさらに迂回し易くなる。
【0044】ここで、図1等に示したトロイダル型スパ
イラルコイルインダクタについて説明する。
【0045】トロイダル型スパイラルコイルインダクタ
を非トロイダル型のスパイラルコイルインダクタと比較
して説明するために、最初に非トロイダル型のスパイラ
ルコイルインダクタの構成を説明する。
【0046】図6は、非トロイダル型のスパイラルコイ
ルインダクタが構成されたプリント基板の部分拡大上面
図である。
【0047】図6に示すように、プリント基板21で
は、電源層に形成された複数の導体線25とグラウンド
層に形成された複数の導体線27とが、ジグザグ状に重
なるように配置されている。各導体線25,27の端部
は、スルーホール26によって接続されている。以上の
構成により、プリント基板21の電源層とグラウンド層
との間には、非トロイダル型のスパイラルコイルインダ
クタ28が構成されている。
【0048】一般に、スパイラルコイルインダクタのイ
ンダクタンスLは、 L=μμs/l [H] と表される。ただし、μは真空中の透磁率(4π×1
−7)、μは比透磁率、nはスパイラルコイルの巻
数、sはスパイラルコイルの断面積[m]、lはスパ
イラルコイルの平均磁路長[m]である。
【0049】上記の式から判るように、スパイラルコイ
ルインダクタのインダクタンス値は、スパイラルコイル
の巻数の二乗に比例する。また、平均磁路長が短いほど
インダクタンス値が大きくなる。
【0050】図6に示すように、非トロイダル型のスパ
イラルコイルインダクタ28における平均磁路長は、コ
イルの内側から外側を回る閉曲線28aの長さとなる。
しかし、コイルの外側における閉曲線28aのルートは
必ずしも一定とは限らず、さらには最短距離であるとも
限らない。一方、図1に示したトロイダル型スパイラル
コイルインダクタ8aでは平均磁路長である閉曲線8’
の長さが一定であり、かつ最短になる。従って、形成す
るスパイラルコイルインダクタをトロイダル型とするこ
とにより、より一層大きなインダクタンス値を得ること
ができる。
【0051】次に、本実施形態のプリント基板の第1の
変形例を示す。
【0052】図7は、図1〜図5に示したプリント基板
の第1の変形例を示す断面図である。
【0053】図7に示すように、本変形例のプリント基
板31は、第1の絶縁層32aの上面に電源層33が設
けられ、下面にグラウンド層34が設けられている。電
源層33およびグラウンド層34の表面には、それぞれ
第2の絶縁層32bが設けられている。さらに、各第2
の絶縁層32bの表面には、信号を伝送するための配線
回路が形成された信号層35が設けられている。電源層
33とグラウンド層34との間には、トロイダル型スパ
イラルコイルインダクタ(不図示)が構成されている。
【0054】その他、トロイダル型スパイラルコイルイ
ンダクタの導体線およびスルーホール(共に不図示)、
電源層33およびグラウンド層34、プリント基板31
に接続される回路素子(不図示)、デカップリングコン
デンサ(不図示)等の構成は図1〜図4に示したプリン
ト基板と同様であるので、詳しい説明は省略する。な
お、図1〜図4に示したプリント基板では、電源層に素
子電源端子が形成され、グラウンド層に素子グラウンド
端子が形成されているが、素子電源端子および素子グラ
ウンド端子はいずれの導体層に形成されていてもよい。
【0055】トロイダル型スパイラルコイルインダクタ
は、前述したように、電源層33とグラウンド層34と
の間、すなわちプリント基板31の内部に構成されるの
で、図7に示すように、2層以上の導体層を有するプリ
ント基板の内部にも構成することができる。また、トロ
イダル型スパイラルコイルインダクタを構成する導体線
は導体層の一部が枠状にくり抜かれて形成されるので、
その導体層とは絶縁されており、電気的に独立してい
る。そのため、導体線が形成されるのは電源層33とグ
ラウンド層34に限られる必然性がなく、導体線が信号
層35に形成されていてもよい。従って、トロイダル型
スパイラルコイルインダクタは、対向する任意の2つの
導体層の間に構成することができ、例えば、電源層33
と信号層35との間、もしくはグラウンド層34と信号
層35との間に構成してもよい。
【0056】次に、本実施形態のプリント基板の第2の
変形例を示す。
【0057】図8は、図1〜図5に示したプリント基板
の第2の変形例を示す断面図である。
【0058】図8に示すように、本変形例のプリント基
板41は、第1の絶縁層42aの両面に電源層43が設
けられている。各電源層43の表面には第2の絶縁層4
2bが設けられ、各第2の絶縁層42bの表面にはグラ
ウンド層44が設けられている。さらに、各グラウンド
層44の表面には第3の絶縁層42cが設けられ、各第
3の絶縁層42cの表面には信号層45が設けられてい
る。2層の電源層43同士の間には、トロイダル型スパ
イラルコイルインダクタ(不図示)が構成されている。
【0059】その他、トロイダル型スパイラルコイルイ
ンダクタの導体線およびスルーホール(共に不図示)、
電源層43およびグラウンド層44、素子電源端子(不
図示)、素子グラウンド端子(不図示)、プリント基板
41に接続される回路素子(不図示)、デカップリング
コンデンサ(不図示)等の構成は図1〜図4に示したプ
リント基板と同様であるので、詳しい説明は省略する。
なお、図1〜図4に示したプリント基板では、電源層に
素子電源端子が形成され、グラウンド層に素子グラウン
ド端子が形成されているが、素子電源端子および素子グ
ラウンド端子はいずれの導体層に形成されていてもよ
い。
【0060】上記のように、電源層43同士の間に構成
されたトロイダル型スパイラルコイルインダクタをグラ
ウンド層で挟む構造とすることにより、トロイダル型ス
パイラルコイルインダクタの特性を安定させることがで
きる。さらに、グラウンド層44はシールドとして機能
し、トロイダル型スパイラルコイルインダクタから発生
する磁界が信号層へ及ぼす影響を低減させることができ
る。ところが、トロイダル型スパイラルコイルインダク
タをグラウンド層で挟む構造とした場合には、各電源層
43に形成された導体線と、その導体線に対向するグラ
ウンド層44との間に静電結合が生じて、トロイダル型
スパイラルコイルインダクタのインピーダンス値が抑制
される。
【0061】本例におけるトロイダル型スパイラルコイ
ルインダクタのインピーダンスZは、 Z=√(L/C) [Ω] と表される。ただし、Lはトロイダル型スパイラルコイ
ルインダクタのインダクタンス[H]、Cは誘電体であ
る絶縁層を挟んで対向する電源層の導体線とグラウンド
層との間の静電容量[F]である。
【0062】上記の式から判るように、静電容量Cは向
かい合う導体の面積に比例するため、導体線の線幅が一
定であれば、静電容量Cは導体線の長さに比例して増大
する。そのため、インピーダンスZの値は導体線の長
さに比例して減少し、インピーダンス値の増加が抑制さ
れる。しかしながら、インダクタンスLはコイルの巻数
の二乗に比例して増大する。コイル巻数が増加すれば導
体線の全長も増加するので、インピーダンスZの値は
導体線の長さの二乗に比例して増大するといえる。
【0063】従って、トロイダル型スパイラルコイルイ
ンダクタをグラウンド層44で挟んだ構造であっても、
トロイダル型スパイラルコイルインダクタの導体線を長
くしてコイル巻数を増やした場合には、静電容量Cより
もインダクタンスLの方が大幅に増大する。そのため、
静電容量Cの作用によってインピーダンスZの増加が
抑制されていても、インピーダンスZの値をより大き
くすることができる。
【0064】さらに、上記の式からは、インピーダンス
が印加電圧の周波数に無関係であることが判る。
【0065】次に、本実施形態のプリント基板の第3の
変形例を示す。
【0066】図9は、図1〜図5に示したプリント基板
の第3の変形例を示す断面図である。
【0067】図9に示すように、本変形例のプリント基
板51は、第1の絶縁層52aの両面に電源層53が設
けられている。各電源層53の表面には第2の絶縁層5
2bが設けられ、各第2の絶縁層52bの表面にはグラ
ウンド層54が設けられている。さらに、各グラウンド
層54の表面には第3の絶縁層52cが設けられ、各第
3の絶縁層52cの表面には信号層55が設けられてい
る。電源層53同士の間には、トロイダル型スパイラル
コイルインダクタ(不図示)が構成されている。
【0068】さらに、プリント基板51では、各電源層
53および各グラウンド層54を貫通して信号層55同
士を接続する信号層間接続用スルーホール56と、各電
源層53を貫通してグラウンド層54同士を接続するグ
ラウンド層間接続用スルーホール57とが、互いに近接
して配置されている。
【0069】その他、トロイダル型スパイラルコイルイ
ンダクタの導体線およびスルーホール(共に不図示)、
電源層53およびグラウンド層54、素子電源端子(不
図示)、素子グラウンド端子(不図示)、プリント基板
51に接続される回路素子(不図示)、デカップリング
コンデンサ(不図示)等の構成は図1〜図4に示したプ
リント基板と同様であるので、詳しい説明は省略する。
なお、図1〜図4に示したプリント基板では、電源層に
素子電源端子が形成され、グラウンド層に素子グラウン
ド端子が形成されているが、素子電源端子および素子グ
ラウンド端子はいずれの導体層に形成されていてもよ
い。
【0070】このように、信号層間接続用スルーホール
56とグラウンド層間接続用スルーホール57とが近接
して配置されていることにより、信号層55とグラウン
ド層54との間のインピーダンスが低下するので、信号
層間接続用スルーホール56を伝送される信号電流によ
って誘起される電磁ノイズの発生を抑制できるととも
に、信号波形のひずみを最小限に抑えることができる。
【0071】(第2の実施形態)次に、本発明のプリン
ト基板の第2の実施形態について説明する。
【0072】図10は、本発明のプリント基板の第2の
実施形態を示す断面図である。
【0073】図10に示すように、本実施形態のプリン
ト基板61は、第1の絶縁層62aの上面に電源層63
が設けられ、下面にグラウンド層64が設けられてい
る。電源層63およびグラウンド層64の表面には、そ
れぞれ第2の絶縁層62bが設けられている。さらに、
各第2の絶縁層62bの表面には信号層65が設けられ
ている。電源層63とグラウンド層64との間には、ト
ロイダル型スパイラルコイルインダクタ(不図示)が構
成されている。
【0074】その他、トロイダル型スパイラルコイルイ
ンダクタの導体線およびスルーホール(共に不図示)、
電源層63およびグラウンド層64、素子電源端子(不
図示)、素子グラウンド端子(不図示)、プリント基板
61に接続される回路素子(不図示)、デカップリング
コンデンサ(不図示)等の構成は図1〜図4に示したプ
リント基板と同様であるので、詳しい説明は省略する。
【0075】本実施形態のプリント基板61における第
1の絶縁層62aは、磁性体が混合されたエポキシ系等
の絶縁溶剤で形成されている。エポキシ系等の絶縁溶剤
に混合される磁性体材料としては、例えば、Ni−Zn
系フェライト微粒粉末、Mn−Zn系フェライト微粒粉
末、Li系フェライト微粒粉末、センダスト微粒粉末、
アモルファス微粒粉末、およびパーマロイ系磁性体微粒
粉末等がある。また、図11に示すプリント基板61’
のように、両面に絶縁コーティング66が施されたアモ
ルファス磁性箔67で第1の絶縁層62aを構成しても
よい。
【0076】磁性体が混合された第1の絶縁層62a
は、電源層63とグラウンド層64との間に構成された
トロイダル型スパイラルコイルインダクタの磁心として
機能するため、トロイダル型スパイラルコイルインダク
タのインダクタンス値がより大きくなる。加えて、エポ
キシ系等の絶縁溶剤に磁性体材料を混入するだけで磁性
体を有する絶縁層を形成することができるので、プリン
ト基板の製造工程に与える影響は少ない。また、両面に
絶縁コーティングが施されたアモルファス磁性箔を用い
ることにより、エポキシ系等の絶縁溶剤を用いたときに
必要とされる絶縁溶剤の固化時間を省くことができるの
で、絶縁層の形成工程時間を短縮することができる。
【0077】なお、図10および図11では、電源層6
3、グラウンド層64、および2層の信号層65からな
る4層のプリント基板について説明したが、本実施形態
におけるプリント基板は4層に限られず、例えば、図1
2に示すプリント基板71や図13に示すプリント基板
71’のように6層であってもよい。なお、プリント基
板71,71’における第2の絶縁層72b、第3の絶
縁層72c、電源層73、グラウンド層74、信号層7
5、および電源層73同士の間に構成されたトロイダル
型スパイラルコイルインダクタ(不図示)の構成は、図
8に示したプリント基板41と同様であるので、説明は
省略する。
【0078】図12に示すプリント基板71の第1の絶
縁層72aには、図10に示すプリント基板61と同様
に、絶縁性の磁性体が混合されている。また、図13に
示すプリント基板71’の第1の絶縁層72a’は、図
11に示すプリント基板61’と同様に、両面に絶縁コ
ーティング76が施されたアモルファス磁性箔77で構
成されている。
【0079】次に、本実施形態のプリント基板の変形例
を示す。
【0080】図14は、図10〜図13に示したプリン
ト基板の変形例におけるトロイダル型スパイラルコイル
インダクタの部分断面図である。
【0081】図10〜図13では第1の絶縁層全体が磁
性体を含有する場合について説明したが、磁性体は第1
の絶縁層全体に設けられていなくてもよい。図14に示
すプリント基板81では、第1の絶縁層82aのうち、
電源層83およびグラウンド層84に形成された導体線
85,87と各導体線85,87を接続するスルーホー
ル86とで囲まれた部分、すなわち電源層83とグラウ
ンド層84との間に構成されたトロイダル型スパイラル
コイルインダクタのコイル内部88にのみ、磁性体が設
けられている。従って、コイル内部88の第1の絶縁層
82aはトロイダル型スパイラルコイルインダクタの磁
心として機能し、トロイダル型スパイラルコイルインダ
クタのインダクタンス値がより大きくなる。
【0082】
【発明の効果】以上説明したように、本発明のプリント
基板は、対向する2層の導体層に形成された導体線とそ
の導体線同士を接続するスルーホールまたはヴィアホー
ルとで構成されるスパイラルコイルインダクタを有し、
スパイラルコイルインダクタの一方の端子はプリント基
板の電源層に形成された電源供給線に接続され、他方の
端子はデカップリングコンデンサおよび回路素子の電源
端子が接続される素子電源端子に接続されるので、ある
回路素子から発生した高周波電流が、電源層を通って他
の回路素子やデカップリングコンデンサに流れ込むこと
を一層抑制することができる。
【0083】また、スパイラルコイルインダクタをトロ
イダル型スパイラルコイルインダクタとすることによ
り、構成されるスペースが小さくても、電源供給線と回
路素子との間に付加されるインピーダンスをより大きく
することができる。
【0084】なお、対向する2層の導体層は、前記電源
層と前記グラウンド層とで構成されていてもよい。導体
線は導体層から絶縁されているため、スパイラルコイル
インダクタは対向する任意の2層の導体層の間に構成す
ることができる。従って、スパイラルコイルインダクタ
を構成するために他の導体層をさらに設ける必要がな
い。
【0085】さらに、プリント基板を、互いに対向して
積層され、スパイラルコイルインダクタを構成する2層
の電源層と、各電源層の表面に設けられたグラウンド層
とからなる4層の導体層で構成することにより、スパイ
ラルコイルインダクタはグラウンド層の間に挟まれるの
で、スパイラルコイルインダクタの特性を安定させるこ
とができる。加えて、グラウンド層はシールドとして機
能するので、スパイラルコイルインダクタから発生する
磁界が信号層へ及ぼす影響を低減させることができる。
【0086】さらには、前記プリント基板の各グラウン
ド層の表面に信号層をさらに設け、信号層間接続用のス
ルーホールまたはヴィアホールとグラウンド層間接続用
のスルーホールまたはヴィアホールとを互いに近接して
設けることにより、信号層間接続用のスルーホールまた
はヴィアホールを伝送される信号電流によって誘起され
る電磁ノイズの発生を抑制させるとともに、信号波形の
ひずみを最小限に抑えることができる。
【0087】また、スパイラルコイルインダクタが構成
される対向する2層の導体層の間に磁性体を含有する絶
縁層を設けることにより、スパイラルコイルインダクタ
のインダクタンス値をより大きくすることができる。
【0088】さらに、本発明のプリント基板は、少なく
とも電源層とグラウンド層との2層の導体層を有するプ
リント基板であって、互いに対向する2層のそれぞれの
導体層の一部が枠状にくり抜かれて形成された複数の導
体線と、その導体線同士を接続するスルーホールまたは
ヴィアホールとで構成されるトロイダル型スパイラルコ
イルインダクタを備えており、トロイダル型スパイラル
コイルインダクタの一方の端子が電源層に形成された電
源供給線に接続され、他方の端子がプリント基板に実装
される回路素子の電源端子に接続されるように構成され
ている。
【0089】これにより、単なるスパイラルコイルイン
ダクタが構成される場合に比べてコイルの平均磁路長が
短くなるので、インダクタンス値をより大きくすること
ができる。さらに、電源供給線と回路素子との間のイン
ピーダンスをより大きくすることが可能となり、回路素
子から発生した高周波電流が電源層に流れ込むことを防
止することができる。
【図面の簡単な説明】
【図1】本発明のプリント基板の第1の実施形態の部分
上面図である。
【図2】図1に示したプリント基板のA−A線における
断面図である。
【図3】図1に示したプリント基板の電源層およびグラ
ウンド層の一部分を層ごとに分離して示す斜視図であ
る。
【図4】本発明のプリント基板の第1の実施形態におけ
る等価回路図である。
【図5】図4に示したデカップリング回路における一の
デカップリング回路の接続構造を示す概念図である。
【図6】非トロイダル型のスパイラルコイルインダクタ
が構成されたプリント基板の部分拡大上面図である。
【図7】図1〜図5に示したプリント基板の第1の変形
例を示す断面図である。
【図8】図1〜図5に示したプリント基板の第2の変形
例を示す断面図である。
【図9】図1〜図5に示したプリント基板の第3の変形
例を示す断面図である。
【図10】本発明のプリント基板の第2の実施形態を示
す断面図である。
【図11】本発明のプリント基板の第2の実施形態を示
す断面図である。
【図12】本発明のプリント基板の第2の実施形態を示
す断面図である。
【図13】本発明のプリント基板の第2の実施形態を示
す断面図である。
【図14】図10〜図13に示したプリント基板の変形
例におけるトロイダル型スパイラルコイルインダクタの
部分断面図である。
【図15】従来のプリント基板における等価回路図であ
る。
【符号の説明】
1,21,31,41,51,61、61’,71,7
1’,81プリント基板 2 絶縁層 3,33,43,52,63,73,83 電源
層 3a 素子電源端子 4,34,44,54,64,74,84 グラウ
ンド層 4a 素子グラウンド端子 5,7,25,27,85,87 導体線 5a,7a 中心側端部 5b,5b’,7b,7b’ 外側端部 6a,6b,26,86 スルーホール 8a,8b,8c トロイダル型スパイラルコイルイ
ンダクタ 8’,28a 閉曲線 9 電源供給線 10,11,12 回路素子 10a,11a,12a 電源端子 10b,11b,12b グラウンド端子 13 グラウンド線 14,15a,15b,15c デカップリングコ
ンデンサ 16 高周波フィルタ 28 スパイラルコイルインダクタ 32a,42a,52a,62a,72a,72a’,
82a 第1の絶縁層 32b,42b,52b,62b,72b 第2の絶
縁層 35,45,55,65,75 信号層 42c,52c,72c 第3の絶縁層 56 信号層間接続用スルーホール 57 グラウンド層間接続用スルーホール 66,76 絶縁コーティング 67,77 アモルファス磁性箔 88 コイル内部
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/02 H05K 1/16

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも電源層とグラウンド層とを含
    む2層以上の導体層が積層され、回路素子の電源端子と
    デカップリングコンデンサの一方の端子とが接続される
    素子電源端子と、前記回路素子のグラウンド端子と前記
    デカップリングコンデンサの他方の端子とが接続される
    素子グラウンド端子とが前記導体層のいずれかに形成さ
    れ、前記素子グラウンド端子は前記グラウンド層に形成
    されたグラウンド線に接続されているプリント基板にお
    いて、 前記導体層のうちの互いに対向する2層のそれぞれの導
    体層の一部が枠状にくり抜かれて形成された複数の導体
    線と、前記対向する2層の導体層に形成された前記導体
    線同士を接続するスルーホールまたはヴィアホールとに
    よりスパイラルコイルインダクタが構成され、前記スパ
    イラルコイルインダクタの一方の端子は前記電源層に形
    成された電源供給線に接続され、前記スパイラルコイル
    インダクタの他方の端子は前記素子電源端子に接続され
    ていることを特徴とするプリント基板。
  2. 【請求項2】 前記スパイラルコイルインダクタは、ト
    ロイダル型スパイラルコイルインダクタである請求項1
    記載のプリント基板。
  3. 【請求項3】 前記対向する2層の導体層は、前記電源
    層と前記グラウンド層とで構成されている請求項1また
    は2記載のプリント基板。
  4. 【請求項4】 前記プリント基板は、互いに対向して積
    層された2層の電源層と、各該電源層の表面に設けられ
    たグラウンド層とからなる4層の導体層を有し、前記ス
    パイラルコイルインダクタを構成する前記導体線は前記
    2層の電源層に形成されている請求項1または2記載の
    プリント基板。
  5. 【請求項5】 前記プリント基板の各グラウンド層の表
    面には信号層がさらに設けられ、前記電源層と前記グラ
    ウンド層とを貫通して前記信号層同士を接続する信号層
    間接続用のスルーホールまたはヴィアホールと、前記電
    源層を貫通して前記グラウンド層同士を接続するグラウ
    ンド層間接続用のスルーホールまたはヴィアホールとが
    互いに近接して設けられている請求項4記載のプリント
    基板。
  6. 【請求項6】 前記スパイラルコイルインダクタが構成
    される前記対向する2層の導体層の間には、磁性体を含
    有する絶縁層が設けられている請求項1から5のいずれ
    か1項記載のプリント基板。
  7. 【請求項7】 前記絶縁層は、少なくとも前記スパイラ
    ルコイルインダクタを構成する前記導体線と前記スルー
    ホールまたはヴィアホールとで囲まれたコイル内部に設
    けられている請求項6記載のプリント基板。
  8. 【請求項8】 前記絶縁層は、前記磁性体としてNi−
    Zn系フェライト微粒粉末が混合された絶縁溶剤からな
    る請求項6または7記載のプリント基板。
  9. 【請求項9】 前記絶縁層は、前記磁性体としてMn−
    Zn系フェライト微粒粉末が混合された絶縁溶剤からな
    る請求項6または7記載のプリント基板。
  10. 【請求項10】 前記絶縁層は、前記磁性体としてLi
    系フェライト微粒粉末が混合された絶縁溶剤からなる請
    求項6または7記載のプリント基板。
  11. 【請求項11】 前記絶縁層は、前記磁性体としてセン
    ダスト微粒粉末が混合された絶縁溶剤からなる請求項6
    または7記載のプリント基板。
  12. 【請求項12】 前記絶縁層は、前記磁性体としてアモ
    ルファス微粒粉末が混合された絶縁溶剤からなる請求項
    6または7記載のプリント基板。
  13. 【請求項13】 前記絶縁層は、前記磁性体としてパー
    マロイ系磁性体微粒粉末が混合された絶縁溶剤からなる
    請求項6または7記載のプリント基板。
  14. 【請求項14】 前記絶縁層は、両面に絶縁コーティン
    グが施されたアモルファス磁性箔からなる請求項6また
    は7記載のプリント基板。
  15. 【請求項15】 少なくとも電源層とグラウンド層との
    2層の導体層を有するプリント基板であって、 前記導体層のうちの互いに対向する2層のそれぞれの導
    体層の一部が枠状にくり抜かれて形成された複数の導体
    線と、前記対向する2層の導体層に形成された前記導体
    線同士を接続するスルーホールまたはヴィアホールとに
    より構成されるトロイダル型スパイラルコイルインダク
    タを備えており、 前記トロイダル型スパイラルコイルインダクタの一方の
    端子が前記電源層に形成された電源供給線に接続され、
    前記トロイダル型スパイラルコイルインダクタの他方の
    端子が前記プリント基板に実装される回路素子の電源端
    子に接続されるように構成されて いることを特徴とする
    プリント基板。
JP9128761A 1997-05-19 1997-05-19 プリント基板 Expired - Fee Related JP3058121B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9128761A JP3058121B2 (ja) 1997-05-19 1997-05-19 プリント基板
EP98108818A EP0880309A3 (en) 1997-05-19 1998-05-14 Reducing electromagnetic noise radiated from a printed board
TW087107587A TW388189B (en) 1997-05-19 1998-05-15 Printed circuit board with reduced electromagnetic radiation noise
CA002237923A CA2237923C (en) 1997-05-19 1998-05-15 Reducing electromagnetic noise radiated from a printed board
KR1019980017796A KR100294956B1 (ko) 1997-05-19 1998-05-18 전자기잡음을감쇄시킬수있는인쇄기판
AU67063/98A AU728934B2 (en) 1997-05-19 1998-05-18 Reducing electromagnetic noise radiated from a printed board
CN98102153A CN1108733C (zh) 1997-05-19 1998-05-19 降低辐射电磁噪音的印刷电路板
US09/081,137 US6002593A (en) 1997-05-19 1998-05-19 Reducing electromagnetic noise radiated from a printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9128761A JP3058121B2 (ja) 1997-05-19 1997-05-19 プリント基板

Publications (2)

Publication Number Publication Date
JPH10321973A JPH10321973A (ja) 1998-12-04
JP3058121B2 true JP3058121B2 (ja) 2000-07-04

Family

ID=14992822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9128761A Expired - Fee Related JP3058121B2 (ja) 1997-05-19 1997-05-19 プリント基板

Country Status (8)

Country Link
US (1) US6002593A (ja)
EP (1) EP0880309A3 (ja)
JP (1) JP3058121B2 (ja)
KR (1) KR100294956B1 (ja)
CN (1) CN1108733C (ja)
AU (1) AU728934B2 (ja)
CA (1) CA2237923C (ja)
TW (1) TW388189B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036629B2 (ja) * 1996-10-07 2000-04-24 富士ゼロックス株式会社 プリント配線基板装置
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
JP3214472B2 (ja) 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
KR100336455B1 (ko) * 2000-03-29 2002-05-11 문규 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치
JP2002164713A (ja) * 2000-11-28 2002-06-07 Tdk Corp 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置
JP3818864B2 (ja) * 2001-03-30 2006-09-06 ユーディナデバイス株式会社 高周波半導体装置
DE10121479C1 (de) * 2001-05-03 2002-11-07 Bosch Gmbh Robert Zwischen verschiedenen Leuchtfunktionen umschaltbarer Kraftfahrzeugscheinwerfer mit einer Filterschaltung zur Reduzierung einer Störabstrahlung einer Endstufe
US6489853B1 (en) 2002-03-19 2002-12-03 Z-Communications, Inc. Low phase noise oscillator
US7259639B2 (en) * 2002-03-29 2007-08-21 M/A-Com Eurotec, B.V. Inductor topologies and decoupling structures for filters used in broadband applications, and design methodology thereof
CN100397788C (zh) * 2002-04-08 2008-06-25 索尼株式会社 信号接收设备、信号接收电路和接收器
US6806793B2 (en) * 2002-12-13 2004-10-19 International Business Machines Corporation MLC frequency selective circuit structures
CN1322386C (zh) * 2004-01-09 2007-06-20 佛山市顺德区顺达电脑厂有限公司 可抑制电磁干扰的抵销电路及其运行方法
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
US7323787B2 (en) * 2005-01-25 2008-01-29 Alcatel Off-grid decoupling of ball grid array (BGA) devices and method
US8031033B2 (en) 2005-11-30 2011-10-04 Avocent Corporation Printed multilayer solenoid delay line having at least two sub-sets with different patterns
KR100801288B1 (ko) 2006-02-28 2008-02-11 인천대학교 산학협력단 평면 회로 기판〔pcb〕전력 공급 장치
US7875955B1 (en) 2006-03-09 2011-01-25 National Semiconductor Corporation On-chip power inductor
KR100733279B1 (ko) * 2006-03-14 2007-06-28 대덕전자 주식회사 인덕터 내장형 인쇄 회로 기판 제조 방법
JP4659666B2 (ja) * 2006-04-18 2011-03-30 株式会社日立製作所 放送受信装置、及び、そのチューナ装置とそのための分配器
JP2008124105A (ja) * 2006-11-09 2008-05-29 Seiko Epson Corp 多層プリント配線板
CN101188902B (zh) * 2006-11-17 2011-08-24 鸿富锦精密工业(深圳)有限公司 印刷电路板
JP5354949B2 (ja) * 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
US8169790B2 (en) 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8310840B2 (en) 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8077000B2 (en) * 2008-01-21 2011-12-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100998718B1 (ko) * 2008-01-21 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US7956493B2 (en) 2008-08-11 2011-06-07 Infineon Technologies Ag Integrated circuit and method for manufacturing an integrated circuit
KR101055483B1 (ko) * 2009-04-07 2011-08-08 포항공과대학교 산학협력단 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
KR101055457B1 (ko) * 2009-04-07 2011-08-08 포항공과대학교 산학협력단 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 emi 노이즈 차폐 기판
US8631706B2 (en) 2010-07-21 2014-01-21 International Business Machines Corporation Noise suppressor for semiconductor packages
CN102387657A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业(深圳)有限公司 电路板
JP5833465B2 (ja) * 2011-07-25 2015-12-16 株式会社日本自動車部品総合研究所 電流検出器
WO2013111196A1 (ja) * 2012-01-27 2013-08-01 パナソニック株式会社 バックカバーを備えた映像表示装置
JP5893484B2 (ja) * 2012-04-09 2016-03-23 キヤノン株式会社 プリント回路板及びプリント配線板
CN205071428U (zh) * 2015-07-20 2016-03-02 西安中兴新软件有限责任公司 一种电磁带隙结构及印刷电路板
JP2018073878A (ja) * 2016-10-25 2018-05-10 矢崎総業株式会社 基板、及び、ノイズフィルタ構造
EP3346478B1 (en) * 2017-01-09 2019-05-01 Siemens Aktiengesellschaft Capacitor system and subsea electrical system comprising it
US11270951B2 (en) * 2018-12-13 2022-03-08 Qualcomm Incorporated Substrate comprising at least one patterned ground plane for shielding
CN111309197A (zh) * 2020-01-19 2020-06-19 深圳市鸿合创新信息技术有限责任公司 感应膜及其制作方法、感应板及其制作方法和显示设备
CN115633111B (zh) * 2022-12-21 2023-05-16 荣耀终端有限公司 线路板、相关装置和控制方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880805A (ja) * 1981-11-09 1983-05-16 Hitachi Ltd インダクタンスコイルをそなえた配線板
JPS58157112A (ja) * 1982-03-15 1983-09-19 Matsushita Electric Works Ltd プリントインダクタンス
JPS58157109A (ja) * 1982-03-15 1983-09-19 Matsushita Electric Works Ltd プリントインダクタンス
JPS58188115A (ja) * 1982-04-27 1983-11-02 Sanyo Electric Co Ltd 誘導性素子の形成方法
JPS60196910A (ja) * 1984-03-19 1985-10-05 Fujitsu Ltd ハイブリツドic及びその製造方法
JPS62139395A (ja) * 1985-12-13 1987-06-23 松下電器産業株式会社 多機能回路基板
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板
JPS6425497A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Inductance element
JPH02181961A (ja) * 1989-01-09 1990-07-16 Nec Corp 集積回路装置
JPH03214863A (ja) * 1990-01-19 1991-09-20 Toshiba Corp ファクシミリ装置
JP2741090B2 (ja) * 1990-03-23 1998-04-15 キヤノン株式会社 プリント基板
US4984146A (en) * 1990-03-27 1991-01-08 International Business Machines Corporation Suppression of radiated EMI for power supplies
DE4027994A1 (de) * 1990-09-04 1992-03-05 Gw Elektronik Gmbh Hf-magnetspulenanordnung und verfahren zu ihrer herstellung
JP2829151B2 (ja) * 1991-03-04 1998-11-25 メルコアジャパン株式会社 導電材接合素子及び回路構成
JPH06112655A (ja) * 1992-09-29 1994-04-22 Matsushita Electric Ind Co Ltd コイル内蔵多層印刷配線板およびその製造方法
DE4306416A1 (de) * 1993-03-02 1994-09-08 Kolbe & Co Hans Spulenstruktur für eine Leiterplattenanordnung
JPH0845738A (ja) * 1994-07-27 1996-02-16 Canon Inc インダクタンス素子
JPH08293416A (ja) * 1995-04-24 1996-11-05 Canon Inc ノイズフィルタ
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
JPH11140915A (ja) * 1997-11-07 1999-05-25 Hitachi Constr Mach Co Ltd 建設機械の油圧回路

Also Published As

Publication number Publication date
US6002593A (en) 1999-12-14
EP0880309A2 (en) 1998-11-25
CN1201363A (zh) 1998-12-09
TW388189B (en) 2000-04-21
EP0880309A3 (en) 2001-08-01
CA2237923A1 (en) 1998-11-19
KR19980087147A (ko) 1998-12-05
AU728934B2 (en) 2001-01-18
KR100294956B1 (ko) 2001-07-12
JPH10321973A (ja) 1998-12-04
CA2237923C (en) 2001-04-17
AU6706398A (en) 1998-11-19
CN1108733C (zh) 2003-05-14

Similar Documents

Publication Publication Date Title
JP3058121B2 (ja) プリント基板
JP2734447B2 (ja) 多層プリント基板
JP5034453B2 (ja) 電子部品内蔵型多層基板
JP2877132B2 (ja) 多層プリント基板とその製造方法
EP0880150B1 (en) Printed wiring board
EP2160931B1 (en) Printed circuit board
JP3255151B2 (ja) 多層プリント回路基板
JP3232562B2 (ja) 電磁干渉抑制部品および電磁干渉抑制回路
JP3214472B2 (ja) 多層プリント回路基板
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
JP2988421B2 (ja) Emi抑制多層プリント基板
JP2005340577A (ja) 多層プリント基板
JP2002543661A (ja) エネルギー調整回路アセンブリ
US20020121943A1 (en) EMI filters based on amorphous metals in a form of a microwire, a ribbon and/or a powder
JPS62139395A (ja) 多機能回路基板
JP2988431B2 (ja) 多層プリント基板の配線構造
JPS59181046A (ja) 半導体集積回路
JPS62142395A (ja) 多機能回路基板
JP2000332507A (ja) フィルタ
JP4599678B2 (ja) 多層プリント回路基板
JP3159445B2 (ja) 高周波発振装置
JP2000031650A (ja) プリント基板
JPH05327271A (ja) 多層配線基板
JP2002100724A (ja) 貫通型emiフィルタ付き半導体デバイス
JP2006278718A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees