JP2000031650A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2000031650A JP2000031650A JP10198584A JP19858498A JP2000031650A JP 2000031650 A JP2000031650 A JP 2000031650A JP 10198584 A JP10198584 A JP 10198584A JP 19858498 A JP19858498 A JP 19858498A JP 2000031650 A JP2000031650 A JP 2000031650A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- printed circuit
- circuit board
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 電源層で発生する高周波電源電流がデカップ
リングコンデンサを介して流れる経路によって作られる
ループの面積を小さくできるプリント基板を提供する。 【解決手段】 本発明に係るプリント基板は、複数の電
源配線Ｃを接続すると共に複数のコンデンサ３を搭載す
るためのターミナル２３と、該ターミナル２３に一端が
接続された高周波電源電流を出力する電源配線Ｂと、該
配線Ｂの下層に配置されたグランド層１３と、該グラン
ド層１３に設けられた、該配線Ｂより広い幅で該配線Ｂ
に沿ってくりぬかれた部分２５と、該配線Ｂの他端が接
続された、該くりぬかれた部分２５の幅より広い幅を有
する電源配線Ａと、該配線Ａと該配線Ｂの他端との接続
部に搭載されたデカップリングコンデンサ４と、を具備
するものである。
リングコンデンサを介して流れる経路によって作られる
ループの面積を小さくできるプリント基板を提供する。 【解決手段】 本発明に係るプリント基板は、複数の電
源配線Ｃを接続すると共に複数のコンデンサ３を搭載す
るためのターミナル２３と、該ターミナル２３に一端が
接続された高周波電源電流を出力する電源配線Ｂと、該
配線Ｂの下層に配置されたグランド層１３と、該グラン
ド層１３に設けられた、該配線Ｂより広い幅で該配線Ｂ
に沿ってくりぬかれた部分２５と、該配線Ｂの他端が接
続された、該くりぬかれた部分２５の幅より広い幅を有
する電源配線Ａと、該配線Ａと該配線Ｂの他端との接続
部に搭載されたデカップリングコンデンサ４と、を具備
するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板に係
わり、特に、不要な電磁放射を抑えることができるプリ
ント基板に関する。
わり、特に、不要な電磁放射を抑えることができるプリ
ント基板に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩなどのよう
な回路素子が搭載された多層プリント基板から発生する
放射ノイズには、コモンモードノイズとノーマルモード
ノイズに分類される。一般的にはコモンモードノイズに
よる影響が大きいと言われている。コモンモードノイズ
とは、主に、電源供給線やグランド（ＧＮＤ）に流れ込
む高周波電流による放射である。
な回路素子が搭載された多層プリント基板から発生する
放射ノイズには、コモンモードノイズとノーマルモード
ノイズに分類される。一般的にはコモンモードノイズに
よる影響が大きいと言われている。コモンモードノイズ
とは、主に、電源供給線やグランド（ＧＮＤ）に流れ込
む高周波電流による放射である。
【０００３】図２は、リターン電流が作り出す放射ノイ
ズを説明するための模式図である。図２に示すように、
ドライバー１０１からレシーバー１０３に向けて信号パ
ターンを流れる電流Ｉ1 の経路、及び、その帰路電流
（リターン電流）Ｉ2 の経路はループを作る。このルー
プ（リターンループ）の面積をＳとし、ループ面からの
該面に垂直方向の距離をｒとし、その信号の周波数をｆ
とすると、ループ面に垂直方向に放射される電界Ｅ［Ｖ
／ｍ］は下記式（１）で表される。
ズを説明するための模式図である。図２に示すように、
ドライバー１０１からレシーバー１０３に向けて信号パ
ターンを流れる電流Ｉ1 の経路、及び、その帰路電流
（リターン電流）Ｉ2 の経路はループを作る。このルー
プ（リターンループ）の面積をＳとし、ループ面からの
該面に垂直方向の距離をｒとし、その信号の周波数をｆ
とすると、ループ面に垂直方向に放射される電界Ｅ［Ｖ
／ｍ］は下記式（１）で表される。
【０００４】 Ｅ＝１．３１６×１０-14 ×｜Ｉ｜ｆ2 Ｓ（１／ｒ） ・・・（１） 但し、｜Ｉ｜＝｜Ｉ1 ｜＝｜Ｉ2 ｜
【０００５】この式（１）から、周波数ｆ、電流Ｉ、ル
ープ面積Ｓに比例して放射ノイズが大きくなることが分
かるが、周波数と電流はシステム上の制約から簡単には
変更できない。従って、放射ノイズを抑えるためには、
ループ面積をなるべく小さくする必要がある。
ープ面積Ｓに比例して放射ノイズが大きくなることが分
かるが、周波数と電流はシステム上の制約から簡単には
変更できない。従って、放射ノイズを抑えるためには、
ループ面積をなるべく小さくする必要がある。
【０００６】図３は、ＩＣ近傍で発生した電源電流が作
り出す放射ノイズを示す模式図である。ＩＣ１０５の電
源（ピン）から発生した電流をＧＮＤ（ピン）側に落と
すまでの電流経路、或いは、その逆の電流経路が作るル
ープの面積Ｓについても、同様に該面積Ｓに比例して放
射ノイズが大きくなると言える。つまり、図２に示した
システムに限らず、図３に示すような場合でも同様に、
放射ノイズを抑えるためにはループ面積を小さくする必
要がある。
り出す放射ノイズを示す模式図である。ＩＣ１０５の電
源（ピン）から発生した電流をＧＮＤ（ピン）側に落と
すまでの電流経路、或いは、その逆の電流経路が作るル
ープの面積Ｓについても、同様に該面積Ｓに比例して放
射ノイズが大きくなると言える。つまり、図２に示した
システムに限らず、図３に示すような場合でも同様に、
放射ノイズを抑えるためにはループ面積を小さくする必
要がある。
【０００７】図４（ａ）は、従来のプリント基板の構造
の一例を模式的に示す平面図であり、図４（ｂ）は、図
４（ａ）に示すプリント基板の断面図である。
の一例を模式的に示す平面図であり、図４（ｂ）は、図
４（ａ）に示すプリント基板の断面図である。
【０００８】図４（ｂ）に示すように、従来のプリント
基板は、信号層１１１とグランド層１１３と電源層１１
５が計８層、絶縁材１１７を介在して積層された８層プ
リント基板である。最上層の信号層１１１の上にはＩＣ
１１９及びコンデンサ１，２が搭載されている。ＩＣ１
１９の電源端子１２１はビアホール１２０によって電源
層１１５に接続されている。また、図４（ａ）に示すＩ
Ｃ１１９のグランド端子１２３はグランド層１１３に接
続されている。コンデンサ１，２の一端は電源層１１５
に接続されており、コンデンサ１，２の他端はグランド
層１１３に接続されている。
基板は、信号層１１１とグランド層１１３と電源層１１
５が計８層、絶縁材１１７を介在して積層された８層プ
リント基板である。最上層の信号層１１１の上にはＩＣ
１１９及びコンデンサ１，２が搭載されている。ＩＣ１
１９の電源端子１２１はビアホール１２０によって電源
層１１５に接続されている。また、図４（ａ）に示すＩ
Ｃ１１９のグランド端子１２３はグランド層１１３に接
続されている。コンデンサ１，２の一端は電源層１１５
に接続されており、コンデンサ１，２の他端はグランド
層１１３に接続されている。
【０００９】このようにプリント基板の電源層１１５に
よる電源供給線とグランド層１１３によるグランド線と
の間に接続されたデカップリングコンデンサ１を、高周
波電源電流発生源であるＩＣ１１９の近傍に並列に接続
することがよく行われている。これは、ＩＣのスイッチ
ング動作に伴って、電源層１１５に流れる高周波電源電
流をＩＣ近傍でデカップリングコンデンサ１を介してバ
イパスさせると共に、ＩＣのスイッチング動作に伴うＩ
Ｃの電源端子の電圧変動を抑制するためである。
よる電源供給線とグランド層１１３によるグランド線と
の間に接続されたデカップリングコンデンサ１を、高周
波電源電流発生源であるＩＣ１１９の近傍に並列に接続
することがよく行われている。これは、ＩＣのスイッチ
ング動作に伴って、電源層１１５に流れる高周波電源電
流をＩＣ近傍でデカップリングコンデンサ１を介してバ
イパスさせると共に、ＩＣのスイッチング動作に伴うＩ
Ｃの電源端子の電圧変動を抑制するためである。
【００１０】一方、電源供給線となる電源層１１５は、
一般配線に比べて大幅に配線幅の広い導体で形成されて
いる。これは、電源供給線の抵抗値を小さくし、直流電
源の電圧変動を抑制するためである。
一般配線に比べて大幅に配線幅の広い導体で形成されて
いる。これは、電源供給線の抵抗値を小さくし、直流電
源の電圧変動を抑制するためである。
【００１１】
【発明が解決しようとする課題】上記従来のプリント基
板では、図４（ａ）に示すように、コンデンサ１，２の
容量や電源層（電源配線）１１５の形状によっては、ル
ート１（ＩＣの電源端子１２１とグランド端子１２３と
コンデンサ１をつなぐルート）の特性インピーダンスよ
りもルート２（ＩＣの電源端子１２１とグランド端子１
２３とコンデンサ２をつなぐルート）の特性インピーダ
ンスの方が低くなることがある。本来の意図であるルー
ト１の経路（高周波電源電流をバイパスさせるコンデン
サ１に向かう経路）に電流が流れず、ルート２の経路
（コンデンサ２に向かう経路）に電流が流れてしまう場
合がある。ここで、電源層１１５が形成するルート１の
経路によって作られるループ面積Ｓ２がルート２の経路
によって作られるループ面積Ｓ１より大きい場合、発生
する放射ノイズが大きくなってしまい、せっかく入れた
はずのコンデンサ１の効果を発揮させることができな
い。
板では、図４（ａ）に示すように、コンデンサ１，２の
容量や電源層（電源配線）１１５の形状によっては、ル
ート１（ＩＣの電源端子１２１とグランド端子１２３と
コンデンサ１をつなぐルート）の特性インピーダンスよ
りもルート２（ＩＣの電源端子１２１とグランド端子１
２３とコンデンサ２をつなぐルート）の特性インピーダ
ンスの方が低くなることがある。本来の意図であるルー
ト１の経路（高周波電源電流をバイパスさせるコンデン
サ１に向かう経路）に電流が流れず、ルート２の経路
（コンデンサ２に向かう経路）に電流が流れてしまう場
合がある。ここで、電源層１１５が形成するルート１の
経路によって作られるループ面積Ｓ２がルート２の経路
によって作られるループ面積Ｓ１より大きい場合、発生
する放射ノイズが大きくなってしまい、せっかく入れた
はずのコンデンサ１の効果を発揮させることができな
い。
【００１２】また、近時の高密度実装を狙ったプリント
基板では、電源配線の数が数百ネットもあり、ＩＣの動
作に伴いデカップリングコンデンサを介して電源層に流
れ込む高周波電源電流を設計者がコントロールすること
が困難である。また、どの電源端子に対してデカップリ
ングするかも、基板レイアウト前に判らないことが多い
ため、デカップリングコンデンサの容量値をレイアウト
前に確定することができない。従って、プリント基板に
部品を実装した後に測定を行い、その結果から定数変更
を行っていた。
基板では、電源配線の数が数百ネットもあり、ＩＣの動
作に伴いデカップリングコンデンサを介して電源層に流
れ込む高周波電源電流を設計者がコントロールすること
が困難である。また、どの電源端子に対してデカップリ
ングするかも、基板レイアウト前に判らないことが多い
ため、デカップリングコンデンサの容量値をレイアウト
前に確定することができない。従って、プリント基板に
部品を実装した後に測定を行い、その結果から定数変更
を行っていた。
【００１３】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、電源層で発生する高周波
電源電流がデカップリングコンデンサを介して流れる経
路によって作られるループの面積を小さくできるプリン
ト基板を提供することにある。
れたものであり、その目的は、電源層で発生する高周波
電源電流がデカップリングコンデンサを介して流れる経
路によって作られるループの面積を小さくできるプリン
ト基板を提供することにある。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るプリント基板は、複数の電源配線を接
続すると共に複数のコンデンサを搭載するためのターミ
ナルと、該ターミナルに一端が接続された高周波電源電
流を出力する出力側配線と、該出力側配線の上層又は下
層に配置されたグランド層と、該グランド層に設けられ
た、該出力側配線より広い幅で該出力側配線に沿ってく
りぬかれた部分と、該出力側配線の他端が接続された、
該くりぬかれた部分の幅より広い幅を有する配線と、該
配線と該出力側配線の他端との接続部に搭載されたデカ
ップリングコンデンサと、を具備することを特徴とす
る。
め、本発明に係るプリント基板は、複数の電源配線を接
続すると共に複数のコンデンサを搭載するためのターミ
ナルと、該ターミナルに一端が接続された高周波電源電
流を出力する出力側配線と、該出力側配線の上層又は下
層に配置されたグランド層と、該グランド層に設けられ
た、該出力側配線より広い幅で該出力側配線に沿ってく
りぬかれた部分と、該出力側配線の他端が接続された、
該くりぬかれた部分の幅より広い幅を有する配線と、該
配線と該出力側配線の他端との接続部に搭載されたデカ
ップリングコンデンサと、を具備することを特徴とす
る。
【００１５】上記プリント基板では、ターミナルによっ
て複数の電源配線からの電流を１個所に集合させ、この
ターミナルには高周波電源電流を出力する出力側配線が
接続されており、この出力側配線の上層又は下層に位置
するグランド層を該出力側配線に沿ってその幅より広い
幅でくりぬいている。これにより、出力側配線の特性イ
ンピーダンスを急激に高くすることができる。そして、
くりぬかれた部分の幅より広い幅を有する低インピーダ
ンスな配線を出力側配線の他端に接続し、その接続部に
デカップリングコンデンサを搭載している。このため、
直流電圧降下を抑えることができる。したがって、広い
範囲にわたってプリント基板に実装されているデカップ
リングコンデンサに流れ込んでしまう高周波電源電流を
小さく抑えることができ、その結果、プリント基板から
の電磁放射を大幅に抑制することができる。
て複数の電源配線からの電流を１個所に集合させ、この
ターミナルには高周波電源電流を出力する出力側配線が
接続されており、この出力側配線の上層又は下層に位置
するグランド層を該出力側配線に沿ってその幅より広い
幅でくりぬいている。これにより、出力側配線の特性イ
ンピーダンスを急激に高くすることができる。そして、
くりぬかれた部分の幅より広い幅を有する低インピーダ
ンスな配線を出力側配線の他端に接続し、その接続部に
デカップリングコンデンサを搭載している。このため、
直流電圧降下を抑えることができる。したがって、広い
範囲にわたってプリント基板に実装されているデカップ
リングコンデンサに流れ込んでしまう高周波電源電流を
小さく抑えることができ、その結果、プリント基板から
の電磁放射を大幅に抑制することができる。
【００１６】また、上記くりぬかれた部分の幅が上記出
力側配線の３倍の幅であることが好ましい。なお、上記
出力側配線の配線長は長いほど好ましい。出力側配線の
インダクタンスは配線長に比例するためである。また、
上記デカップリングコンデンサは、ターミナルに搭載さ
れたコンデンサより一桁以上容量が大きいものであるこ
とが好ましい。
力側配線の３倍の幅であることが好ましい。なお、上記
出力側配線の配線長は長いほど好ましい。出力側配線の
インダクタンスは配線長に比例するためである。また、
上記デカップリングコンデンサは、ターミナルに搭載さ
れたコンデンサより一桁以上容量が大きいものであるこ
とが好ましい。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図１（ａ）は、本発明の
実施の形態によるプリント基板を模式的に示す平面図で
あり、図１（ｂ）は、図１（ａ）に示すプリント基板の
断面図である。
実施の形態について説明する。図１（ａ）は、本発明の
実施の形態によるプリント基板を模式的に示す平面図で
あり、図１（ｂ）は、図１（ａ）に示すプリント基板の
断面図である。
【００１８】図１（ａ），（ｂ）に示すように、本実施
の形態によるプリント基板は、信号層１１とグランド層
１３と電源層１５が計８層、絶縁材１７を介在して積層
された８層プリント基板である。最上層の信号層１１の
上にはＩＣ１９及びデカップリングコンデンサ３，４が
配置されている。電源層１５には電源配線Ａ，Ｂ，Ｃ及
びターミナル２３が形成されている。
の形態によるプリント基板は、信号層１１とグランド層
１３と電源層１５が計８層、絶縁材１７を介在して積層
された８層プリント基板である。最上層の信号層１１の
上にはＩＣ１９及びデカップリングコンデンサ３，４が
配置されている。電源層１５には電源配線Ａ，Ｂ，Ｃ及
びターミナル２３が形成されている。
【００１９】ＩＣ１９は複数の電源端子２１を有してお
り、電源端子２１はビアホール２０によって複数本の電
源配線Ｃに接続されている。電源配線Ｃはターミナル２
３に接続されている。また、ターミナル２３には複数の
デカップリングコンデンサ３が搭載されている。即ち、
コンデンサ３の一端はビアホール２２によりターミナル
２３に接続されており、コンデンサ３の他端はビアホー
ル２２によりグランド層１３に接続されている。ターミ
ナル２３からは１本の電源配線Ｂが引き出されている。
電源配線Ｂの直下にはグランド層１３が配置されてい
る。このグランド層１３には、電源配線Ｂの３倍の幅で
該配線Ｂに沿ってくり抜かれたグランドくり抜き部２５
が形成されている。
り、電源端子２１はビアホール２０によって複数本の電
源配線Ｃに接続されている。電源配線Ｃはターミナル２
３に接続されている。また、ターミナル２３には複数の
デカップリングコンデンサ３が搭載されている。即ち、
コンデンサ３の一端はビアホール２２によりターミナル
２３に接続されており、コンデンサ３の他端はビアホー
ル２２によりグランド層１３に接続されている。ターミ
ナル２３からは１本の電源配線Ｂが引き出されている。
電源配線Ｂの直下にはグランド層１３が配置されてい
る。このグランド層１３には、電源配線Ｂの３倍の幅で
該配線Ｂに沿ってくり抜かれたグランドくり抜き部２５
が形成されている。
【００２０】線路パターンのインダクタンスは隣接面の
グランド層１３との距離が広がるほど大きくなり、一般
的にグランド層１３は全面平板であることが信号線１１
のリターンパスを最短に確保する意味で望ましい。しか
し、上記のようにグランド層１３をくり抜いているの
は、電源配線Ｂのインピーダンスを局所的に高くするた
めである。また、上記くり抜き部２５を形成すると共
に、電源配線Ｂの配線長を長くすることが望ましい。線
路パターンのインダクタンスは線路長に比例するためで
ある。
グランド層１３との距離が広がるほど大きくなり、一般
的にグランド層１３は全面平板であることが信号線１１
のリターンパスを最短に確保する意味で望ましい。しか
し、上記のようにグランド層１３をくり抜いているの
は、電源配線Ｂのインピーダンスを局所的に高くするた
めである。また、上記くり抜き部２５を形成すると共
に、電源配線Ｂの配線長を長くすることが望ましい。線
路パターンのインダクタンスは線路長に比例するためで
ある。
【００２１】上記電源配線Ｂは、配線幅が非常に広く低
インピーダンスな電源配線Ａにデカップリングコンデン
サ４を介して接続されている。コンデンサ４の容量は上
記コンデンサ３のそれより一桁以上大きい。コンデンサ
４の一端はビアホール２６により電源配線Ｂに接続され
ており、コンデンサ４の他端はビアホール２６により電
源配線Ａに接続されている。
インピーダンスな電源配線Ａにデカップリングコンデン
サ４を介して接続されている。コンデンサ４の容量は上
記コンデンサ３のそれより一桁以上大きい。コンデンサ
４の一端はビアホール２６により電源配線Ｂに接続され
ており、コンデンサ４の他端はビアホール２６により電
源配線Ａに接続されている。
【００２２】上記実施の形態によれば、ターミナル２３
によって複数の電源配線Ｃからの電流を１個所に集合さ
せ、このターミナル２３には高周波電源電流を出力する
電源配線Ｂが接続されており、この電源配線Ｂの下層に
位置するグランド層１３を該配線Ｂに沿ってその幅より
広い幅（３倍の幅）でくりぬいている。これにより、電
源配線Ｂの特性インピーダンスを急激に高くすることが
できる。そして、配線幅が非常に広く低インピーダンス
な電源配線Ａを電源配線Ｂに接続し、その接続部にデカ
ップリングコンデンサ４を搭載している。このため、直
流電圧降下を抑えることができる。したがって、広い範
囲にわたってプリント基板に実装されているデカップリ
ングコンデンサに流れ込んでしまう高周波電源電流を、
電源配線にインダクタや抵抗といった実部品を搭載しな
くても、従来に比べて小さく抑えることができる。その
結果、電源層で発生する高周波電源電流がデカップリン
グコンデンサを介して流れる経路によって作られるルー
プの面積を小さくすることができる。これにより、プリ
ント基板からの電磁放射を大幅に抑制することができ
る。
によって複数の電源配線Ｃからの電流を１個所に集合さ
せ、このターミナル２３には高周波電源電流を出力する
電源配線Ｂが接続されており、この電源配線Ｂの下層に
位置するグランド層１３を該配線Ｂに沿ってその幅より
広い幅（３倍の幅）でくりぬいている。これにより、電
源配線Ｂの特性インピーダンスを急激に高くすることが
できる。そして、配線幅が非常に広く低インピーダンス
な電源配線Ａを電源配線Ｂに接続し、その接続部にデカ
ップリングコンデンサ４を搭載している。このため、直
流電圧降下を抑えることができる。したがって、広い範
囲にわたってプリント基板に実装されているデカップリ
ングコンデンサに流れ込んでしまう高周波電源電流を、
電源配線にインダクタや抵抗といった実部品を搭載しな
くても、従来に比べて小さく抑えることができる。その
結果、電源層で発生する高周波電源電流がデカップリン
グコンデンサを介して流れる経路によって作られるルー
プの面積を小さくすることができる。これにより、プリ
ント基板からの電磁放射を大幅に抑制することができ
る。
【００２３】また、ＩＣの動作に伴いデカップリングコ
ンデンサを介して電源層に流れ込む高周波電源電流の流
れる経路を従来に比べてより設計者が特定できる。この
ため、ＩＣ毎に最適なデカップリングコンデンサの容量
値とそれを配置する位置を設計者が比較的容易に決定で
きる。
ンデンサを介して電源層に流れ込む高周波電源電流の流
れる経路を従来に比べてより設計者が特定できる。この
ため、ＩＣ毎に最適なデカップリングコンデンサの容量
値とそれを配置する位置を設計者が比較的容易に決定で
きる。
【００２４】なお、本発明は、上記実施の形態における
プリント基板の層数や層の構成に限定されるものではな
い。
プリント基板の層数や層の構成に限定されるものではな
い。
【００２５】
【発明の効果】以上説明したように本発明によれば、電
源層で発生する高周波電源電流がデカップリングコンデ
ンサを介して流れる経路によって作られるループの面積
を小さくできるプリント基板を提供することができる。
源層で発生する高周波電源電流がデカップリングコンデ
ンサを介して流れる経路によって作られるループの面積
を小さくできるプリント基板を提供することができる。
【図１】図１（ａ）は、本発明の実施の形態によるプリ
ント基板を模式的に示す平面図であり、図１（ｂ）は、
図１（ａ）に示すプリント基板の断面図である。
ント基板を模式的に示す平面図であり、図１（ｂ）は、
図１（ａ）に示すプリント基板の断面図である。
【図２】リターン電流が作り出す放射ノイズを説明する
ための模式図である。
ための模式図である。
【図３】ＩＣ近傍で発生した電源電流が作り出す放射ノ
イズを示す模式図である。
イズを示す模式図である。
【図４】図４（ａ）は、従来のプリント基板の構造の一
例を模式的に示す平面図であり、図４（ｂ）は、図４
（ａ）に示すプリント基板の断面図である。
例を模式的に示す平面図であり、図４（ｂ）は、図４
（ａ）に示すプリント基板の断面図である。
１〜４…コンデンサ、１１…信号層、１３…グランド
層、１５…電源層、１７…絶縁材、１９…ＩＣ、２０…
ビアホール、２１…電源端子、２２…ビアホール、２３
…ターミナル、２５…グランドくり抜き部、２６…ビア
ホール、１０１…ドライバー、１０３…レシーバー、１
０５…ＩＣ、１１１…信号層、１１３…グランド層、１
１５…電源層、１１７…絶縁材、１１９…ＩＣ、１２０
…ビアホール、１２１…電源端子、１２３…グランド端
子、Ａ，Ｂ，Ｃ…電源配線、Ｓ，Ｓ１，Ｓ２…ループ面
積。
層、１５…電源層、１７…絶縁材、１９…ＩＣ、２０…
ビアホール、２１…電源端子、２２…ビアホール、２３
…ターミナル、２５…グランドくり抜き部、２６…ビア
ホール、１０１…ドライバー、１０３…レシーバー、１
０５…ＩＣ、１１１…信号層、１１３…グランド層、１
１５…電源層、１１７…絶縁材、１１９…ＩＣ、１２０
…ビアホール、１２１…電源端子、１２３…グランド端
子、Ａ，Ｂ，Ｃ…電源配線、Ｓ，Ｓ１，Ｓ２…ループ面
積。
Claims (2)
- 【請求項１】 複数の電源配線を接続すると共に複数の
コンデンサを搭載するためのターミナルと、 該ターミナルに一端が接続された高周波電源電流を出力
する出力側配線と、 該出力側配線の上層又は下層に配置されたグランド層
と、 該グランド層に設けられた、該出力側配線より広い幅で
該出力側配線に沿ってくりぬかれた部分と、 該出力側配線の他端が接続された、該くりぬかれた部分
の幅より広い幅を有する配線と、 該配線と該出力側配線の他端との接続部に搭載されたデ
カップリングコンデンサと、 を具備することを特徴とするプリント基板。 - 【請求項２】 上記くりぬかれた部分の幅が上記出力側
配線の３倍の幅であることを特徴とする請求項１記載の
プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198584A JP2000031650A (ja) | 1998-07-14 | 1998-07-14 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198584A JP2000031650A (ja) | 1998-07-14 | 1998-07-14 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031650A true JP2000031650A (ja) | 2000-01-28 |
Family
ID=16393616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198584A Pending JP2000031650A (ja) | 1998-07-14 | 1998-07-14 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031650A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006123597A1 (ja) * | 2005-05-18 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | デジタル信号処理装置 |
| KR100651358B1 (ko) * | 2005-06-22 | 2006-11-29 | 삼성전기주식회사 | Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판 |
| JP2007123309A (ja) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | デジタル信号処理基板 |
| CN100396166C (zh) * | 2005-04-23 | 2008-06-18 | 鸿富锦精密工业（深圳）有限公司 | 高频信号电路板的改进结构 |
-
1998
- 1998-07-14 JP JP10198584A patent/JP2000031650A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100396166C (zh) * | 2005-04-23 | 2008-06-18 | 鸿富锦精密工业（深圳）有限公司 | 高频信号电路板的改进结构 |
| WO2006123597A1 (ja) * | 2005-05-18 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | デジタル信号処理装置 |
| EP1883085A1 (en) * | 2005-05-18 | 2008-01-30 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
| EP1883085A4 (en) * | 2005-05-18 | 2010-05-12 | Panasonic Corp | DIGITAL SIGNAL PROCESSOR |
| US7787234B2 (en) | 2005-05-18 | 2010-08-31 | Panasonic Corporation | Digital signal processor |
| KR100651358B1 (ko) * | 2005-06-22 | 2006-11-29 | 삼성전기주식회사 | Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판 |
| JP2007123309A (ja) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | デジタル信号処理基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7929315B2 (en) | Multilayered printed circuit board | |
| US7594105B2 (en) | Multilayer print circuit board | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| US6983535B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
| US6617526B2 (en) | UHF ground interconnects | |
| US6525622B1 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure | |
| US6798666B1 (en) | Introducing loss in a power bus to reduce EMI and electrical noise | |
| US7047515B1 (en) | Method for selecting and placing bypass capacitors on multi-layer printed circuit boards | |
| US5912597A (en) | Printed circuit board | |
| JP2001127387A (ja) | プリント配線基板 | |
| JPH11233951A (ja) | プリント配線板 | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| JP2000031650A (ja) | プリント基板 | |
| US11723149B2 (en) | Resistive PCB traces for improved stability | |
| EP1179971B1 (en) | Printed circuit board with pins for being connected to electronic part mounted thereon | |
| JP3697382B2 (ja) | 多層配線基板 | |
| US7306466B2 (en) | Electrical printed circuit board | |
| JPH08250891A (ja) | ノイズ対策部品及びその実装方法 | |
| JPH11145569A (ja) | プリント配線板及びその設計方法 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JP2000332507A (ja) | フィルタ | |
| JP2000244128A (ja) | 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造 | |
| JPH11297875A (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 |