JPH11297875A - 多層プリント配線板及び該配線板を備えた電子機器 - Google Patents

多層プリント配線板及び該配線板を備えた電子機器

Info

Publication number
JPH11297875A
JPH11297875A JP10105165A JP10516598A JPH11297875A JP H11297875 A JPH11297875 A JP H11297875A JP 10105165 A JP10105165 A JP 10105165A JP 10516598 A JP10516598 A JP 10516598A JP H11297875 A JPH11297875 A JP H11297875A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
conductive layer
conductive
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10105165A
Other languages
English (en)
Other versions
JP3782577B2 (ja
Inventor
Satoshi Sugimoto
聡 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10516598A priority Critical patent/JP3782577B2/ja
Priority to US09/262,928 priority patent/US6181571B1/en
Publication of JPH11297875A publication Critical patent/JPH11297875A/ja
Application granted granted Critical
Publication of JP3782577B2 publication Critical patent/JP3782577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 プリント配線板のGNDパターンの電位を安
定化し、かつ定在波などの原因による放射ノイズを抑制
する構造を有する、多層プリント配線板及びこの配線板
を備えた電子機器を提供する。 【解決手段】 信号用の導体パターンとグランド用の導
体パターンを混在させている第1の導電層と、絶縁層を
介してプリント配線板と同等な平面積を有する導体から
なる第2の導電層とを有し、第1の導電層の導体パター
ンのうち、グランド用のもののみが第2の導電層に電気
的接続されており、この接続はインピーダンスを有する
回路素子によりなされる。この回路素子は、接続が1個
所においてなされていること、インピーダンスの特性が
周波数によって変化すること、また回路素子は、抵抗
性、容量性、インダクタンス性が、単独に又は組み合わ
されて回路素子群として形成されていること等が好まし
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層プリント配線
板及び該配線板を備えた電子機器に関し、特に、電子機
器からの放射ノイズを抑えるため、プリント配線板を構
成する導電層及び導電層間の接続方法に工夫された多層
プリント配線板及びこの配線板を備えた電子機器に関す
る。
【0002】
【従来の技術】図9は、従来例の電子機器内の筐体間の
接続構造を示す模式的斜視図である。一般にプリント配
線板に設けられているグランド(以下GNDという。)
パターンは、電位変動が少なくなるように設計されるこ
とが望まれる。これは、配線板上のGNDパターンの電
位変動に伴う不要電流の発生を抑えるためである。
【0003】このGND設計の従来の方法として、GN
Dとして働く導体パターンの面積を増やしたり、配線板
を多層構造にしてGND層を設けるなどすることがあ
る。これらは、GNDパターンのインダクタンス成分を
減らし、電位変動に対して発生する電流や電磁波を抑制
するものである。
【0004】またプリント配線板のGNDと、電位変動
のより少ない場合が多い筐体の導電性部材とを低インピ
ーダンスで接続することにより、プリント配線板の電位
変動を抑制する方法がある。
【0005】しかしながら、プリント配線板を多層構造
にしてGND層を設けたり、プリント配線板上のGND
と筐体の導電性部材とを接続する場合には、配線板上を
流れる電流がある周波数で定在波となり、放射ノイズの
問題となる場合がある。この周波数は主としてデジタル
クロック信号の高調波の周波数や、配線板の大きさや配
線板を構成している誘電体の誘電率などによって決ま
る。
【0006】さらに筐体の導電性部材と接続することに
より、その接続箇所が一般に低インピーダンスであるこ
とから、接続個所に電流が流れやすい状態になる場合が
あり、筐体の導電性部材に流れる電流によって磁界が発
生し、放射ノイズの原因となる。
【0007】この定在波が原因の放射ノイズを抑える従
来の方法として、複数箇所で接続したり、特開平7−2
25634で取り挙げられている接続部に抵抗性を持た
せる方法があった。
【0008】
【発明が解決しようとしている課題】しかしながら上述
の従来例においては、機器を構成する筐体の構造が、図
9に示すような2つのプリント配線板18、18’が筐
体内17にある場合に、一方のプリント配線板18’の
ように、その近傍には、配線板と対向した筐体の導電性
部材が存在しないことがあり、また対向した導電性部材
があってもプリント配線板と比べて十分な大きさ、形状
でないことがある。
【0009】特に生産コストやリサイクルの観点から、
電子機器筐体を金属で構成することは少なくなりつつあ
り、電磁波ノイズの対策に十分なGNDとして働かせる
ことが難しい。
【0010】さらにプリント配線板に設けられるGND
パターンもしくはGND層は、例えばアナログ信号用、
デジタル信号用、筐体との接続用GNDなどと、用途別
にGNDの導体パターンを分けてプリント配線板を設計
することがしばしばある。またプリント配線板上に設け
られる電源の導体パターンも、回路の駆動電圧に応じて
分割されることがあり、プリント配線板のGND設計に
おいて、不要電流を抑制するのに十分な導体パターンを
確保するのが困難となることがある。
【0011】そこで本発明の目的は、プリント配線板の
GNDパターンの電位を安定化し、かつ定在波などの原
因による放射ノイズを抑制する構造を有する、多層プリ
ント配線板及びこの配線板を備えた電子機器を提供する
ことである。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明ではプリント配線板の構造において、信号パ
ターン及びGNDパターンが混在している導電層と、プ
リント配線板と同等な平面積を有する導電層を設け、信
号−GND混在層のGNDパターンと、別途設けられた
導電層とはインピーダンスを介して接続する。またここ
で、プリント配線板にコネクタやリード型電子部品を挿
入するための孔などが、第2の導電層にあってもよい
が、第2の導電層と信号−GND混在層のその他の導電
パターンとスルーホールや半田付けなどの手段を介して
の低インピーダンスな接続はされていない構造とする。
【0013】以上のような構成とすることにより、第2
の導電層は例えば数十MHz以上の高周波領域では、デ
ジタルロジック信号に対して、容量性結合によってGN
Dとして働くことができ、電位変動を安定させる。また
定在波が原因の放射ノイズは接続個所のインピーダンス
によって抑制することが可能となる。
【0014】さらに、プリント配線板から発生する不要
電流や不要電磁波を抑制できることから、筐体の導電性
部材の構成に影響されることは少ない。
【0015】また本発明の多層プリント配線板は、ビル
トアップ法で作られてもよく、その場合にはビルトアッ
プのベースとなる層が第2の導電層とし、信号−GND
混在層はビルトアップ層で積層することで、ビルドアッ
プ層−ベース層間の接続を増やさずに造ることができ
る。
【0016】また接続部にインピーダンスを持たせる方
法としては、電子部品を半田付けやねじ止めなどの方法
で接続してもよいし、導体パターンの形状によって電気
的特性を持たせてもよく、フェライトなどの磁性体を使
ってもよい。さらにこれらを複数用いて組み合わせるこ
とにより、周波数変化に対して接続部のインピーダンス
を変化させても良い。
【0017】
【発明の実施形態】次に、本発明の実施の形態例につい
て図面を参照して説明する。
【0018】図1は、本発明のプリント配線板の一実施
形態例の模式的断面図、図2は、本実施形態例の各導電
層の模式的上面図である。図1は、本発明の第1の実施
形態例で、電子機器に搭載される多層プリント配線板の
層構成を概念的に示したものである。図1において第1
の導電層1内には、デジタル信号用の導体パターン2
と、GND用の導体パターン3とが混在しており、一方
の第2の導電層4はプリント配線板と同等な平面積を持
つ導体から成り、各導電層の間には絶縁するための絶縁
体が介在している。そして、この第2の導電層4は、イ
ンピーダンスを有する電気素子5により第1の導電層1
のGND用導体パターン3と接続されており、第1の導
電層1のGND用導体パターン3以外の導体パターン、
例えばデジタル信号用の導体パターン2と、第2の導電
層4とは、半田付けや電気素子などを介した電気的接続
はなされていない。
【0019】図2の各導電層の模式上面図においては、
各導電層間は絶縁物が介在しているものとする。図2
で、第1の導電層群1’は2つの第1の導電層1a、1
bからなり、各導電層1a、1bのGND用導体パター
ン3は、スルーホール6を介して電気的導通がある。そ
してGND用導体パターン3と第2の導電層4の各々の
一端に、相互に電気的に接続を行うためのスルーホール
6’が設けてあり、第1の導電層群1’のGND用導体
パターン3において、このスルーホール6’との接続の
直前にチップ型電子部品が搭載可能な実装ランドを設
け、例えばチップ型インダクタ部品7を搭載して半田付
けにより接続を行う。
【0020】この例の半田での接続は、導電性接着剤な
どの方法で電気的接続を行うものであってもよい。また
第1の導電層群のGND用パターンと第2の導電層との
接続を行う個所は、プリント配線板上の任意の箇所でよ
く、さらに複数であってもよい。さらに複数接続の場合
の接続箇所の各々のインピーダンスは異なっていてもよ
い。
【0021】ここで、本実施例ではチップ型インダクタ
部品を用いたが、スルーホールランドを設けて、リード
型の電子部品を用いてもよい。
【0022】また第1の導電層や第2の導電層の他に、
駆動電源を供給するための導電層があってもよく、第1
の導電層や第2の導電層に駆動電源を供給するための導
体パターンがあってもよい。さらに第2の導電層にはリ
ード型電子部品やコネクタなどを搭載するための抜けが
あってもよい。
【0023】次に、第2の実施形態例について説明す
る。
【0024】図3は、第2の実施形態例の導電層の一部
の模式的上面図である。本実施形態例は、第1の実施形
態例の一部を変形した例である。図3において導電層1
aは、デジタル信号用の導体パターン2(不図示)とG
ND用の導体パターン3が混在しており、第2の導電層
4はプリント配線板と同等な平面積を持つ導体を表わし
ている。導電層1a上の一部に、第2の導電層4との電
気的接続を行うためのスルーホール6’が設けてあり、
このスルーホール6’とGND用導体パターン3との間
には、チップ型抵抗部品8とチップ型コンデンサ部品9
が並列に搭載可能な表面実装ランドを設け、ハンダ付け
(不図示)によって、一般の各スルーホール6とGND
用導体パターン3との接続を行っている。
【0025】以上のような構成にすることにより、抵抗
性と容量性のインピーダンスを介して、第1の導電層の
GND用導体パターン3と第2の導電層4とを接続する
ことができる。
【0026】ここで本実施形態例では、チップ型抵抗部
品8とチップ型コンデンサ部品9によってインピーダン
スを介した接続を行っているが、インダクタ部品等を用
いても良い。抵抗性、インダクタンス性、容量性の何れ
かの組み合わせによる複合部品であってもよい。
【0027】次に、第3の実施形態例について説明す
る。
【0028】図4は、第3の実施形態例の一実施例の導
電層の一部の模式的上面図、図5は本実施形態例の第2
の実施例の各導電層の模式的上面図である。
【0029】第3の実施形態例は、第2の実施形態例を
変形した例である。図4、図5において、導電層1a
は、デジタル信号用の導体パターン2と、GND用の導
体パターン3とが混在しており、第2の導電層4はプリ
ント配線板と同等な平面積を持つ導体を表わしている。
導電層1a上の一部に、第2の導電層4との電気的接続
を行うためのスルーホール6’が設けてあり、このスル
ーホール6’とGND用導体パターン3との間には、導
体パターンの形状が折り返しに構成することで、インダ
クタンス性を有する折り返し形状のパターンインダクタ
10と、チップ型コンデンサ部品9が直列に配置され、
ハンダつけ(不図示)によって電気的に接続されてい
る。
【0030】上述のような構成とすることで、第1の導
電層1aに設けられるGND用導体パターン3と第2の
導電層4とを、インダクタンス性と容量性の直列回路で
表わせるインピーダンスで接続することができる。
【0031】ここで本実施例では、インダクタンス性を
有する折り返し形状のパターンインダクタ10を用いた
が、第2の実施例として、図5に示すような渦巻形状の
パターンインダクタ11を用いてもよい。
【0032】次に、第4の実施形態例について説明す
る。
【0033】図6は、 第4の実施形態例の導電層の一
部の模式的上面図である。
【0034】本実施形態例は、第3の実施形態例を変形
した例である。図6において、導電層1aには、デジタ
ル信号用の導体パターン2(不図示)とGND用の導体
パターン3とが混在しており、第2の導電層4はプリン
ト配線板と同等な平面積を持つ導体である。導電層1a
上の一部に、第2の導電層3との電気的接続を行うため
のスルーホール6’が設けてあり、このスルーホール
6’とGND用導体パターン3との間には、導体パター
ンの形状が櫛型に構成することで、容量性を有する櫛型
形状のパターンコンデンサ12によって電気的に接続さ
れている。
【0035】上述のような構成とすることで、第1の導
電層に設げられるGNDパターンと第2の導電層とを、
容量性で接続することができる。
【0036】次に、第5の実施形態例について説明す
る。
【0037】図7は、第5の実施形態例の各導電層の構
成を示す模式的斜視図である。
【0038】図7において、第1の導電層群1’は、デ
ジタル信号用とGND用の導体パターンが混在した導電
層1a、1bと、導電層1a、1bの間に設けられた誘
電体層13とからなる。一方の第2の導電層4はプリン
ト配線板と同等な平面積を持つ導体から成り、第1の導
電層群1’と第2の導電層4との間には、誘電体と磁性
体の混在層14がある。 そしてこの第2の導電層4
は、インピーダンスを有する電気素子5により、第1の
導電層群1’のGND用パターンと接続されており、第
1の導電層のGND用パターン3以外の導体パターン、
例えばデジタル信号用の導体パターン2と該第2の導電
層4は、半田付けや電気素子などを介した電気的接続は
なされていない。
【0039】上述のような構成とすることにより、第1
の導電層のGND用導体パターン3に流れる不要電流
を、第2の導電層4との間にある磁性体によって、吸収
することができ、不要な電磁波を抑制することができ
る。
【0040】次に、第6の実施形態例について説明す
る。
【0041】図8は、第6の実施形態例の模式的断面図
である。図8は、第6の実施形態例のプリント配線板の
層構成を概念的に示したものである。本実施形態例のプ
リント配線板はビルドアップ法で作られており、図8に
おいて、第1の導電層15はビルドアップ法で積層され
たもので、デジタル信号用導体パターン2とGND用の
導体パターン3が混在しており、第2の導電層16は、
プリント配線板と同等な平面積を持ち、かつプレス成形
によって作られたプリント基板である。そして、第1の
導電層15のGND用導体パターン3と第2の導電層1
6とをインピーダンスを有する電気素子5を介して接続
されており、この第1の導電層15のGND用導体パタ
ーン3以外の導体パターン、例えばデジタル信号用パタ
ーン2と第2の導電層16とは、半田付けや電気素子な
どを介した電気的接続はなされていない。
【0042】上述の様な構成とすることにより、デジタ
ル信号等の配線はビルドアップ層に形成されるので、高
密度な配線が可能になり、かっ不要な放射ノイズを抑制
することができる。
【0043】
【発明の効果】以上説明したように本発明は、多層プリ
ント配線板を構成する導電層に関して、デジタルロジッ
ク回路の信号用の導体パターン及びグランド用の導体パ
ターンを混在し備えている第1の導電層と、絶縁層を介
してプリント配線板と同等な平面積を有する導体からな
る第2の導電層を持ち、第1の導電層のGND用の導体
パターン以外の導体パターンと第2の導電層とは電気的
接続がされておらず、第1の導電層のGND用の導体パ
ターンと第2の導電層とは、インピーダンスを有する回
路素子で電気的に接続されているので、プリント配線板
のGND電位は安定し、かつ定在波などを原因とする放
射ノイズを抑える構造を有する、多層プリント配線板及
びこの配線板を備えた電子機器を提供することができる
効果が有る。
【図面の簡単な説明】
【図1】本発明のプリント配線板の一実施形態例の模式
的断面図である。
【図2】本実施形態例の各導電層の模式的上面図であ
る。
【図3】第2の実施形態例の導電層の一部の模式的上面
図である。
【図4】第3の実施形態例の一実施例の導電層の一部の
模式的上面図である。
【図5】第3の実施形態例の第2の実施例の各導電層の
模式的上面図である。
【図6】第4の実施形態例の導電層の一部の模式的上面
図である。
【図7】第5の実施形態例の各導電層の構成を示す模式
的斜視図である。
【図8】第6の実施形態例の模式的断面図である。
【図9】従来例の電子機器内の筐体間の接続構造を示す
模式的斜視図である。
【符号の説明】
1、1a、1b 第1の導電層 1’ 第1の導電層群 2 デジタル信号用の導体パターン 3 GND用の導体パターン 4 第2の導電層 5 インピーダンスを有する電気素子 6,6’ スルーホール 7 チップ型インダクタ部品 8 チップ型抵抗部品 9 チップ型コンデンサ部品 10 折り返し形状のパターンインダクタ 11 渦巻形状のパターンインダクタ 12 櫛形形状のパターンコンデンサ 13 誘電体層 14 誘電体と磁性体の混在層 15 ビルドアップ法で積層された第1の導電層 16 ビルドアップ法のベース層となる第2導電層 17 電子機器筐体の導電性部材 18,18’ プリント配線板 19 プリント配線板と電子機器筐体の接続部

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 デジタルロジック回路の信号用の導体パ
    ターン及びグランド用の導体パターンが混在した第1の
    導電層と、絶縁層を介してプリント配線板と同等な平面
    積を有する導体からなる第2の導電層とを有し、前記第
    1の導電層の導体パターンのうち、グランド用の導体パ
    ターンのみが第2の導電層に電気的接続されており、該
    電気的接続はインピーダンスを有する回路素子によりな
    されていることを特徴とする、多層プリント配線板。
  2. 【請求項2】 前記インピーダンスを有する回路素子
    は、該回路素子が配置されるための接続が1個所におい
    てなされている、請求項1記載のプリント配線板。
  3. 【請求項3】 前記インピーダンスを有する回路素子
    は、前記インピーダンスの特性が周波数によって変化す
    る、請求項1記載のプリント配線板。
  4. 【請求項4】 前記インピーダンスを有する回路素子
    は、抵抗性、容量性、インダクタンス性が、単独に形成
    され又は組み合わされて回路素子群として形成されてい
    る、請求項1記載のプリント配線板。
  5. 【請求項5】 前記回路素子群は、抵抗性と容量性が直
    列に構成されている、請求項1記載のプリント配線板。
  6. 【請求項6】 前記回路素子又は前記回路素子群は、該
    回路素子又は該回路素子群を構成している回路素子の代
    わりに、あらかじめ折り返し形状に形成されることによ
    りインダクタンス性を有する接続用の導体パターンを介
    して、接続する、請求項4記載のプリント配線板。
  7. 【請求項7】 前記接続用の導体パターンは、該接続用
    の導体パターンの形状が渦巻状に形成され、それにより
    インダクタンス性を有する、請求項6記載のプリント配
    線板。
  8. 【請求項8】 前記接続用の導体パターンは、該接続用
    の導体パターンの形状が櫛形に形成されることにより容
    量性を有する、請求項6記載のプリント配線板。
  9. 【請求項9】 前記プリント配線板は、第1の導電層の
    グランド用導体パターンと第2の導電層とは、任意の個
    所でインピーダンスを有する素子で電気的に接続されて
    いる、請求項1記載のプリント配線板。
  10. 【請求項10】 第1の導電層は、デジタルロジック回
    路の信号用の導体パターン及びグランド用の導体パター
    ンが混在した複数の導電層から成り、かつ該複数の導電
    層の間に絶縁体を介して成る第1の導電層群が形成され
    ている、請求項1記載の多層プリント配線板。
  11. 【請求項11】 プリント配線板は、第1の導電層群を
    構成する絶縁体が誘電体から成り、第1の導電層群と第
    2の導電層群との間の絶縁体が誘電体と磁性体から成
    る、請求項1記載の多層プリント配線板。
  12. 【請求項12】 多層プリント配線板は、該プリント配
    線板がビルドアップ法で作られ、第1の導電層群がビル
    ドアップ層に形成され、かつ第2の導電層がベース層に
    形成される、請求項1記載の多層プリント配線板。
  13. 【請求項13】 プリント配線板は、ベース層がプレス
    成形によって作られる2層のプリント基板からなり、か
    つ2つのベース層に付して2つの第1の導電層または導
    電層群が、ビルドアップ法で積層される、請求項12記
    載の多層プリント配線板。
  14. 【請求項14】 請求項1ないし13のいずれか1項記
    載の多層プリント配線板を備えた電子機器。
JP10516598A 1998-03-06 1998-04-15 多層プリント配線板及び該配線板を備えた電子機器 Expired - Fee Related JP3782577B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10516598A JP3782577B2 (ja) 1998-04-15 1998-04-15 多層プリント配線板及び該配線板を備えた電子機器
US09/262,928 US6181571B1 (en) 1998-03-06 1999-03-05 Printed-wiring board and electronic device having the same wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10516598A JP3782577B2 (ja) 1998-04-15 1998-04-15 多層プリント配線板及び該配線板を備えた電子機器

Publications (2)

Publication Number Publication Date
JPH11297875A true JPH11297875A (ja) 1999-10-29
JP3782577B2 JP3782577B2 (ja) 2006-06-07

Family

ID=14400084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10516598A Expired - Fee Related JP3782577B2 (ja) 1998-03-06 1998-04-15 多層プリント配線板及び該配線板を備えた電子機器

Country Status (1)

Country Link
JP (1) JP3782577B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
WO2008067925A2 (de) * 2006-12-07 2008-06-12 Hekatron Vertriebs Gmbh Elektronische schaltung und verfahren zur reduzierung von emv-störungen in dieser schaltung
JP6250229B1 (ja) * 2016-06-24 2017-12-20 三菱電機株式会社 プリント基板
WO2017221443A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 プリント基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JPH09199818A (ja) * 1996-01-12 1997-07-31 Canon Inc グランド間接続構造
JPH1012980A (ja) * 1996-06-25 1998-01-16 Fuji Xerox Co Ltd プリント配線板
JPH11259172A (ja) * 1998-03-06 1999-09-24 Canon Inc 電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JPH09199818A (ja) * 1996-01-12 1997-07-31 Canon Inc グランド間接続構造
JPH1012980A (ja) * 1996-06-25 1998-01-16 Fuji Xerox Co Ltd プリント配線板
JPH11259172A (ja) * 1998-03-06 1999-09-24 Canon Inc 電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
WO2008067925A2 (de) * 2006-12-07 2008-06-12 Hekatron Vertriebs Gmbh Elektronische schaltung und verfahren zur reduzierung von emv-störungen in dieser schaltung
EP1931189A3 (de) * 2006-12-07 2008-07-16 Hekatron Vertriebs GmbH Elektronische Schaltung und Verfahren zur Reduzierung von EMV-Störungen in dieser Schaltung
WO2008067925A3 (de) * 2006-12-07 2008-07-31 Hekatron Vertriebs Gmbh Elektronische schaltung und verfahren zur reduzierung von emv-störungen in dieser schaltung
JP6250229B1 (ja) * 2016-06-24 2017-12-20 三菱電機株式会社 プリント基板
WO2017221443A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 プリント基板
US10827603B2 (en) 2016-06-24 2020-11-03 Mitsubishi Electric Corporation Printed circuit substrate

Also Published As

Publication number Publication date
JP3782577B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100242669B1 (ko) 적층관통형 콘덴서어레이
US5010641A (en) Method of making multilayer printed circuit board
KR101508796B1 (ko) 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스
US20020071238A1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US20060076160A1 (en) Multilayer printed circuit board
EP2466999A1 (en) Printed circuit board
JP3471679B2 (ja) プリント基板
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US6754064B2 (en) Mounting structure for two-terminal capacitor and three-terminal capacitor
EP1951009B1 (en) Printed circuit board
US6181571B1 (en) Printed-wiring board and electronic device having the same wiring board
JPH10242601A (ja) プリント配線板と筐体の接続方法、および電子機器
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
JP3559706B2 (ja) 電子機器
JPH11298097A (ja) プリント配線板
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP2010062180A (ja) 多層プリント配線板
KR20060115284A (ko) 다층배선기판 및 그 제조 방법
JP7405460B1 (ja) 回路基板および電子部品の製造方法
JP2000340956A (ja) 多層配線基板
US7153723B1 (en) Method of forming a ball grid array device
JPH0974276A (ja) 表面実装プリント配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060310

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees