JPH09199818A - グランド間接続構造 - Google Patents

グランド間接続構造

Info

Publication number
JPH09199818A
JPH09199818A JP392396A JP392396A JPH09199818A JP H09199818 A JPH09199818 A JP H09199818A JP 392396 A JP392396 A JP 392396A JP 392396 A JP392396 A JP 392396A JP H09199818 A JPH09199818 A JP H09199818A
Authority
JP
Japan
Prior art keywords
ground
connection structure
printed
inductor
frequency noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP392396A
Other languages
English (en)
Other versions
JP3666967B2 (ja
Inventor
Koji Hirai
宏治 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP00392396A priority Critical patent/JP3666967B2/ja
Publication of JPH09199818A publication Critical patent/JPH09199818A/ja
Application granted granted Critical
Publication of JP3666967B2 publication Critical patent/JP3666967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 外部からの高周波ノイズの影響を受けること
がなく、かつ、基板内にて発生した高周波ノイズが他の
機器や基板へ影響することのないグランド間接続構造を
提供する。 【解決手段】 筐体の導通部に接続されるフレームグラ
ンド2とこれとは分離されたシグナルグランド1とを有
するプリント基板におけるグランド間接続構造であっ
て、シグナルグランド1およびフレームグランド2がプ
リント基板上に導体膜よりなる配線を平行シグザグ形状
に形成したプリントインダクタにより接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、筐体の導通部に接
続されるフレームグランドとこれとは分離されたグラン
ド、例えばシグナルグランド等を有するプリント基板の
グランド間接地構造に関する。
【0002】
【従来の技術】デジタル回路やアナログ回路が形成され
た複数の基板がそれぞれフレームグランドやケーブルを
介して接続されたシステムにおけるコモンモードノイズ
(フレームグランドと出力端子の間に発生するノイズ)
の発生源として、例えばデジタル回路において発生する
スイッチングノイズがある。このスイッチングノイズ
は、同一基板上に形成されたアナログ回路、さらにはフ
レームグランドやケーブルを介して接続された他の基板
に影響を及ぼす。
【0003】上記のようなスイッチングノイズの影響の
対策としては、一般にデジタル回路とアナログ回路の双
方のグランドを一点でフレームグランドに接続したり、
シグナルグランドとフレームグランドを弱く接続したり
することが行われている。図8に従来のグランド間接続
構造の一例を示す。
【0004】図8に示すように、従来のグランド間接続
構造は、プリント基板上においてシグナルグランド22
9とフレームグランド230とが、2箇所においてパタ
ーン幅の十分に小さなグランド間接続231にて接続さ
れた構造となっている。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来のグランド間接続構造では、基板内においてデジ
タル回路のスイッチングノイズがアナログ回路に影響す
ることはないものの、ケーブルやフレームグランドを介
して接続された他の機器や基板回路にて発生した高周波
ノイズがケーブルやフレームグランドから侵入する場合
には十分な対策にならず、その高周波ノイズの影響を受
けてしまうという問題点がある。
【0006】また、場合によっては、基板内において高
周波ノイズが発生し、シグナルグランドからフレームグ
ランドへの高周波ノイズの伝搬を防ぎきれないこともあ
り、高周波ノイズがフレームグランドを介して接続され
た他の機器や基板回路に影響するという問題点もある。
【0007】本発明の目的は、上記各問題を解決し、外
部からの高周波ノイズの影響を受けることがなく、か
つ、基板内にて発生した高周波ノイズが他の機器や基板
へ影響することのないグランド間接続構造を提供するこ
とにある。
【0008】
【課題を解決するための手段】本発明のグランド間接続
構造は、筐体の導通部に接続される第1の接地部とこれ
とは分離された少なくとも1つの第2の接地部とを有す
るプリント基板におけるグランド間接続構造であって、
前記第1および第2の接地部がプリント基板上に導体膜
よりなる配線を所定の形状パターンに形成してなるプリ
ントインダクタにより接続されたことを特徴とする。
【0009】上記グランド間接続構造において、プリン
ト基板上にはデジタル回路およびアナログ回路が設けら
れており、前記第2の接地部が前記デジタル回路および
アナログ回路の各グランドであってもよい。
【0010】さらに、前記第2の接地部がシグナルグラ
ンドであってもよい。
【0011】さらに、前記プリントインダクタの形状パ
ターンが平行ジグザグ状もしくは渦巻状もしくは螺旋状
またはこれらの組み合せの形状であってもよい。
【0012】また、前記プリント基板もしくは該プリン
ト基板の一部が磁性体よりなり、前記プリントインダク
タが前記磁性体上に形成されていてもよい。
【0013】さらに、前記プリントインダクタが形成さ
れた面上に磁性体材料が一様に塗布されていてもよい。
【0014】<作用>上記のように構成される本発明の
グランド間接続構造では、例えば外部の機器からケーブ
ル等を介して第1の接地部(フレームグランド)に伝搬
してくる高周波ノイズはプリントインダクタによりその
伝搬が防止されるので、例えば第2の接地部と接続され
るアナログ回路にその高周波ノイズの影響が及ぶことは
ない。また、例えば第2の接地部と接続されたデジタル
回路にて発生した高周波ノイズはプリントインダクタに
よりその伝搬が防止されるので、高周波ノイズが第1の
接地部(フレームグランド)を伝搬して他の機器へ影響
を及ぼすことはない。
【0015】本発明のうち構成の一部に磁性体が用いら
れたものにおいては、磁性体上にプリントインダクタが
形成され、あるいはプリントインダクタ上に磁性体材料
が塗布されるので、より大きなインダクタンスが得られ
る。インダクタンスが大きなほど、高周波ノイズの伝搬
防止効果が増すことになる。
【0016】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【0017】プリント基板上に導体膜よりなる配線を例
えばシグザグ状、螺旋状、渦巻状に形成することで、イ
ンダクタとしての機能を得ることができる。本発明のグ
ランド間接続構造は、プリント基板上においてグランド
間をプリントインダクタにより接続したことを特徴とす
る。
【0018】<第1実施例>図1は本発明の第1の実施
例のグランド間接続構造の概略構成を説明するための図
で、(a)は平面図、(b)はその等価回路を示す図で
ある。
【0019】本実施例のグランド間接続構造は、プリン
ト基板上においてシグナルグランドとフレームグランド
をプリントインダクタにより接続した構造であって、そ
の構成は、図1(a)に示すように、シグナルグランド
1とフレームグランド2とがプリントインダクタ3によ
り接続された構成となっている。
【0020】プリントインダクタ3は、プリント基板上
に所定間隔で複数に折り返しされた平行ジグザグ状の配
線(メアンダ形配線)を形成したもので、配線の一方の
端部がシグナルグランド1と、他方の端部がフレームグ
ランド2と接続されている。このように構成されたプリ
ントインダクタ3は、図1(b)に示すようなコイルと
等価なものとなる。
【0021】上記のように構成されたグランド間接続構
造のインピーダンス特性を図2に示す。図2から分かる
ように、このグランド間接続構造では、周波数が低いと
インピーダンスは低くなり、周波数が高いとインピーダ
ンスは高くなる。したがって、高周波ノイズにおいては
高インピーダンスとなり、高周波ノイズの伝搬が妨げら
れる。
【0022】図3は、図1に示したグランド間接続構造
が用いられた装置における高周波ノイズの伝搬の状態を
示した図である。
【0023】図3において、装置110はデジタル回路
111が形成されたプリント基板を有するもので、その
プリント基板にはプリントインダクタによるグランド間
接続構造は設けられておらず、単にデジタル回路111
のデジタルグランド112が筐体113と接続されたも
のとなっている。
【0024】装置120はデジタル回路121およびア
ナログ回路122が形成されたプリント基板を有するも
ので、デジタル回路121のデジタルグランド122が
プリントインダクタ124を介して筐体126に接続さ
れ、アナログ回路122のアナロググランド123がプ
リントインダクタ125を介して筐体126に接続され
ている。すなわち、上述の図1に示したプリントインダ
クタを用いたグランド間接続構造が形成されている。
【0025】上記装置110と装置120とはケーブル
30により接続されており、これら装置の筐体(筐体の
導通部)113,126は電気的に接続されている。
【0026】上述のように構成されたシステムでは、デ
ジタル回路111にて発生した高周波ノイズは筐体11
3からケーブル30を介して筐体126へ伝搬するが、
プリントインダクタ125において高周波ノイズの伝搬
が妨げられるので、アナログ回路122がその高周波ノ
イズの影響を受けることはない。
【0027】他方、デジタル回路121にて発生した高
周波ノイズは、プリントインダクタ125においてその
高周波ノイズの伝搬が妨げられるので、ケーブルを介し
て装置1側へ伝搬されることはない。よって、デジタル
回路121にて発生した高周波ノイズが、ケーブルやフ
レームグランドを介して接続された他の装置に影響を及
ぼすことはない。
【0028】上述した第1の実施例のグランド間接続構
造は、プリント基板上に導体膜よりなる配線を平行シグ
ザグ状に形成してなるプリントインダクタを用いている
が、プリントインダクタの形状はこれに限定されるもの
ではなく、インダクタとしての機能を有していればよ
く、例えば螺旋状や渦巻状のもの、あるいは複数の異な
る形状パターンを組み合せたものであってもよい。以下
に、配線パターンの異なるプリントインダクタを用いた
グランド間接続構造の例を挙げる。
【0029】<第2実施例>図4は、本発明の第2の実
施例のグランド間接続構造の平面図である。
【0030】図4において、プリント基板は第1および
第2の配線層を有する多層型のものであり、第1の配線
層(基板表面)にシグナルグランド9およびフレームグ
ランド10が形成されている。
【0031】第1および第2の配線層には等間隔に形成
された2つのスルーホールで構成される複数のスルーホ
ール対が並列に配列されており、これらスルーホールを
介して第1および第2の配線層に立体的にシグザグ状の
配線(螺旋状の配線)が形成されている。このプリント
インダクタ12の螺旋状の配線の一方の端部は第1の配
線層に形成されており、フレームグランド10と接続さ
れ、他方の端部は第2の配線層に形成されており、スル
ーホールを介して第1の配線層に形成されたシグナルグ
ランド9と接続されている。すなわち、シグナルグラン
ド9とフレームグランド10とが配線パターンが螺旋状
のプリントインダクタ12により接続されている。
【0032】上記のように構成されるグランド間接続構
造においても、上述した第1の実施例のものと同様、高
周波ノイズの伝搬を防ぐことができる。
【0033】<第3実施例>図5は本発明の第3の実施
例のグランド間接続構造の平面図である。
【0034】図5において、プリント基板は第1および
第2の配線層を有する多層型のものであり、第1の配線
層(基板表面)にデジタルグランド14、アナロググラ
ンド15、およびフレームグランド17が形成されてい
る。
【0035】プリントインダクタ13a,13bは配線
パターンが平行シグザグ状のものであり、互いの形状は
反転されたものとなっている。プリントインダクタ13
aの配線の一方の端部はデジタルグランド14と接続さ
れ、プリントインダクタ13bの配線の一方の端部はア
ナロググランド15と接続され、これらは配線の他方の
端部にて接続されている。
【0036】プリントインダクタ18は、配線パターン
が渦巻状のものである。このプリントインダクタ18の
配線の一方の端部(渦の外側の端部)は上記プリントイ
ンダクタ13a,13bの接続部分と接続されている。
他方の端部はスルーホール19aを介して第2の配線層
に形成された下部引出し線16の一方の端部と接続され
ている。この下部引出し線16の他方の端部はスルーホ
ール19bを介して第1の配線層に形成されたフレーム
グランド17と接続されている。
【0037】すなわち、本実施例のグランド間接続構造
では、デジタルグランド14とアナロググランド15と
がプリントインダクタ13a,13bを介して接続さ
れ、デジタルグランド14とフレームグランド17とが
プリントインダクタ13a,18を介して接続され、ア
ナロググランド15とフレームグランド17とがプリン
トインダクタ13b,18を介して接続されている。
【0038】上記のように構成されるグランド間接続構
造においても、上述した第1および第2の実施例のもの
と同様、高周波ノイズの伝搬を防ぐことができる。
【0039】<第4実施例>図6(a)は本発明の第4
の実施例のグランド間接続構造の平面図で、図6(b)
は(a)のA−A’断面図である。
【0040】図6において、プリント基板28の裏面に
はフレームグランド24が形成されており、表面には配
線パターンが四方形のシグナルグランド20と配線パタ
ーンが渦巻状のプリントインダクタ22が形成されてい
る。プリントインダクタ22はシグナルグランド20内
に形成されており、配線の一方の端部(渦の外側の端
部)がシグナルグランド20と接続されている。このプ
リント基板28は、プリントインダクタ22の渦の中心
側の端部にてネジ21により裏面のフレームグランド2
4側の筐体25にネジ止めされている。すなわち、プリ
ントインダクタ22の他方の端部(渦の中心側の端部)
がネジ21を介してフレームグランド24と電気的に接
続されている。
【0041】上記のように構成される本実施例のグラン
ド間接続構造においても、上述した第1〜第3の実施例
のものと同様、高周波ノイズの伝搬を防ぐことができ
る。
【0042】以上説明した各実施例のグランド間接続構
造では、プリントインダクタのインダクタンスが大きい
ほど図2示したインピーダンス特性のカーブの傾きはよ
り大きなものとなる。したがって、プリントインダクタ
は、よりインダクタンスの大きなものが望ましい。プリ
ントインダクタのインダクタンスは、配線パターンの長
さが長いほど大きくなることから、例えばシグザグ状の
プリントインダクタの場合には、配線の折り返しを多く
することにより配線パターンを長くし、より大きなイン
ダクタンスが得られる。ただし、実装上はプリントイン
ダクタの形成できる領域は限られているので、配線パタ
ーンを長くすることによりインダクタンスを大きくする
ことには限界がある。
【0043】インダクタンスを大きくする手段の1つし
て、例えばプリント基板もしくはプリント基板の一部を
磁性体により構成し、プリントインダクタをその磁性体
上に形成する方法がある。具体的には、図6(b)に示
したプリント基板28の基材材料としてフェライト等の
磁性体材料を使用したり、あるいはプリント基板28上
のプリントインダクタが形成される面に予め磁性体材料
を塗布したりする。これにより、高周波ノイズの伝搬を
効果的に防止することができる。また、図7に示すよう
に、プリントインダクタが形成された面上にフェライト
等の磁性体材料からなる磁性体層27を一様に塗布して
も同様の効果が得られる。この場合、プリントインダク
タ上にのみ磁性体材料を塗布することが望ましい。
【0044】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【0045】請求項1から請求項3に記載のものにおい
ては、第1の接地部側(グランドフレーム)にて発生し
た高周波ノイズが第2の接地部側に伝搬されることはな
く、また反対に、第2の接地部側にて発生した高周波ノ
イズが第2の接地部側に伝搬されることはないので、外
部からの高周波ノイズの影響が第2の接地部と接続され
る例えばアナログ回路に及ぶことを防止でき、また、第
2の接地部側にて発生した高周波ノイズの影響が第1の
接地部を介して接続される他の機器に及ぶことを防止で
きるという効果がある。
【0046】請求項4に記載のものにおいては、上記効
果を奏するグランド間接続構造を実現することができる
という効果がある。
【0047】請求項5および請求項6に記載のものにお
いては、磁性体によるインダクタンスの増大を図ること
ができるので、より効果的に高周波ノイズの影響を防止
できるという効果がる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のグランド間接続構造の
概略構成を説明するための図で、(a)は平面図、
(b)はその等価回路を示す図である。
【図2】図1に示したグランド間接続構造のインピーダ
ンス特性を示すグラフである。
【図3】図1に示したグランド間接続構造が用いられた
装置における高周波ノイズの伝搬の状態を示した図であ
る。
【図4】本発明の第2の実施例のグランド間接続構造の
平面図である。
【図5】本発明の第3の実施例のグランド間接続構造の
平面図である。
【図6】(a)は本発明の第4の実施例のグランド間接
続構造の平面図で、(b)は(a)のA−A’断面図で
ある。
【図7】図6に示したグランド間接続構造に磁性体層を
設けた構成の断面図である。
【図8】従来のグランド間接続構造の平面図である。
【符号の説明】
1,9,20 シグナルグランド 2,10,17,24 フレームグランド 3,12,13a,13b,18,22 プリントイン
ダクタ 11,16 下部引出し線 14 デジタルグランド 15 アナロググランド 19a,19b スルーホール 21 ネジ 25 筐体 27 磁性体層 28 プリント基板

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 筐体の導通部に接続される第1の接地部
    とこれとは分離された少なくとも1つの第2の接地部と
    を有するプリント基板におけるグランド間接続構造であ
    って、前記第1および第2の接地部がプリント基板上に
    導体膜よりなる配線を所定の形状パターンに形成してな
    るプリントインダクタにより接続されたことを特徴とす
    るグランド間接続構造。
  2. 【請求項2】 請求項1に記載のグランド間接続構造に
    おいて、 プリント基板上にはデジタル回路およびアナログ回路が
    設けられており、 前記第2の接地部が前記デジタル回路およびアナログ回
    路の各グランドであることを特徴とするグランド間接続
    構造。
  3. 【請求項3】 請求項1に記載のグランド間接続構造に
    おいて、 前記第2の接地部がシグナルグランドであることを特徴
    とするグランド間接続構造。
  4. 【請求項4】 請求項1に記載のグランド間接続構造に
    おいて、 前記プリントインダクタの形状パターンが平行ジグザグ
    状もしくは渦巻状もしくは螺旋状またはこれらの組み合
    せの形状であることを特徴とするグランド間接続構造。
  5. 【請求項5】 請求項1に記載のグランド間接続構造に
    おいて、 前記プリント基板もしくは該プリント基板の一部が磁性
    体よりなり、前記プリントインダクタが前記磁性体上に
    形成されたことを特徴とするグランド間接続構造。
  6. 【請求項6】 請求項1に記載のグランド間接続構造に
    おいて、 前記プリントインダクタが形成された面上に磁性体材料
    が一様に塗布されたことを特徴とするグランド間接続構
    造。
JP00392396A 1996-01-12 1996-01-12 グランド間接続構造 Expired - Fee Related JP3666967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00392396A JP3666967B2 (ja) 1996-01-12 1996-01-12 グランド間接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00392396A JP3666967B2 (ja) 1996-01-12 1996-01-12 グランド間接続構造

Publications (2)

Publication Number Publication Date
JPH09199818A true JPH09199818A (ja) 1997-07-31
JP3666967B2 JP3666967B2 (ja) 2005-06-29

Family

ID=11570672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00392396A Expired - Fee Related JP3666967B2 (ja) 1996-01-12 1996-01-12 グランド間接続構造

Country Status (1)

Country Link
JP (1) JP3666967B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297875A (ja) * 1998-04-15 1999-10-29 Canon Inc 多層プリント配線板及び該配線板を備えた電子機器
WO2002089204A1 (fr) * 2001-04-16 2002-11-07 Niigata Seimitsu Co., Ltd. Dispositif semiconducteur
JP2007081364A (ja) * 2005-08-15 2007-03-29 Canon Inc プリント基板及び半導体集積回路
US7295083B2 (en) 2004-03-17 2007-11-13 Mitsubishi Denki Kabushiki Kaisha Structure for electromagnetically shielding a substrate
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
WO2009037749A1 (ja) * 2007-09-19 2009-03-26 Pioneer Corporation 電子回路のグランド切替装置
KR101009080B1 (ko) * 2009-02-02 2011-01-18 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
JP2011124503A (ja) * 2009-12-14 2011-06-23 Nec Corp 電子装置及びノイズ抑制方法
US8063480B2 (en) 2006-02-28 2011-11-22 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
CN102845138A (zh) * 2010-02-15 2012-12-26 莫列斯公司 减少谐振的电路板
JP2013179179A (ja) * 2012-02-28 2013-09-09 Mitsubishi Electric Corp 配線板、電子ユニット及び配線板の製造方法
US8552521B2 (en) 2009-04-10 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package to remove power noise using ground impedance
US8605448B2 (en) 2010-03-12 2013-12-10 Ricoh Company, Limited Printed wiring board
WO2015173919A1 (ja) * 2014-05-14 2015-11-19 三菱電機株式会社 制御ユニット
JP2018032712A (ja) * 2016-08-24 2018-03-01 本田技研工業株式会社 ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板
WO2018225616A1 (ja) * 2017-06-09 2018-12-13 三菱電機株式会社 プリント基板
JPWO2022190306A1 (ja) * 2021-03-11 2022-09-15

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297875A (ja) * 1998-04-15 1999-10-29 Canon Inc 多層プリント配線板及び該配線板を備えた電子機器
WO2002089204A1 (fr) * 2001-04-16 2002-11-07 Niigata Seimitsu Co., Ltd. Dispositif semiconducteur
US7295083B2 (en) 2004-03-17 2007-11-13 Mitsubishi Denki Kabushiki Kaisha Structure for electromagnetically shielding a substrate
JP2007081364A (ja) * 2005-08-15 2007-03-29 Canon Inc プリント基板及び半導体集積回路
US8575743B2 (en) 2006-02-28 2013-11-05 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
US8063480B2 (en) 2006-02-28 2011-11-22 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
WO2009037749A1 (ja) * 2007-09-19 2009-03-26 Pioneer Corporation 電子回路のグランド切替装置
KR101009080B1 (ko) * 2009-02-02 2011-01-18 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
US8552521B2 (en) 2009-04-10 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package to remove power noise using ground impedance
JP2011124503A (ja) * 2009-12-14 2011-06-23 Nec Corp 電子装置及びノイズ抑制方法
JP2013520017A (ja) * 2010-02-15 2013-05-30 モレックス インコーポレイテド 共振を減少させる回路基板
CN102845138A (zh) * 2010-02-15 2012-12-26 莫列斯公司 减少谐振的电路板
US9035712B2 (en) 2010-02-15 2015-05-19 Molex Incorporated Resonance reducing circuit board
US8605448B2 (en) 2010-03-12 2013-12-10 Ricoh Company, Limited Printed wiring board
JP2013179179A (ja) * 2012-02-28 2013-09-09 Mitsubishi Electric Corp 配線板、電子ユニット及び配線板の製造方法
WO2015173919A1 (ja) * 2014-05-14 2015-11-19 三菱電機株式会社 制御ユニット
US9871464B2 (en) 2014-05-14 2018-01-16 Mitsubishi Electric Corporation Ground structure for control unit
JP2018032712A (ja) * 2016-08-24 2018-03-01 本田技研工業株式会社 ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板
WO2018225616A1 (ja) * 2017-06-09 2018-12-13 三菱電機株式会社 プリント基板
JP6479288B1 (ja) * 2017-06-09 2019-03-06 三菱電機株式会社 プリント基板
KR20200003128A (ko) * 2017-06-09 2020-01-08 미쓰비시덴키 가부시키가이샤 프린트 기판
CN110710336A (zh) * 2017-06-09 2020-01-17 三菱电机株式会社 印刷基板
JPWO2022190306A1 (ja) * 2021-03-11 2022-09-15
WO2022190306A1 (ja) * 2021-03-11 2022-09-15 三菱電機株式会社 サージ保護回路及びサージ保護方法

Also Published As

Publication number Publication date
JP3666967B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
JP3666967B2 (ja) グランド間接続構造
KR100294957B1 (ko) 프린트배선판
JP3255151B2 (ja) 多層プリント回路基板
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
JP2001102817A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
US6337798B1 (en) Digital circuit decoupling for EMI reduction
JP2000286587A (ja) 外部ケーブル接続用コネクタ部の電磁シールド構造
US5912597A (en) Printed circuit board
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
JP2845210B2 (ja) 電磁放射を低減するグランド構成
JPH05191056A (ja) プリント配線基板
JP2005123520A (ja) プリント配線板
JPH11177274A (ja) プリント配線基板とケーブルおよび筐体との接続方法、および電子機器
JP3191517B2 (ja) フレキシブル印刷配線板のシールド装置
JP3559706B2 (ja) 電子機器
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
JPH088499A (ja) 分布定数回路のプリント回路基板構造
US8536960B2 (en) Filter structure
JP2000223800A (ja) 配線基板及びその製造方法
JP2004304134A (ja) 配線基板及びその製造方法
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
JP2500155B2 (ja) 多層回路基板
JP4694035B2 (ja) 配線構造基板
JPH0462801A (ja) チップ型電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

A131 Notification of reasons for refusal

Effective date: 20041215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050214

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD03 Notification of appointment of power of attorney

Effective date: 20050214

Free format text: JAPANESE INTERMEDIATE CODE: A7423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050309

A61 First payment of annual fees (during grant procedure)

Effective date: 20050405

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110415

LAPS Cancellation because of no payment of annual fees