JP2001102817A - 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 - Google Patents

高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器

Info

Publication number
JP2001102817A
JP2001102817A JP27687299A JP27687299A JP2001102817A JP 2001102817 A JP2001102817 A JP 2001102817A JP 27687299 A JP27687299 A JP 27687299A JP 27687299 A JP27687299 A JP 27687299A JP 2001102817 A JP2001102817 A JP 2001102817A
Authority
JP
Japan
Prior art keywords
loop
inner conductor
strip line
ground
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27687299A
Other languages
English (en)
Inventor
Naoya Tamaoki
尚哉 玉置
Norio Masuda
則夫 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27687299A priority Critical patent/JP2001102817A/ja
Priority to US09/665,676 priority patent/US6396264B1/en
Publication of JP2001102817A publication Critical patent/JP2001102817A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Abstract

(57)【要約】 【課題】 ストリップ線路のシールド性能を強化して周
囲電磁ノイズの影響やクロストーク等の電磁的な干渉を
抑制する。 【解決手段】 多層回路基板に形成されたトリプレート
のストリップ線路１０３において、内導体１０１を挟む
二つのグランド１０２のパターン幅を内導体のパターン
幅の１０倍以下程度の有限の幅とし、またグランド１０
２の幅方向の両端において二つのグランドをヴィア１０
７を介して短絡し、そのヴィアをストリップ線路の伝送
方向となる長手方向に複数設ける。隣接するストリップ
線路１０４も同様の構成とする。従って各ストリップ線
路の断面は、一つの内導体が、それを挟む二つのグラン
ドと両側のヴィアで囲まれた形状となるので、周囲電磁
ノイズの影響やクロストーク等の電磁的な干渉が抑制さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ストリップ線路を
含む高周波回路に関し、特に、ストリップ線路のシール
ド性能を強化して周囲電磁ノイズの影響やクロストーク
等の電磁的な干渉を抑制する構造、及び該ストリップ線
路構造を用いた磁界検出器に関する。
【０００２】
【従来の技術】高周波回路においては、複数の回路素子
及び回路素子間を接続する伝送線路等の相互間で電磁波
の干渉が発生して、回路の特性劣化を招く可能性がある
ため、不要な電磁波を放射しやすい回路や外来電磁波の
影響を受けやすい回路に関しては、金属の筐体やプリン
ト回路基板の金属パターンを利用して電磁気的にシール
ドするなどの対策が種々行われている。
【０００３】また、伝送路のシールド性を高めるため
に、金属ストリップが表層に露出しているマイクロスト
リップ線路を、金属ストリップを内層として上下のグラ
ンド層で挟んでいるトリプレートのストリップ線路に変
更することもある。このトリプレートストリップ線路へ
の変更によって、少なくとも実装された回路素子からの
直接の電磁放射や外来電磁波の影響を抑えることがで
き、回路全体の特性劣化を抑制することに寄与する。
【０００４】ただし、トリプレートストリップ線路と言
えどもシールド性能は完全ではなく、例えば、同じ層に
形成された隣接するストリップ線路相互間のクロストー
ク等の問題もあり、その場合には、図１１に示されてい
るように内導体２００１を取り囲むように内導体２００
１の両側において上下のグランド２００２をヴィア２０
０３で電気的に接続し、このヴィアを伝送路方向に複数
設けて、隣接するストリップ線路とのアイソレーション
を高めるなどの対策が施されることもある。
【０００５】トリプレートストリップ線路は、マイクロ
ストリップ線路に比べ回路素子を実装する場合には不利
であるものの、回路素子間が離れていて比較的長い距離
を結ばなければならない場合には、このシールド性の高
いトリプレートストリップ線路を適用することが有用で
ある。したがって、実装回路の近傍ではマイクロストリ
ップ線路を用い、比較的長い回路間接続の場合にはトリ
プレートストリップ線路を用いることが有用である。
【０００６】また、一つの多層回路基板等で構成された
高周波回路モジュールを、別離している他の多層回路基
板等で構成された高周波回路モジュールに接続する場合
には、互いの送受信端子間に同軸線路などのシールド性
の高い伝送路を用いることが多い。
【０００７】図１２は、同軸線路を、多層回路基板に形
成された前述のストリップ線路に接続する最も簡単な方
法を示している。
【０００８】多層回路基板２１００における内導体２１
０１を二つのグランド２１０２で挟んだトリプレートス
トリップ線路２１０３において、内導体２１０１をヴィ
ア２１０４を経由して、最上層２１０５に設けられた一
定の面積を持つパッド２１０６に導き、そのパッド２１
０６に同軸線路２１０７の中心導体２１０８を半田２１
０９等の手段によって電気的に接続している。また、ス
トリップ線路２１０３のグランド２１０２をヴィア２１
１０を経由して、最上層に設けられたパッド２１１１に
導き、そのパッド２１１１に同軸線路２１０７の外導体
２１１２を半田２１１３等の手段によって電気的に接続
している。
【０００９】また、このようなトリプレートのストリッ
プ線路を用いて構成したシールディドループ型磁界検出
器に関する発明が特許出願されている（特願平１０−３
４６０３０号）。上記特許出願明細書に開示されている
トリプレートのストリップ線路を用いたシールディドル
ープ型磁界検出器の例を図１３に示す。
【００１０】図１３において、層数が少なくとも３層以
上の多層回路基板２２０１の露出していない一つの層に
内導体２２０２が形成され、その内導体の上下に絶縁体
を挟んでグランド２２０３が形成され、トリプレートの
ストリップ線路２２０４を構成している。上側のグラン
ドの上及び下側のグランドの下のうちの一方、または両
方に基板の強度を高めるために絶縁体を設ける場合もあ
る。
【００１１】左端からのびる直線状のストリップ線路が
リード部２２０５であり、右側で直角に曲がって方形に
形成している部分がループ部２２０６である。ループ部
２２０６の終端２２０７は、ストリップ線路２２０４の
グランド２２０３に短絡している。ループ部２２０６
は、右端に空隙２２０８を設けており、方形のループ開
口部２２０９を形成している。
【００１２】また、内導体２２０２をループ部の第１の
半周部２２１０に設けており、グランドの空隙２２０８
を横切った後にヴィア２２１１を介して第２の半周部２
２１２におけるグランドの端部と電気的に接続してい
る。
【００１３】以上の構成により、ループ開口部２２０９
を鎖交する磁界によって生じた出力がストリップ線路モ
ードとしてリード部２２０５の左端に伝搬する。
【００１４】
【発明が解決しようとする課題】前述のように、トリプ
レート型のストリップ線路は、内導体が上下のグランド
層で挟まれているため、上下方向ではグランド層により
そのシールド性能が高いが、横方向は解放状態であるた
めにシールド性能は高くなく、回路素子相互間を接続す
るストリップ線路として用いた場合でも、その電磁気的
にシールドは完全ではない。そのため、ストリップ線路
の内導体に対するシールド性能を高めるためには、上下
のグランド層を広くすることが従来は有効と考えられて
きた。
【００１５】また、図１１に示されているように、内導
体の両側において内導体を取り囲むように上下のグラン
ド間をヴィア接続して、隣接するストリップ線路とのア
イソレーションを高めることにより、同じ層に形成され
た隣接するストリップ線路相互間のクロストーク等の問
題をある程度解決することができるが、それでもヴィア
近傍での電磁界の乱れが存在する場合には、互いに電磁
気的干渉が発生するという問題があり、隣接するストリ
ップ線路とのアイソレーションは必ずしも十分ではなか
った。
【００１６】また、図１２に示されているように、スト
リップ線路と同軸線路を接続した場合、同軸線路の中心
導体２１０８が露出しているために、その近傍に搭載さ
れた回路素子や配線等から発せられる電磁界の影響を受
けやすい。さらに、外部からの作用によって基板の撓み
や同軸線路へのストレスがある場合には、半田や金属パ
ターンの剥離等が生じ、電気的な接続状態が劣化すると
いう問題があった。
【００１７】また、図１３に示されているような従来の
ストリップ線路構成のシールディドループ型磁界検出器
の右側にＰＣＢを配置し、この磁界検出器によりＰＣＢ
配線の近傍磁界を検出する場合、ＰＣＢ近傍、特に多数
の回路素子が搭載され高密度配線化されたＰＣＢ近傍の
電磁界は一様ではなく非常に乱れていることが多いの
で、そのような乱れた電磁界中にこの磁界検出器を配置
した場合には、いくらシールディドループ構造であると
は言っても目的とする磁界のみを検出することは困難で
ある。
【００１８】さらに、ストリップ線路の内導体の上下方
向はグランドがあるためシールド性能が高いが、横方向
は解放となっているためシールド性能が低い。そこにＰ
ＣＢ近傍のような乱れた電磁界が存在する場合には、目
的とする磁界以外の不要な電磁界を検出してしまい、計
測精度が劣化するという問題があった。
【００１９】本発明の目的は、ストリップ線路を含む高
周波回路において、特にストリップ線路のシールド性能
を強化して周囲電磁ノイズの影響やクロストーク等の電
磁的な干渉を抑制することにある。
【００２０】本発明の他の目的は、上記シールド性能を
強化したストリップ線路を用いてシールディドループ型
磁界検出器を構成することにある。
【００２１】
【課題を解決するための手段】本発明の請求項１乃至２
記載の高周波回路は、多層回路基板に形成されたトリプ
レートのストリップ線路が、内導体を挟む二つのグラン
ドのパターン幅を内導体のパターン幅よりも広い有限の
幅とし、またグランドの幅方向の両端において二つのグ
ランドをヴィア等を介して短絡し、そのヴィアをストリ
ップ線路の伝送方向となる長手方向に複数設け、したが
ってヴィアを含む断面において一つの内導体がそれを挟
む二つのグランドと両側のヴィアで囲まれて構成されて
いることを特徴とする。
【００２２】その結果、隣接するストリップ線路とグラ
ンド電流が干渉せず、電磁的な干渉も抑制され、シール
ド性能が向上する。例えば、従来の多層回路基板で多く
見られたベタの電源やグランドを共振器として発生する
多層回路基板全体に渡って発生する共振現象が抑制でき
る。
【００２３】本発明の請求項３記載の高周波回路は、請
求項１記載のトリプレートのストリップ線路を含むスト
リップ線路と、同軸線路との電気的な接続に関して、同
軸線路の先端に露出している中心導体を、ストリップ線
路を形成している多層回路基板の最上層にあるストリッ
プ線路の内導体に電気的に接続しているヴィアのスルー
ホールに挿入して半田付け等によって電気的に接続し、
また同軸線路の先端付近に露出している外導体を、スト
リップ線路のグランドに電気的に接続しているパッド等
の金属パターンに半田付け等によって電気的に接続した
ことを特徴とする。
【００２４】その結果、ストリップ線路と同軸線路の接
続不良を低減することができ、また同軸線路の中心導体
とストリップ線路の内導体を直接接続した状態に近いた
め、高周波特性に優れ、広帯域に渡って整合性の高い接
続が達成できる。
【００２５】本発明の請求項４記載の高周波回路は、請
求項３記載の高周波回路において、多層回路基板の最上
層に設けたグランドパターンとともに露出している同軸
線路の中心導体をシールドする金属筐体を、ストリップ
線路のグランド及び同軸線路の外導体に密着して半田付
け等により電気的に接続し、かつ前記金属筐体を多層基
板の両面からボルトとナットで固定したことを特徴とす
る。
【００２６】その結果、露出している同軸線路の中心導
体の周囲が導体で囲まれるためシールド性能が向上す
る。また機械的に強固になり、多層回路基板や同軸線路
へのストレスに対しても安定した接続状態を保つことが
できる。
【００２７】本発明の請求項５乃至８記載のシールディ
ドループ型磁界検出器は、トリプレートストリップ線路
により構成したシールディドループ型磁界検出器のリー
ド部あるいはループ部のストリップ線路を、請求項１の
ストリップ線路によって構成したことを特徴とする。
【００２８】その結果、ループ部で検出した磁界による
出力がストリップ線路モードとしてリード部に伝搬する
際に、ストリップ線路のシールド性能が向上しているた
めに伝搬するモードの漏洩及び周囲ノイズの影響が抑制
される。
【００２９】また、複雑な電磁界分布を示す測定対象物
に磁界検出部であるループを接近した場合にも、ループ
部のシールド性能が向上しているために、目的とする磁
界以外の不要な電磁界成分の影響を抑制し、信頼性の高
い磁界計測が可能になる。
【００３０】本発明の請求項９記載のシールディドルー
プ型磁界検出器は、上記のシールディドループ型磁界検
出器において、さらに内導体を有しないループ半周部
に、対向する二つのグランドパターンの幅方向の中央に
前記二つのグランドを電気的に短絡するヴィアを形成
し、前記ヴィアを前記ループ半周部に渡って複数設けた
ことを特徴とする。
【００３１】その結果、ループ部で検出した磁界による
出力がストリップ線路モードとしてリード部に伝搬する
が、ストリップ線路のシールド性能が向上しているため
に伝搬するモードの漏洩及び周囲ノイズの影響を抑制す
ることに寄与する。また、複雑な電磁界分布を示す測定
対象物に磁界検出部であるループを接近した場合にも、
ループ部のシールド性能が向上しているために、目的と
する磁界以外の不要な電磁界成分の影響を抑制し、信頼
性の高い磁界計測が可能になるとともに、さらに、内導
体を有しないループ半周部の二つのグランドの幅方向の
両端及び中央をヴィアで接続して短絡することでグラン
ドのインピーダンスが低下して信頼性の高い磁界計測が
可能になる。また、測定対象物からの不要な電磁界が二
つのグランドの間に入り込み、不要モードを生じさせて
特性を劣化させることを抑制する。
【００３２】
【発明の実施の形態】図１は、本発明の第１の実施の形
態を示す高周波回路の分解斜示図である。図１におい
て、層数が少なくとも３層の多層回路基板の露出してい
ない一つの層にストリップ線路の内導体１０１を形成
し、その内導体１０１の上下に絶縁体を挟んでグランド
１０２を形成して、トリプレートのストリップ線路１０
３を構成している。
【００３３】内導体１０１は、一定の幅を持つ細い金属
線あるいは金属膜であり、内導体１０１の上下に形成さ
れる二つのグランド１０２は、内導体１０１よりも１０
倍以下程度の有限の幅を持った金属パターンによって構
成されている。この二つのグランド１０２は同一の幅を
有する。しかし、従来の高周波回路のようにプリント回
路基板全体、または隣接するストリップ線路１０４や高
周波回路等の伝送路と共有されることはない。
【００３４】同様に、隣接するストリップ線路の内導体
１０５も一定の幅を持つ細い金属線あるいは金属膜であ
り、内導体１０５の上下に形成される二つのグランド１
０６は内導体１０５よりも１０倍以下程度の有限の幅を
持った金属パターンによって構成され、また、二つのグ
ランド１０６は同一の幅を有している。
【００３５】これによって、隣接するストリップ線路１
０３と１０４のグランド電流は互いに干渉せず、電磁的
な干渉も抑制され、シールド性能が向上する。例えば、
従来の多層回路基板で多く見られたベタの電源やグラン
ドを共振器として発生する多層回路基板全体に渡って発
生する共振現象が抑制できる。
【００３６】このように、ストリップ線路のグランド１
０２を以上述べたような有限の幅にした上で、さらにシ
ールド性能を高めるために、有限な幅を持つふたつのグ
ランドの幅方向の両端部をヴィア１０７によって電気的
に短絡している。このヴィア１０７はグランド１０２の
幅方向の両端部において、ストリップ線路１０３の伝送
方向である長手方向に複数形成してある。ヴィア１０７
の横方向の位置については、ヴィアの環状部のすべてま
たは一部がグランドパターンと導通していればよいが、
内導体１０１を中心として対称の位置に設けることが望
ましい。
【００３７】ヴィア１０７の長手方向の位置について
は、隣り合うヴィア１０８とのピッチが伝送信号波長の
１／６以下であることが望ましい。このように隣接する
ストリップ線路がアイソレーションを高めるためのヴィ
アをそれぞれ独立に設けることによって、電磁的干渉が
抑制されてシールド性能が向上する。
【００３８】図２は、本発明の第２の実施の形態を示す
高周波回路の分解斜示図であり、本発明の第１実施の形
態におけるストリップ線路と、同軸線路との接続構造に
関するものである。
【００３９】図２において、層数が少なくとも３層以上
の多層回路基板２００の露出していない一つの層に内導
体２０１を形成し、その内導体２０１の上下に絶縁体を
挟んでグランド２０２を形成し、トリプレートのストリ
ップ線路２０３を構成している。
【００４０】内層にある内導体２０１の長手方向の一端
をヴィア２０４で経由して、最上層２０５に導き、その
最上層２０５に形成しているパッド２０６に電気的に接
続している。同様に、ストリップ線路２０３の下側のグ
ランド２０７の長手方向の一端をヴィア２０８で経由し
て、上側のグランド２０９、つまり最上層２０５に導い
て二つのグランドを電気的に接続している。さらに、内
導体２０１のシールド性能を高めるために、内導体２０
１のヴィア２０４を囲むように複数のヴィア２０８を設
けている。
【００４１】一方、同軸線路２１０は、長手方向の先端
において中心導体２１１のみを残して外導体及び絶縁体
を適当な長さだけ削除している。同軸線路２１０として
は、例えばセミリジッド同軸ケーブルを使用している。
この同軸線路２１０を多層回路基板の最上層２０５に平
行に置いている。同軸線路２１０の中心導体２１１の先
端を丸みを持って曲げて、ストリップ線路の内導体２０
１と導通するために設けたヴィア２０４のスルーホール
に挿入し、半田付け２１２等の手段によってパッド２０
６に電気的に接続している。
【００４２】なお、この場合、半田２１２をスルーホー
ルに流し込むようにするとより良い電気的接続が得られ
る。また、同軸線路２１０の外導体２１３は、半田付け
２１４等の手段によって多層回路基板の最上層における
グランドに電気的に接続される。これによって接続不良
を減少させることができ、また同軸線路２１０の中心導
体２１１とストリップ線路の内導体２０１を直接接続し
た状態に近いため、高周波特性に優れ、広帯域に渡って
整合性の高い接続が達成できる。
【００４３】図３は、本発明の第３の実施の形態を示す
高周波回路の分解斜示図であり、本発明の第１実施の形
態におけるストリップ線路と、同軸線路との接続構造に
関するものである。
【００４４】この実施の形態では、層数が４層以上の多
層回路基板３００の露出していない一つの層に内導体３
０１を形成し、その内導体３０１の上下に絶縁体を挟ん
でグランド３０２を形成することにより、トリプレート
のストリップ線路３０３を構成している。
【００４５】内層にある内導体３０１の長手方向の一端
をヴィア３０４で経由して、最上層３０５に導き、その
最上層３０５に形成しているパッド３０６に接続してい
る。同様に、内層にあるグランド３０２の長手方向の一
端をヴィア３０７で経由して、最上層３０５に導き、そ
の最上層３０５に形成しているパッド３０８に接続して
いる。さらに、内導体３０１のシールドを高めるため
に、内導体３０１のヴィア３０４を囲むように複数のヴ
ィア３０７を設けている。
【００４６】この実施の形態は、多層回路基板の最上層
３０５とストリップ線路における上側のグランド３０９
を形成している層が同一の層ではなく、それらの間に別
の層がある場合である。一方、同軸線路３１０は長手方
向の一端において、中心導体３１１のみを残して外導体
及び絶縁体を適当な長さだけ削除している。同軸線路３
１０としては、例えばセミリジッド同軸ケーブルを使用
している。この同軸線路３１０を、多層回路基板の最上
層３０５に平行に置いている。
【００４７】同軸線路３１０の一端の中心導体３１１を
丸みを持って曲げて、ストリップ線路の内導体３０１と
導通するために設けたヴィア３０４に挿入し、半田付け
３１２等の手段によってパッド３０６に電気的に接続し
ている。なお、この場合に半田３１２をスルーホールに
流し込むようにするとより良い電気的接続が得られる。
また、同軸線路３１０の外導体３１３は、半田付け３１
４等の手段によって多層回路基板の最上層３０５におけ
るグランド用のパッド３０８に電気的に接続している。
【００４８】図４は、本発明の第４の実施の形態を示す
高周波回路の分解斜示図であり、本発明の第２実施の形
態において、露出している同軸線路の中心導体のシール
ド強化を図ったものである。
【００４９】この実施の形態では、第２の実施の形態に
おけるストリップ線路と同軸線路の接続構造において、
さらにシールド性能を高めるために、半田接続可能な金
属筐体または半田接続可能な金属でメッキ等の表面被膜
を有する筐体（以下、金属筐体と称す）４０１でストリ
ップ線路と同軸線路の接続部を覆っている。金属筐体４
０１としては、例えば銅製の筐体が用いられる。
【００５０】ストリップ線路４０２が形成された多層回
路基板４０３と同軸線路４０４の接続部を、角形に加工
された金属筐体４０１で覆い、同軸線路４０４を押さえ
つけるようにして同軸線路４０４の両側の少なくとも２
カ所をボルト４０５とナット４０６で多層回路基板４０
３に固定する。金属筐体４０１と多層回路基板４０３の
パッド４０７の接触面は平行になっており、良好な密着
性を持っている。
【００５１】さらに、金属筐体４０１は半田４０８付け
等の手段によって、中心導体４０９を取り囲むようにパ
ッド４０７に電気的に接続してもよい。金属筐体４０１
は同軸線路４０４に電気的に接触するようなサイズ及び
構造であり、半田付け等の手段によって両者を電気的に
接続することが望ましい。図４では金属筐体４０１が角
形となっているが、同軸線路４０４との密着性を高める
ために円弧型にできればさらにシールド性能は向上す
る。
【００５２】図５は、本発明の第５の実施の形態を示す
高周波回路の分解斜示図であり、本発明の第３実施の形
態において、露出している同軸線路の中心導体のシール
ド強化を図ったものであって、基本的構成は、上記第４
の実施の形態と同様である。
【００５３】ストリップ線路５０２が形成された多層回
路基板５０３と同軸線路５０４の接続部を、金属筐体５
０１で覆い、同軸線路５０４を押さえつけるようにして
同軸線路５０４の両側の少なくとも２カ所をボルト５０
５とナット５０６で多層回路基板５０３に固定する。金
属筐体５０１と多層回路基板５０３のパッド５０７の接
触面は平行になっており、良好な密着性を持っている。
【００５４】金属筐体５０１は半田付け５０８等の手段
によって、中心導体５０９を取り囲むようにパッド５０
７に電気的に接続してもよい。また、金属筐体５０１は
同軸線路５０４に電気的に接触するようなサイズ及び構
造であり、半田付け等の手段によって両者を電気的に接
続することが望ましい。図では金属筐体５０１が角形と
なっているが、同軸線路との密着性を高めるために円弧
型にできればさらにシールド性能は向上する。
【００５５】図６は、本発明の第６の実施の形態を示す
シールディドループ型磁界センサの分解斜示図であり、
本発明の第１の実施の形態によるストリップ線路構造を
採用することにより、シールド性能の向上を図ったもの
である。
【００５６】図６において、層数が少なくとも３層以上
の多層回路基板６０１の露出していない一つの層に内導
体６０２が形成され、その内導体の上下に絶縁体を挟ん
でグランド６０３が形成されて、トリプレートのストリ
ップ線路６０４を構成している。上側のグランドの上及
び下側のグランドの下のうちの一方、または両方に基板
の強度を高めるために絶縁体を設ける場合もある。
【００５７】左端からのびる直線状のストリップ線路が
リード部６０５であり、右側で直角に曲がって方形に形
成している部分がループ部６０６である。ループ部６０
６の終端６０７はストリップ線路６０４のグランド６０
３に短絡している。リード部６０５の二つのグランド６
０３は、その幅方向の両端でヴィア６０８を介して短絡
しており、このヴィア６０８は、リード部６０５の長手
方向に沿って複数設けられている。
【００５８】ループ部６０６は、右端に空隙６０９が設
けられた方形のループ開口部６１０を形成している。ま
た内導体６０２は、ループ部６０６の第１の半周部６１
１に設けられており、グランド６０３の空隙６０９を横
切った後にヴィア６１２を介して第２の半周部６１３に
おけるグランドの端部と電気的に接続している。
【００５９】以上の構成により、ループ開口部６１０を
鎖交する磁界によって生じた出力はストリップ線路モー
ドとしてリード部６０５を経由して左端に伝搬するが、
本実施の形態によれば、リード部６０５からのストリッ
プ線路モードの漏洩、及びリード部６０５から侵入する
周囲ノイズの影響が抑制され、信頼性の高い磁界計測が
可能となる。
【００６０】図７は、本発明の第７の実施の形態を示す
シールディドループ型磁界センサの分解斜示図であり、
本発明の第１の実施の形態によるストリップ線路構造を
リード部及びループ部の第１の半周部にまで延長して適
用することにより、シールド性能のより一層の向上を図
ったものである。
【００６１】図７において、層数が少なくとも３層以上
の多層回路基板７０１の露出していない一つの層に内導
体７０２が形成され、その内導体の上下に絶縁体を挟ん
でグランド７０３が形成され、トリプレートのストリッ
プ線路７０４を構成している。上側のグランドの上及び
下側のグランドの下のうちの一方、または両方に基板の
強度を高めるために絶縁体を設ける場合もある。
【００６２】左端からのびる直線状のストリップ線路が
リード部７０５であり、右側で直角に曲がって方形に形
成している部分がループ部７０６である。ループ部７０
６の終端７０７はストリップ線路７０４のグランド７０
３に短絡している。リード部７０５及びループ部７０６
の第１の半周部７０８を構成しているストリップ線路の
二つのグランド７０３は、その幅方向の両端でヴィア７
０９を介して短絡しており、そのヴィア７０９を長手方
向に沿って複数設けている。
【００６３】ループ部７０６は右端に空隙７１０を設け
ており、方形のループ開口部７１１を形成している。ま
た内導体７０２をループ部の第１の半周部７０８に設け
ており、グランドの空隙７１０を横切った後にヴィア７
１２を介して第２の半周部７１３におけるグランドの端
部と電気的に接続している。以上の構成により、ループ
開口部７１０を鎖交する磁界によって生じた出力はスト
リップ線路モードとしてリード部７０５を経由して左端
に伝搬する。
【００６４】本実施の形態によれば、ループ部の第１の
半周部７０８及びリード部７０５からのストリップ線路
モードの漏洩、あるいはループ部の第１の半周部７０８
及びリード部７０５から侵入する周囲ノイズの影響が抑
制され、より信頼性の高い磁界計測が可能となる。
【００６５】図８は、本発明の第８の実施の形態を示す
シールディドループ型磁界センサの分解斜示図であり、
本発明の第１の実施の形態によるストリップ線路構造
を、リード部及びループ部の第１の半周部にまで延長し
て適用するとともに、ループ部の第２の半周部にも適用
することにより、シールド性能のより一層の向上を図っ
たものである。
【００６６】図８において、層数が少なくとも３層以上
の多層回路基板８０１の露出していない一つの層に内導
体８０２が形成され、その内導体の上下に絶縁体を挟ん
でグランド８０３が形成され、トリプレートのストリッ
プ線路８０４を構成している。上側のグランドの上及び
下側のグランドの下のうちの一方、または両方に基板の
強度を高めるために絶縁体を設ける場合もある。
【００６７】左端からのびる直線状のストリップ線路が
リード部８０５であり、右側で直角に曲がって方形に形
成している部分がループ部８０６である。ループ部８０
６の終端８０７はストリップ線路８０４のグランド８０
３に短絡している。リード部８０５及びループ部８０６
の第１の半周部８０８を構成しているストリップ線路の
二つのグランド８０３は、その幅方向の両端でヴィア８
０９を介して短絡しており、そのヴィア８０９を長手方
向に沿って複数設けている。
【００６８】また、ループ部８０６の第２の半周部８１
０の二つのグランドにおける幅方向の両端もヴィア８１
１を介して短絡している。ループ部８０６は右端に空隙
８１２を設けており、方形のループ開口部８１３を形成
している。また内導体８０２をループ部８０６の第１の
半周部８０８に設けており、グランドの空隙８１２を横
切った後にヴィア８１４を介して第２の半周部８１０に
おけるグランドの端部と電気的に接続している。以上の
構成により、ループ開口部８１３を鎖交する磁界によっ
て生じた出力がストリップ線路モードとして左端に伝搬
する。
【００６９】本実施の形態によれば、ストリップ線路か
らのストリップ線路モードの漏洩、及びストリップ線路
から侵入する周囲ノイズの影響が抑制され、より信頼性
の高い磁界計測が可能となる。また、例えば磁界検出器
の右側に複雑な放射電磁界を有する磁界発生源があり、
磁界検出器が磁界発生源に接近した場合には、不要な電
磁界の影響を抑えて目的とする磁界成分のみを検出する
ことができ、信頼性の高い磁界計測が可能となる。
【００７０】さらに、本実施の形態によれば、内導体を
有しない第２のループ半周部８１０の両端でヴィア８１
１を介して二つのグランドが短絡されているので、グラ
ンドのインピーダンスが低くなって安定した磁界計測が
できる。また不要な電磁界が二つのグランドの間に入り
込み、不要なモードが生じることによる特性の劣化を抑
制することができる。
【００７１】図９は、本発明の第９の実施の形態を示す
シールディドループ型磁界センサの分解斜示図であり、
本発明の第１の実施の形態によるストリップ線路構造
を、リード部とループ部の第１及び第２の半周部を含め
て適用することにより、シールド性能のより一層の向上
を図ったものである。
【００７２】図９において、層数が少なくとも３層以上
の多層回路基板９０１の露出していない一つの層に内導
体９０２が形成され、その内導体の上下に絶縁体を挟ん
でグランド９０３が形成され、トリプレートのストリッ
プ線路９０４を構成している。上側のグランドの上及び
下側のグランドの下のうちの一方、または両方に基板の
強度を高めるために絶縁体を設ける場合もある。左端か
らのびる直線状のストリップ線路がリード部９０５であ
り、右側で直角に曲がって方形に形成している部分がル
ープ部９０６である。
【００７３】ループ部９０６の終端９０７はストリップ
線路９０４のグランド９０３に短絡している。リード部
９０５の二つのグランド９０３は、その幅方向の両端で
ヴィア９０８を介して短絡しており、そのヴィア９０８
を長手方向に複数設けている。また、ループ部９０６の
第１の半周部９０９及び第２の半周部９１０の二つのグ
ランドにおける幅方向の両端もヴィア９１１を介して短
絡している。
【００７４】ループ部９０６は右端に空隙９１２を設け
ており、方形のループ開口部９１３を形成している。ま
た内導体９０２をループ部の第１の半周部９０９に設け
ており、グランドの空隙９１２を横切った後にヴィア９
１４を介して第２の半周部９１０におけるグランドの端
部と電気的に接続している。以上の構成により、ループ
開口部９１３を鎖交する磁界によって生じた出力がスト
リップ線路モードとして左端に伝搬する。
【００７５】本実施の形態によれば、ストリップ線路か
らのストリップ線路モードの漏洩、及びストリップ線路
から侵入する周囲ノイズの影響が抑制され、信頼性の高
い磁界計測が可能となる。また、例えば磁界検出器の右
側に複雑な放射電磁界を有する磁界発生源があり、磁界
検出器が磁界発生源に接近した場合には、不要な電磁界
の影響を抑えて目的とする磁界成分のみを検出すること
ができ、信頼性の高い磁界計測が可能となる。
【００７６】さらに、内導体を有しない第２のループ半
周部９１０の両端でヴィア９１１を介して二つのグラン
ドを短絡することで、グランドのインピーダンスが低く
なって安定した磁界計測ができる。また不要な電磁界が
二つのグランドの間に入り込み、不要なモードを生じさ
せて特性を劣化させることを抑制する。
【００７７】図１０は、本発明の第１０の実施の形態を
示すシールディドループ型磁界センサの分解斜示図であ
り、本発明の第１の実施の形態によるストリップ線路構
造を、リード部とループ部の第１及び第２の半周部を含
めて適用するとともに、内導体を有しないループ部の第
２の半周部の幅方向の中央もヴィアを介して短絡するこ
とにより、シールド性能のより一層の向上を図ったもの
である。なお、この構造は第６〜第９の実施の形態に適
用可能であるが、ここでは、第９の実施の形態に適用し
た場合について説明する。
【００７８】図１０において、層数が少なくとも３層以
上の多層回路基板１００１の露出していない一つの層に
内導体１００２が形成され、その内導体の上下に絶縁体
を挟んでグランド１００３が形成され、トリプレートの
ストリップ線路１００４を構成している。上側のグラン
ドの上及び下側のグランドの下のうちの一方、または両
方に基板の強度を高めるために絶縁体を設ける場合もあ
る。
【００７９】左端からのびる直線状のストリップ線路が
リード部１００５であり、右側で直角に曲がって方形に
形成している部分がループ部１００６である。ループ部
１００６の終端１００７はストリップ線路１００４のグ
ランド１００３に短絡している。リード部１００６の二
つのグランド１００３は、その幅方向の両端でヴィア１
００８を介して短絡しており、そのヴィア１００８を長
手方向に複数設けている。
【００８０】また、ループ部の第１の半周部１００９及
び第２の半周部１０１０の二つのグランドにおける幅方
向の両端もヴィア１０１１を介して短絡し、長手方向に
複数設けている。さらに、内導体を有しないループ部１
００６の第２の半周部１０１０の二つのグランドにおけ
る幅方向の中央もヴィア１０１２を介して短絡し、長手
方向に複数設けている。
【００８１】ループ部１００６は、右端に空隙１０１３
を設けており、方形のループ開口部１０１４を形成して
いる。また内導体１００２をループ部１００６の第１の
半周部１００９に設けており、グランドの空隙１０１３
を横切った後にヴィア１０１５を介して第２の半周部１
０１０におけるグランドの端部と電気的に接続してい
る。以上の構成により、ループ開口部１０１４を鎖交す
る磁界によって生じた出力がストリップ線路モードとし
て左端に伝搬する。
【００８２】本実施の形態によれば、ストリップ線路か
らのストリップ線路モードの漏洩、及びストリップ線路
から侵入する周囲ノイズの影響が抑制され、信頼性の高
い磁界計測が可能となる。また、例えば磁界検出器の右
側に複雑な放射電磁界を有する磁界発生源があり、磁界
検出器が磁界発生源に接近した場合には、不要な電磁界
の影響を抑えて目的とする磁界成分のみを検出すること
ができ、信頼性の高い磁界計測が可能となる。
【００８３】さらに、内導体を有しない第２のループ半
周部１０１０の両端及び中央でヴィア１０１１、１０１
２を介して二つのグランドを短絡することで、グランド
のインピーダンスが低くなって安定した磁界計測ができ
る。また不要な電磁界が二つのグランドの間に入り込
み、不要なモードが生じることによる特性の劣化を抑制
することができる。
【００８４】
【発明の効果】本発明によれば、トリプレートのストリ
ップ線路におけるシールド性能を高めることができ、ス
トリップ線路と隣接する回路素子または他のストリップ
線路との相互間に生じる電磁的干渉、および周囲の電磁
ノイズの影響を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す分解斜示図で
ある。
【図２】本発明の第２の実施の形態を示す分解斜示図で
ある。
【図３】本発明の第３の実施の形態を示す分解斜示図で
ある。
【図４】本発明の第４の実施の形態を示す分解斜示図で
ある。
【図５】本発明の第５の実施の形態を示す分解斜示図で
ある。
【図６】本発明の第６の実施の形態を示す分解斜示図で
ある。
【図７】本発明の第７の実施の形態を示す分解斜示図で
ある。
【図８】本発明の第８の実施の形態を示す分解斜示図で
ある。
【図９】本発明の第９の実施の形態を示す分解斜示図で
ある。
【図１０】本発明の第１０の実施の形態を示す分解斜示
図である。
【図１１】従来例を示す分解斜示図である。
【図１２】従来例を示す分解斜示図である。
【図１３】従来例を示す分解斜示図である。
【符号の説明】
１０１，２０１，３０１，６０２，７０２，８０２，９
０２，１００２，２００１，２１０１，２２０２ 内導
体 １０２，２０２，３０２，６０３，７０３，８０３，９
０３，１００３，２００２，２１０２，２２０３ グラ
ンド １０３，２０３，３０３，４０２，５０２，６０４，７
０４，８０４，９０４，１００４，２１０３，２２０４
ストリップ線路 １０４ 隣接線路 １０５ 隣接線路の内導体 １０６ 隣接線路のグランド １０７，２０４，２０８，３０４，３０７，６０８，６
１２，７０８，７１２，８０９，８１１，８１１，８１
４，９０８，９１１，９１４，１００８，１０１１，１
０１２，１０１５，２００３，２１０４，２１１０，２
２０９ ヴィア１０８ 隣接するヴィア ２０５，３０５，２１０５ 最上層 ２０６，２０９，３０６，３０８，４０７，５０７，２
１０６，２１１１ パッド ２０７ 下側のグランド ２１０，３１０，４０４，５０４，２１０７ 同軸線路 ２１１，３１１，４０９，５０９，２１０８ 中心導体 ２１２，２１４，３１２，３１４，４０８，５０８，２
１０９，２１１３ 半田 ２１３，３１３，２１１２ 外導体 ３０９ 上側のグランド ４０１，５０１ 金属筐体 ４０３，５０３，６０１，７０１，８０１，９０１，１
００１，２２０１ 多層回路基板 ４０５，５０５ ボルト ４０６，５０６ ナット ６０５，７０５，８０５，９０５，１００５ リード部 ６０６，７０６，８０６，９０６，１００６ ループ部 ６０７，７０７，８０７，９０７，１００７ 終端 ６０９，７０９，８１２，９１２，１０１３，２２０６
空隙 ６１０，７１０，８１３，９１３，１０１４，２２０７
ループ開口部 ６１１，７１１，８０８，９０９，１００９，２２０８
第１のループ半周部 ６１３，７１３，８１０，９１０，１０１０ 第２のル
ープ半周部 ２２０５ 直線状線路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 多層回路基板に形成されたトリプレート
    のストリップ線路を含む高周波回路において、 前記ストリップ線路は、前記多層回路基板の露出してい
    ない一つの層に形成された内導体と、前記内導体に沿
    い、そのパターン幅が前記内導体のパターン幅よりも広
    い有限の幅を有して前記内導体を挟む二つのグランド
    と、前記ストリップ線路の伝送方向となる長手方向に沿
    って設けられるとともに、前記グランドの幅方向の両端
    部において前記二つのグランドを短絡する複数のヴィア
    とからなり、前記ヴィアを含む断面において、前記内導
    体がそれを挟む前記二つのグランドと前記グランドの両
    側に設けられた前記ヴィアで囲まれた構成となっている
    ことを特徴とする高周波回路。
  2. 【請求項２】 前記グランドのパターン幅は、前記内導
    体のパターン幅の１０倍以下程度の有限の幅であること
    を特徴とする請求項１記載の高周波回路。
  3. 【請求項３】 前記多層回路基板の最上層に、その先端
    部から露出している中心導体を、前記多層回路基板の最
    上層に形成され、前記ストリップ線路の内導体に電気的
    に接続されているヴィアのスルーホールに挿入して半田
    付け等によって電気的に接続するとともに、その先端付
    近に露出している外導体を、前記ストリップ線路のグラ
    ンドと電気的に接続されているパッド等の金属パターン
    に半田付け等によって電気的に接続した同軸線路を備え
    ていることを特徴とする請求項１または２記載の高周波
    回路。
  4. 【請求項４】 前記多層回路基板の最上層に設けたグラ
    ンドパターンおよび前記露出している同軸線路の中心導
    体をシールドする金属筐体を、前記ストリップ線路のグ
    ランド及び同軸線路の外導体に密着して半田付け等によ
    り電気的に接続し、かつ前記金属筐体を多層基板の両面
    からボルトとナットで固定したことを特徴とする請求項
    ３記載の高周波回路。
  5. 【請求項５】 多層回路基板の露出していない一つの層
    に形成された内導体と該内導体の上下に絶縁体を挟んで
    形成された二つのグランドとからなるトリプレートのス
    トリップ線路によって構成されたリード部と、その先端
    部に空隙を有するループ開口部が形成された前記グラン
    ドおよび、前記ループ開口部の第１の半周部と前記空隙
    を横切る位置に渡って設けられ、前記空隙を横切った後
    にヴィアを介して前記ループ開口部の第２の半周部にお
    ける前記グランドの端部と電気的に接続される前記内導
    体を有するループ部からなり、前記ループ開口部を鎖交
    する磁界によって生じた出力をストリップ線路モードと
    して前記リード部に伝搬するシールディドループ型磁界
    検出器において、 前記リード部のストリップ線路が、請求項１または２記
    載のストリップ線路によって構成されていることを特徴
    とするシールディドループ型磁界検出器。
  6. 【請求項６】 前記ループ部における前記二つのグラン
    ドの幅方向の両端をヴィアで短絡し、そのヴィアをグラ
    ンドの周縁に沿って複数設けたことを特徴とする請求項
    ５記載のシールディドループ型磁界検出器。
  7. 【請求項７】 多層回路基板の露出していない一つの層
    に形成された内導体と該内導体の上下に絶縁体を挟んで
    形成された二つのグランドとからなるトリプレートのス
    トリップ線路によって構成されたリード部と、その先端
    部に空隙を有するループ開口部が形成された前記グラン
    ドおよび、前記ループ開口部の第１の半周部と前記空隙
    を横切る位置に渡って設けられ、前記空隙を横切った後
    にヴィアを介して前記ループ開口部の第２の半周部にお
    ける前記グランドの端部と電気的に接続される前記内導
    体を有するループ部からなり、前記ループ開口部を鎖交
    する磁界によって生じた出力をストリップ線路モードと
    して前記リード部に伝搬するシールディドループ型磁界
    検出器において、 前記リード部および前記ループ部の第１の半周部のスト
    リップ線路が、請求項１または２記載のストリップ線路
    によって構成されていることを特徴とするシールディド
    ループ型磁界検出器。
  8. 【請求項８】 前記内導体を有しない前記第２の半周部
    における前記二つのグランドの幅方向の両端をヴィアで
    短絡し、かつ、前記ヴィアを前記グランドのループ周縁
    に沿って複数設けたことを特徴とする請求項７記載のシ
    ールディドループ型磁界検出器。
  9. 【請求項９】 前記内導体を有しない第２のループ半周
    部における前記二つのグランドパターンの幅方向の中央
    において前記二つのグランドをヴィアで短絡し、かつ、
    前記ヴィアを前記第２のループ半周部に渡って複数設け
    たことを特徴とする請求項６〜８のいずれかに記載のシ
    ールディドループ型磁界検出器。
JP27687299A 1999-09-29 1999-09-29 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 Pending JP2001102817A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27687299A JP2001102817A (ja) 1999-09-29 1999-09-29 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
US09/665,676 US6396264B1 (en) 1999-09-29 2000-09-20 Triplate striplines used in a high-frequency circuit and a shielded-loop magnetic field detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27687299A JP2001102817A (ja) 1999-09-29 1999-09-29 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002215794A Division JP3633593B2 (ja) 2002-07-24 2002-07-24 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器

Publications (1)

Publication Number Publication Date
JP2001102817A true JP2001102817A (ja) 2001-04-13

Family

ID=17575592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27687299A Pending JP2001102817A (ja) 1999-09-29 1999-09-29 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器

Country Status (2)

Country Link
US (1) US6396264B1 (ja)
JP (1) JP2001102817A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003086033A1 (de) * 2002-04-09 2003-10-16 Ppc Electronic Ag Leiterplatte sowie verfahren zu ihrer herstellung
JP2004069337A (ja) * 2002-08-01 2004-03-04 Ryowa Denshi Kk 磁気センサ、側面開放型ｔｅｍセル、およびこれらを利用した装置
US6882542B2 (en) 2002-09-19 2005-04-19 Nec Corporation Electronic apparatus
US6980068B2 (en) 2002-03-01 2005-12-27 Ryowa Electronics Co., Ltd. System for and method of interconnecting high-frequency transmission lines
JP2007187539A (ja) * 2006-01-13 2007-07-26 Hitachi Ltd 磁界プローブ装置及び磁界の測定方法
US7642878B2 (en) 2006-09-13 2010-01-05 Samsung Electro-Mechanics Co., Ltd. Plural signal transmission line circuits having a reference plane with separation slots therein corresponding to the plural signal transmission lines
JP2010273048A (ja) * 2009-05-20 2010-12-02 Mitsubishi Electric Corp 実時間遅延線路
JP2011082525A (ja) * 2009-10-12 2011-04-21 Internatl Business Mach Corp <Ibm> セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム（高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御）
JP2013510407A (ja) * 2009-11-06 2013-03-21 モレックス インコーポレイテド 多層回路部材とそのためのアセンブリ
JP2013072822A (ja) * 2011-09-29 2013-04-22 Hitachi Ltd 電流プローブ、電流プローブ計測システム及び電流プローブ計測方法
JP2014513473A (ja) * 2011-04-13 2014-05-29 タイコ・ファイヤー・アンド・セキュリティ・ゲーエムベーハー 近距離場用途用小型広帯域ループ・アンテナ
JP2014522172A (ja) * 2011-07-22 2014-08-28 日本テキサス・インスツルメンツ株式会社 ループアンテナ
JP2014192497A (ja) * 2013-03-28 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6257864B1 (ja) * 2017-03-27 2018-01-10 三菱電機株式会社 電磁界プローブ
CN113316308A (zh) * 2021-04-22 2021-08-27 荣耀终端有限公司 一种柔性电路板
CN113330643A (zh) * 2019-01-23 2021-08-31 株式会社村田制作所 天线模块以及通信装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311041A1 (de) * 2003-03-13 2004-10-07 Kathrein-Werke Kg Hochfrequenz-Verbindung bzw. Hochfrequenz-Verteilnetzwerk
KR100898247B1 (ko) * 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
KR101378027B1 (ko) 2009-07-13 2014-03-25 가부시키가이샤 무라타 세이사쿠쇼 신호선로 및 회로기판
US8207796B2 (en) * 2009-10-20 2012-06-26 Delphi Technologies, Inc. Stripline termination circuit having resonators
CN102595775B (zh) * 2012-03-05 2015-05-06 海能达通信股份有限公司 一种印刷电路板上电源的布线方法和印刷电路板
US9781825B2 (en) * 2013-02-18 2017-10-03 Dell Products L.P. Flex circuit, an information handling system, and a method of manufacturing a flexible circuit
US9660315B2 (en) * 2015-06-10 2017-05-23 Raytheon Company Ground structures between resonators for distributed electromagnetic wave filters
CN107768345A (zh) * 2017-10-27 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
JP7076347B2 (ja) * 2018-09-18 2022-05-27 日本特殊陶業株式会社 導波管
CN113227802A (zh) * 2018-12-17 2021-08-06 G&W电气公司 电传感器组合件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117701A (ja) 1982-01-06 1983-07-13 Nec Corp 高周波ストリツプ線路
US5070737A (en) * 1989-02-10 1991-12-10 National Research Development Corporation Transducer which determines a position of an object by modifying differential pulses
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
JPH09283930A (ja) 1996-04-12 1997-10-31 Oki Electric Ind Co Ltd 多層プリント配線板の構造及び製造方法
JP2970615B2 (ja) 1997-08-29 1999-11-02 日本電気株式会社 磁界検出器
JP2000171504A (ja) 1998-12-04 2000-06-23 Nec Corp 半導体評価装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980068B2 (en) 2002-03-01 2005-12-27 Ryowa Electronics Co., Ltd. System for and method of interconnecting high-frequency transmission lines
WO2003086033A1 (de) * 2002-04-09 2003-10-16 Ppc Electronic Ag Leiterplatte sowie verfahren zu ihrer herstellung
JP2004069337A (ja) * 2002-08-01 2004-03-04 Ryowa Denshi Kk 磁気センサ、側面開放型ｔｅｍセル、およびこれらを利用した装置
US6882542B2 (en) 2002-09-19 2005-04-19 Nec Corporation Electronic apparatus
JP2007187539A (ja) * 2006-01-13 2007-07-26 Hitachi Ltd 磁界プローブ装置及び磁界の測定方法
US7642878B2 (en) 2006-09-13 2010-01-05 Samsung Electro-Mechanics Co., Ltd. Plural signal transmission line circuits having a reference plane with separation slots therein corresponding to the plural signal transmission lines
JP2010273048A (ja) * 2009-05-20 2010-12-02 Mitsubishi Electric Corp 実時間遅延線路
JP2011082525A (ja) * 2009-10-12 2011-04-21 Internatl Business Mach Corp <Ibm> セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム（高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御）
JP2013510407A (ja) * 2009-11-06 2013-03-21 モレックス インコーポレイテド 多層回路部材とそのためのアセンブリ
JP2014513473A (ja) * 2011-04-13 2014-05-29 タイコ・ファイヤー・アンド・セキュリティ・ゲーエムベーハー 近距離場用途用小型広帯域ループ・アンテナ
KR101874323B1 (ko) * 2011-04-13 2018-07-05 타이코 파이어 앤 시큐리티 게엠베하 니어 필드 애플리케이션들을 위한 소형 광대역 루프 안테나
JP2014522172A (ja) * 2011-07-22 2014-08-28 日本テキサス・インスツルメンツ株式会社 ループアンテナ
JP2013072822A (ja) * 2011-09-29 2013-04-22 Hitachi Ltd 電流プローブ、電流プローブ計測システム及び電流プローブ計測方法
JP2014192497A (ja) * 2013-03-28 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6257864B1 (ja) * 2017-03-27 2018-01-10 三菱電機株式会社 電磁界プローブ
WO2018179045A1 (ja) * 2017-03-27 2018-10-04 三菱電機株式会社 電磁界プローブ
CN113330643A (zh) * 2019-01-23 2021-08-31 株式会社村田制作所 天线模块以及通信装置
JPWO2020153068A1 (ja) * 2019-01-23 2021-11-04 株式会社村田製作所 アンテナモジュール及び通信装置
JP7115568B2 (ja) 2019-01-23 2022-08-09 株式会社村田製作所 アンテナモジュール及び通信装置
CN113316308A (zh) * 2021-04-22 2021-08-27 荣耀终端有限公司 一种柔性电路板

Also Published As

Publication number Publication date
US6396264B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
JP2001102817A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP3710652B2 (ja) ストリップライン給電装置
KR100282274B1 (ko) 입체적으로 스트립선로를 사용한 전송회로
US8198954B2 (en) Impedance matched circuit board
JP4125570B2 (ja) 電子装置
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
JPH033289A (ja) ツイスト・プリント配線
JP4656212B2 (ja) 接続方法
JP2000286587A (ja) 外部ケーブル接続用コネクタ部の電磁シールド構造
JPWO2020130010A1 (ja) 伝送線路部材
JPWO2018151134A1 (ja) 電子機器
JPH09199818A (ja) グランド間接続構造
JP2000077802A (ja) 伝送時間とインピ―ダンス制御のための各種開口パタ―ンのあるシ―ルド平面を具えた基板
US6717494B2 (en) Printed-circuit board, coaxial cable, and electronic device
JP3633593B2 (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP3635873B2 (ja) ストリップライン給電装置
WO2009119849A1 (ja) 複合配線基板
JPH10327004A (ja) 同軸コネクタを有する回路モジュール
JPH0637412A (ja) プリント配線板
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
JP2008263360A (ja) 高周波基板装置
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP2002185201A (ja) 高周波用配線基板
JP4694035B2 (ja) 配線構造基板