JP2011082525A - セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム(高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御) - Google Patents
セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム(高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御) Download PDFInfo
- Publication number
- JP2011082525A JP2011082525A JP2010228875A JP2010228875A JP2011082525A JP 2011082525 A JP2011082525 A JP 2011082525A JP 2010228875 A JP2010228875 A JP 2010228875A JP 2010228875 A JP2010228875 A JP 2010228875A JP 2011082525 A JP2011082525 A JP 2011082525A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vcs
- line
- lines
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09681—Mesh conductors, e.g. as a ground plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 この多層セラミック・パッケージは、それぞれが1つまたは複数の信号線を有する複数の信号層と、それぞれが電圧(Vdd)電力接続または接地(Gnd)接続のうちの1つを提供する複数のビアと、1つまたは複数の信号層に隣接する少なくとも1つの基準メッシュ層と、複数の信号層内の第1の信号線の第1の側面上に延びる第1のVCS線および第1の信号線の第2の対向側面上に延びる第2のVCS線を備えた複数のビア接続共面タイプ・シールド(VCS)線とを含む。複数のVCS線のそれぞれは、そのVCS線が延びる指向性経路に沿って位置する1つまたは複数のビアと相互接続し、それを通り越して延びる。信号線に対するVCS線の配置により、セラミック・パッケージ内の結合ノイズが低減され、インピーダンス不連続が制御される。
【選択図】 図3
Description
320、325、330、335 メッシュ面
360 S1トレース
361 S2トレース
362 S3トレース
363 S4トレース
364 S5犠牲トレース
365 S6トレース
366 S7トレース
367 S8トレース
368 S9トレース
340〜346 接地(Gnd)ビア
350〜356 電圧(Vdd)電力ビア
370〜375 ビア接続共面タイプ・シールド(VCS)構造/線
Claims (20)
- それぞれが1つまたは複数の信号線を有する複数の信号層と、
セラミック・パッケージ内に配置され、それぞれのビアが電圧(Vdd)電力接続または接地(Gnd)接続のうちの1つを提供する複数のビアと、
前記複数の信号層のうちの1つまたは複数の信号層に隣接する少なくとも1つの基準メッシュ層であって、前記少なくとも1つの基準メッシュ層のそれぞれが電圧電力接続または接地接続のいずれか一方に接続される、少なくとも1つの基準メッシュ層と、
複数のビア接続共面タイプ・シールド(VCS)線であって、第1のVCS線が前記複数の信号層のうちの1つの信号層内の第1の信号線の第1の側面に沿って延び、第2の共面シールド線が前記第1の信号線の第2の対向側面に沿って延びる、複数のビア接続共面タイプ・シールド(VCS)線とを含み、
前記複数のVCS線のそれぞれが、前記VCS線が延びる指向性経路を横切って延びる前記複数のビアのうちの1つまたは複数のビアと相互接続し、それを通り越して延びる、
多層セラミック・パッケージ。 - 前記複数のビアのうちの選択ビアとVCS線との相互接続の周期性により、前記セラミック・パッケージ内の相互接続間のノイズ結合の低減が提供される、請求項1記載の多層セラミック・パッケージ。
- 前記複数のVCS線のそれぞれが1つまたは複数の隣接信号線の長さに対して少なくとも第1のしきい長の分だけ延び、前記第1のしきい長が、隣接信号線間のノイズ結合が実質的に低減され、インピーダンス不連続が制御される長さである、請求項1記載の多層セラミック・パッケージ。
- 前記複数のビアが前記複数の信号層のうちの1つまたは複数の信号層および前記複数の基準メッシュ層のうちの1つまたは複数の基準メッシュ層を貫通して垂直に延び、
VCS線に結合された各ビアが、前記ビアによる共振が実質的に解消される所定の最大しきい間隔未満の距離だけ次の隣接ビアから分離される、
請求項1記載の多層セラミック・パッケージ。 - 前記複数のVCS線のそれぞれが、前記VCS線によってシールドされる前記信号線の前記長さに沿って平行方向に延びる、請求項1記載の多層セラミック・パッケージ。
- 前記複数のVCS線がxy平面対構造内の層間で互いに直交するように延びる、請求項1記載の多層セラミック・パッケージ。
- 前記信号線間に位置する前記1つまたは複数のVCS線が前記信号線間の電場および磁場をブロックし、前記信号線間の相互キャパシタンスおよび相互インダクタンスを低減し、それが前記信号線間のクロストークをさらに低減する、請求項1記載の多層セラミック・パッケージ。
- 前記多層セラミック・パッケージがガラスセラミック・パッケージである、請求項1記載の多層セラミック・パッケージ。
- 請求項1記載の前記多層セラミック・パッケージを使用して製造された集積回路。
- セラミック・パッケージの製作システムにおいて、セラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法であって、
少なくとも1つの基準メッシュ層を設けるステップと、
複数の信号トレース層を設けるステップであって、それぞれの信号層が1つまたは複数の信号線を有し、
前記少なくとも1つの基準メッシュ層が前記複数の信号層のうちの1つまたは複数の信号層に隣接する、前記設けるステップと、
前記少なくとも1つの基準メッシュ層の各セクションを通って複数のビアを配置するステップであって、前記複数のビアのうちのそれぞれのビアが電圧(Vdd)電力接続または接地(Gnd)接続のうちの1つを提供する、前記配置するステップと、
前記1つまたは複数の信号線に対して複数のビア接続共面タイプ・シールド(VCS)線を選択的に配置するステップであって、第1のVCS線が前記複数の信号層内の第1の信号線の第1の側面に沿って延び、第2のVCS線が前記第1の信号線の第2の対向側面に沿って延び、
前記複数のVCS線のそれぞれが、前記VCS線が延びる指向性経路内に位置する前記複数のビアのうちの1つまたは複数のビアと相互接続し、それを通り越して延びる、前記選択的に配置するステップと、
を含む、方法。 - 前記複数の信号トレースに対応する隣接ビア間の最大しきい間隔を決定するステップと、
前記最大しきい間隔未満の距離だけ隣接ビアを分離する配線/トレース層の構成を提供するステップと、
前記VCS線のしきい長を計算するモジュール・クロストーク低減(MCR)ユーティリティを前記製作システムのプロセッサが実行するステップと、
前記しきい長に基づいて前記VCS線の最小長を選択するステップと、
をさらに含み、
前記複数のVCS線を選択的に配置するステップが、前記複数の信号トレース内の1つの信号トレースの第1の側面上に少なくとも前記最小長の第1のVCS線を配置し、前記信号トレースの第2の側面上に同じく少なくとも前記最小長の第2のVCS線を配置するステップを含み、前記第1のVCS線および前記第2のVCS線が前記信号トレースに平行に配置される、請求項10記載の方法。 - 前記最大しきい間隔を決定するステップが、
前記最大しきい間隔の値として、それ以下で共振の発生が実質的に回避される間隔値を計算するステップ
をさらに含み、
前記共振が隣接ビア間の分離に依存する、請求項11記載の方法。 - 前記共面シールド線の前記最小長を選択するステップが、
前記しきい長より大きい前記VCS線の長さを選択するステップであって、関心のある周波数で、前記VCS線の前記最小長がキャパシタンスによるクロストークの発生を実質的に回避する、前記選択するステップ
をさらに含む、請求項11記載の方法。 - 前記VCS線の前記最小長を選択するステップが、
前記複数の信号トレース内の前記信号トレースの信号トレース長を識別するステップと、
前記VCS線の前記最小長として、(a)前記しきい長、および(b)前記信号トレース長に少なくとも等しいかまたはそれより大きい、選択された長さを選択するステップと、
をさらに含む、請求項11記載の方法。 - 第2の信号層内の第2のVCS線に対して第1の信号層内の第1のVCS線の直交配置を提供するステップであって、前記第1の信号層が前記第2の信号層に対して垂直に構成される、前記提供するステップ
をさらに含む、請求項11記載の方法。 - 前記少なくとも1つのメッシュ面を接地ビアおよび電圧電力ビアのうちの1つに接続するステップであって、前記少なくとも1つの基準メッシュ層のそれぞれが、電圧(Vdd)電力接続または接地(Gnd)接続のいずれか一方に接続される、前記接続するステップと、
前記VCS線を信号トレースの平面に平行に延ばすステップと、
(a)第1の側面上の接地ビアと第2の側面上の電力供給ビアとの間に信号トレースを配置するプロセスと、(b)あるタイプのビアに基づいてビアを配置するための第2の交互配置で第1のタイプのビアと第2のタイプのビアを構成するプロセスにより、ビアおよび信号トレースの第1の交互配置を提供するステップであって、
前記第1のタイプのビアが接地ビアであり、前記第2のタイプのビアが電力供給ビアである、前記提供するステップと、
前記第2の交互配置でVCS線を接地ビアおよび電力供給ビアに接続するステップと、
をさらに含む、請求項11記載の方法。 - 高速セラミック・パッケージの製作および設計時に使用するためのコンピュータ・プログラムであって、
コンピュータ可読媒体と、
前記コンピュータ可読媒体上のプログラム・コードであって、データ処理装置内で実行されたときに、
少なくとも1つの基準メッシュ層を設ける機能と、
複数の信号トレース層を設ける機能であって、それぞれの信号層が1つまたは複数の信号トレース/線を有し、
前記少なくとも1つの基準メッシュ層が前記複数の信号層のうちの1つまたは複数の信号層に隣接する、前記設ける機能と、
前記少なくとも1つの基準メッシュ層の各セクションに複数のビアを配置する機能であって、それぞれのビアが電圧(Vdd)電力接続または接地(Gnd)接続のうちの1つを提供する、前記配置する機能と、
前記1つまたは複数の信号線に対して複数のビア接続共面タイプ・シールド(VCS)線を選択的に配置する機能であって、第1のVCS線が前記複数の信号層内の第1の信号線の第1の側面上に延び、第2のVCS線が前記第1の信号線の第2の対向側面上に延び、
前記複数のVCS線のそれぞれが、前記VCS線が延びる指向性経路に沿って位置する前記複数のビアのうちの1つまたは複数のビアと相互接続し、それを通り越して延びる、前記選択的に配置する機能と、
を提供するプログラム・コードと、
を含む、コンピュータ・プログラム。 - 前記プログラム・コードが、
前記複数の信号トレースに対応する隣接ビア間の最大しきい間隔を決定するためのコードと、
前記最大しきい間隔未満の距離だけ隣接ビアを分離する配線/トレース層の構成を提供するためのコードと、
前記VCS線のしきい長を計算するモジュール・クロストーク低減(MCR)ユーティリティを前記プロセッサが実行するためのコードと、
前記しきい長に基づいて前記VCS線の最小長を選択するためのコードと、
をさらに含み、
前記複数のVCS線を選択的に配置する機能が、前記複数の信号トレース内の1つの信号トレースの第1の側面上に少なくとも前記最小長の第1のVCS線を配置し、前記信号トレースの第2の側面上に同じく少なくとも前記最小長の第2のVCS線を配置する機能を含み、前記第1のVCS線および前記第2のVCS線が前記信号トレースに平行に配置される、請求項17記載のコンピュータ・プログラム。 - 前記最大しきい間隔を決定するためのプログラム・コードが、
前記最大しきい間隔の値として、それ以下で共振の発生が実質的に回避される間隔値を計算するためのプログラム・コードであって、前記共振が隣接ビア間の分離に依存する、プログラム・コード
をさらに含み、
前記VCS線の前記最小長を選択するためのプログラム・コードが、
前記しきい長より大きい前記VCS線の長さを選択するためのプログラム・コードであって、関心のある周波数で、前記VCS線の前記最小長がキャパシタンスによるクロストークの発生を実質的に回避する、前記選択するためのプログラム・コードと、
前記複数の信号トレース内の前記信号トレースの信号トレース長を識別するためのプログラム・コードと、
前記VCS線の前記最小長として、(a)前記しきい長、および(b)前記信号トレース長に少なくとも等しいかまたはそれより大きい、選択された長さを選択するためのプログラム・コードと、
をさらに含む、請求項17記載のコンピュータ・プログラム。 - 前記プログラム・コードが、
前記少なくとも1つのメッシュ面を接地ビアおよび電圧電力ビアのうちの1つに接続するためのコードであって、前記少なくとも1つの基準メッシュ層のそれぞれが、電圧(Vdd)電力接続または接地(Gnd)接続のいずれか一方に接続される、前記接続するためのコードと、
前記VCS線を信号線の平面に平行に延ばすためのコードと、
(a)第1の側面上の接地ビアと第2の側面上の電力供給ビアとの間に信号線を配置するプロセスと、(b)あるタイプのビアに基づいてビアを配置するための第2の交互配置で第1のタイプのビアと第2のタイプのビアを構成するプロセスにより、ビアおよび信号線の第1の交互配置を提供するためのコードであって、
前記第1のタイプのビアが接地ビアであり、前記第2のタイプのビアが電力供給ビアである、前記提供するためのコードと、
前記第2の交互配置でVCS線を接地ビアおよび電力供給ビアに接続するためのコードと、
をさらに含む、請求項17記載のコンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/577259 | 2009-10-12 | ||
US12/577,259 US8288657B2 (en) | 2009-10-12 | 2009-10-12 | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082525A true JP2011082525A (ja) | 2011-04-21 |
JP5650974B2 JP5650974B2 (ja) | 2015-01-07 |
Family
ID=43853933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228875A Expired - Fee Related JP5650974B2 (ja) | 2009-10-12 | 2010-10-08 | セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム(高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御) |
Country Status (3)
Country | Link |
---|---|
US (2) | US8288657B2 (ja) |
JP (1) | JP5650974B2 (ja) |
KR (1) | KR101211285B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115430A (ja) * | 2011-11-28 | 2013-06-10 | Internatl Business Mach Corp <Ibm> | 交互間隔を備えるメッシュ平面を作製するための多層セラミック・パッケージ、方法、システム、およびコンピュータ読み取り可能媒体 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8927879B2 (en) | 2010-11-22 | 2015-01-06 | International Business Machines Corporation | Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures |
CN103778266A (zh) * | 2012-10-18 | 2014-05-07 | 鸿富锦精密工业(深圳)有限公司 | 信号线走线检查系统及方法 |
US9113555B2 (en) | 2012-12-21 | 2015-08-18 | Intel Corporation | Apparatus for differential far-end crosstalk reduction |
US20140252638A1 (en) * | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Vertical interconnects crosstalk optimization |
CN104470266A (zh) * | 2014-12-09 | 2015-03-25 | 深圳怡化电脑股份有限公司 | 一种控制高速pcb信号阻抗的方法 |
WO2017111834A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices |
DE112017006314B4 (de) | 2016-12-15 | 2022-12-29 | Fraunhofer-Gesellschaft | Vorrichtung für Spannungsverteilungen, Verfahren zum Zusammensetzen eines Spannungsverteilungsnetzes für mehrere integrierte Schaltungen und Nichttransitorisches oder transitorisches computerlesbares Medium |
WO2019232172A1 (en) * | 2018-05-30 | 2019-12-05 | University Of Kansas | Multipurpose front-end board to characterize solid-state sensors for particle detection |
US10652998B2 (en) | 2018-09-21 | 2020-05-12 | International Business Machines Corporation | Multilayer ceramic electronic package with modulated mesh topology |
US11071197B2 (en) | 2018-09-21 | 2021-07-20 | International Business Machines Corporation | Multilayer ceramic electronic package with modulated mesh topology and alternating rods |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021A (en) * | 1849-01-09 | Cast-iron cab-wheel | ||
JPH044405U (ja) * | 1990-04-25 | 1992-01-16 | ||
JPH05343601A (ja) * | 1992-02-03 | 1993-12-24 | Ncr Internatl Inc | 集積回路の接続システム |
JPH0653351A (ja) * | 1992-05-20 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | 多層配線を有する電子パッケージ基板及び方法 |
JPH0883295A (ja) * | 1994-07-29 | 1996-03-26 | Hewlett Packard Co <Hp> | コンピュータ支援設計方法及び装置 |
JP2000020573A (ja) * | 1998-07-03 | 2000-01-21 | Nec Corp | プリント基板配線処理システム及び方法 |
JP2001007518A (ja) * | 1999-06-24 | 2001-01-12 | Kyocera Corp | 多層配線基板 |
JP2001102817A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
WO2007077623A1 (ja) * | 2006-01-04 | 2007-07-12 | Fujitsu Limited | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム |
JP2009151364A (ja) * | 2007-12-18 | 2009-07-09 | Ydc Corp | 基板設計装置 |
JP2009224475A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | プリント配線板 |
WO2009122494A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通株式会社 | 配線基板設計支援装置、配線基板設計支援方法、配線基板設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
US5508938A (en) * | 1992-08-13 | 1996-04-16 | Fujitsu Limited | Special interconnect layer employing offset trace layout for advanced multi-chip module packages |
US5272600A (en) * | 1992-09-02 | 1993-12-21 | Microelectronics And Computer Technology Corporation | Electrical interconnect device with interwoven power and ground lines and capacitive vias |
US5410107A (en) * | 1993-03-01 | 1995-04-25 | The Board Of Trustees Of The University Of Arkansas | Multichip module |
US5329498A (en) * | 1993-05-17 | 1994-07-12 | Hewlett-Packard Company | Signal conditioning and interconnection for an acoustic transducer |
JP3199592B2 (ja) * | 1995-01-27 | 2001-08-20 | 株式会社日立製作所 | 多層印刷回路基板 |
JPH0918156A (ja) | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
US6483714B1 (en) * | 1999-02-24 | 2002-11-19 | Kyocera Corporation | Multilayered wiring board |
JP2001085849A (ja) | 1999-09-17 | 2001-03-30 | Kyocera Corp | 多層配線基板 |
JP2001085848A (ja) | 1999-09-17 | 2001-03-30 | Kyocera Corp | 多層配線基板 |
US6442041B2 (en) * | 1999-12-21 | 2002-08-27 | International Business Machines Corporation | MCM—MLC technology |
US6510545B1 (en) * | 2000-01-19 | 2003-01-21 | Sun Microsystems, Inc. | Automated shielding algorithm for dynamic circuits |
JP2002033556A (ja) | 2000-07-18 | 2002-01-31 | Nippon Mektron Ltd | 可撓性回路基板 |
US6545346B2 (en) * | 2001-03-23 | 2003-04-08 | Intel Corporation | Integrated circuit package with a capacitor |
JP2002329976A (ja) * | 2001-04-26 | 2002-11-15 | Kyocera Corp | 多層配線基板 |
US6657130B2 (en) * | 2001-09-20 | 2003-12-02 | International Business Machines Corporation | Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages |
US6734472B2 (en) * | 2002-04-25 | 2004-05-11 | Synplicity, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
US6800939B2 (en) * | 2002-05-29 | 2004-10-05 | The Board Of Trustees For The University Of Arkansas | Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems |
US7943436B2 (en) * | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US7176383B2 (en) * | 2003-12-22 | 2007-02-13 | Endicott Interconnect Technologies, Inc. | Printed circuit board with low cross-talk noise |
US7348667B2 (en) * | 2005-03-22 | 2008-03-25 | International Business Machines Corporation | System and method for noise reduction in multi-layer ceramic packages |
CN101043788A (zh) * | 2006-03-21 | 2007-09-26 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
US7465882B2 (en) * | 2006-12-13 | 2008-12-16 | International Business Machines Corporation | Ceramic substrate grid structure for the creation of virtual coax arrangement |
US8028406B2 (en) * | 2008-04-03 | 2011-10-04 | International Business Machines Corporation | Methods of fabricating coplanar waveguide structures |
US20110061898A1 (en) * | 2009-09-15 | 2011-03-17 | International Business Machines Corporation | Reducing cross-talk in high speed ceramic packages using selectively-widened mesh |
-
2009
- 2009-10-12 US US12/577,259 patent/US8288657B2/en not_active Expired - Fee Related
-
2010
- 2010-10-05 KR KR1020100096610A patent/KR101211285B1/ko not_active IP Right Cessation
- 2010-10-08 JP JP2010228875A patent/JP5650974B2/ja not_active Expired - Fee Related
-
2012
- 2012-04-18 US US13/449,732 patent/US8645889B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021A (en) * | 1849-01-09 | Cast-iron cab-wheel | ||
JPH044405U (ja) * | 1990-04-25 | 1992-01-16 | ||
JPH05343601A (ja) * | 1992-02-03 | 1993-12-24 | Ncr Internatl Inc | 集積回路の接続システム |
JPH0653351A (ja) * | 1992-05-20 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | 多層配線を有する電子パッケージ基板及び方法 |
JPH0883295A (ja) * | 1994-07-29 | 1996-03-26 | Hewlett Packard Co <Hp> | コンピュータ支援設計方法及び装置 |
JP2000020573A (ja) * | 1998-07-03 | 2000-01-21 | Nec Corp | プリント基板配線処理システム及び方法 |
JP2001007518A (ja) * | 1999-06-24 | 2001-01-12 | Kyocera Corp | 多層配線基板 |
JP2001102817A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
WO2007077623A1 (ja) * | 2006-01-04 | 2007-07-12 | Fujitsu Limited | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム |
JP2009151364A (ja) * | 2007-12-18 | 2009-07-09 | Ydc Corp | 基板設計装置 |
JP2009224475A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | プリント配線板 |
WO2009122494A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通株式会社 | 配線基板設計支援装置、配線基板設計支援方法、配線基板設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115430A (ja) * | 2011-11-28 | 2013-06-10 | Internatl Business Mach Corp <Ibm> | 交互間隔を備えるメッシュ平面を作製するための多層セラミック・パッケージ、方法、システム、およびコンピュータ読み取り可能媒体 |
Also Published As
Publication number | Publication date |
---|---|
US8288657B2 (en) | 2012-10-16 |
US20110083888A1 (en) | 2011-04-14 |
US20120204141A1 (en) | 2012-08-09 |
JP5650974B2 (ja) | 2015-01-07 |
KR20110040684A (ko) | 2011-04-20 |
KR101211285B1 (ko) | 2012-12-12 |
US8645889B2 (en) | 2014-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5650974B2 (ja) | セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム(高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御) | |
US6256769B1 (en) | Printed circuit board routing techniques | |
JP2005535118A5 (ja) | ||
US6218631B1 (en) | Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk | |
US11076493B2 (en) | Implementing high-speed signaling via dedicated printed circuit-board media | |
US20100332193A1 (en) | Method of Multi-segments Modeling Bond Wire Interconnects with 2D Simulations in High Speed, High Density Wire Bond Packages | |
GB2456849A (en) | Modelling the electromagnetic behaviour of bondwires | |
US20150318834A1 (en) | Common mode noise reduction circuit | |
CN109842989B (zh) | 高速电路及其高速差分线结构 | |
US8683413B2 (en) | Method for making high-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost | |
JP6517920B2 (ja) | 超電導回路用の接地グリッド | |
US20110061898A1 (en) | Reducing cross-talk in high speed ceramic packages using selectively-widened mesh | |
US8407644B2 (en) | Reducing crosstalk in the design of module nets | |
JP4218725B2 (ja) | 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板 | |
JP2003332437A (ja) | 半導体回路設計方法 | |
Bai et al. | Analysis of Power-via-Induced Quasi-Quarter-Wavelength Resonance to Reduce Crosstalk | |
Yi et al. | Crosstalk analysis of interconnection structures fabricated on silicon interposer | |
Parkerson et al. | Design considerations for using integrated passive components | |
CN106793463A (zh) | 一种降低emi干扰的布线方法及电路板 | |
Mishra et al. | Crosstalk Scenario in Multiline VLSI Interconnects | |
Occhiali | IC package high-speed interconnections: electrical modeling methodologies for standard industrial applications | |
Kollipara et al. | Printed Wiring Boards | |
Deutsch et al. | New methodology for combined Simulation of delta-I noise interaction with interconnect noise for wide, on-chip data-buses using lossy transmission-line power-blocks | |
TW201020826A (en) | Layout method for electromagnetic protection component of circuit board | |
Mardiguian et al. | Printed Circuit Board Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5650974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |