JP2005535118A5

JP2005535118A5 -

Info

Publication number: JP2005535118A5
Application number: JP2004524962A
Authority: JP
Filing date: 2003-07-24
Publication date: 2006-08-17
Anticipated expiration: 2023-07-24

Claims

基板内に配置された第１の複数の信号線と、
第１の基準電圧用の第１の複数の接続線と第２の基準電圧用の第２の複数の接続線とを含むシールド・メッシュと
を備え、
前記第１の複数の前記信号線のそれぞれの少なくとも第１の部分は、隣接する信号線から前記第１の複数の接続線のうちの１本と前記第２の複数の接続線のうちの１本との間でシールドされ、
前記第１の複数の信号線の第２の部分は、前記第１、第２の複数の接続線により決められる領域内で互いに隣接する集積回路（ＩＣ）デバイス。
集積回路（ＩＣ）デバイスを設計する方法であって、
基板内の、第１の基準電圧に対する第１の複数の接続線と第２の基準電圧に対する第２の複数の接続線を含むシールド・メッシュの表現を決定することと、
前記基板内の第１の複数の信号線の表現を配線する際に、隣接する信号線から前記第１の複数の接続線のうちの１本と前記第２の複数の接続線のうちの１本との間の前記第１の複数の前記信号線のそれぞれの少なくとも第１の部分をシールドすることと
を含み、
前記第１の複数の信号線の第２の部分は、前記第１、第２の複数の接続線により決められる領域内で互いに隣接する方法。
デジタル処理システムにより実行されたとき集積回路（ＩＣ）デバイスを設計する方法を前記システムに実行させる実行可能コンピュータ・プログラム命令を格納する機械可読媒体であって、前記方法は、
基板内の、第１の基準電圧に対する第１の複数の接続線と第２の基準電圧に対する第２の複数の接続線を含むシールド・メッシュの表現を決定することと、
前記基板内の第１の複数の信号線の表現を配線する際に、隣接する信号線から前記第１の複数の接続線のうちの１本と前記第２の複数の接続線のうちの１本との間の前記第１の複数の前記信号線のそれぞれの少なくとも第１の部分をシールドすることとを含み、
前記第１の複数の信号線の第２の部分が、前記第１、第２の複数の接続線により決められる領域内で互いに隣接する媒体。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの設計の表現で、第１の単一層シールド・メッシュと前記第１の単一層シールド・メッシュに結合されている第１の二重層シールド・メッシュを含むシールド・メッシュの表現を作成することと、
前記第１の単一層シールド・メッシュに隣接する前記ＩＣの第１の領域内に配置された第１の未シールド部分を備え、前記第１の単一層シールド・メッシュ内に配置された第１のシールド済み部分を備え、前記第１の二重層シールド・メッシュ内に配置された第２のシールド済み部分を備える第１の信号ラインの表現を作成することとを含む方法。
デジタル処理システムにより実行されたとき集積回路（ＩＣ）を設計する方法を前記システムに実行させる実行可能コンピュータ・プログラム命令を格納する機械可読媒体であって、前記方法は、
前記ＩＣの設計の表現で、第１の単一層シールド・メッシュと前記第１の単一層シールド・メッシュに結合されている第１の二重層シールド・メッシュを含むシールド・メッシュの表現を作成することと、
前記第１の単一層シールド・メッシュに隣接する前記ＩＣの第１の領域内に配置された第１の未シールド部分を備え、前記第１の単一層シールド・メッシュ内に配置された第１のシールド済み部分を備え、前記第１の二重層シールド・メッシュ内に配置された第２のシールド済み部分を備える第１の信号ラインの表現を作成することとを含む媒体。
第１の単一層シールド・メッシュと、前記第１の単一層シールド・メッシュに結合されている第１の二重層シールド・メッシュとを有し、集積回路（ＩＣ）の第１の層内に配置された少なくとも第１の部分と前記第１の層と第２の層内に配置された少なくとも第２の部分を備えるシールド・メッシュと、
前記第１の単一層シールド・メッシュに隣接する前記ＩＣの第１の領域内に配置された第１の未シールド部分を備え、前記第１の単一層シールド・メッシュ内に配置された第１のシールド済み部分を備え、前記第１の二重層シールド・メッシュ内に配置された第２のシールド済み部分を備える少なくとも第１の信号ラインと
を備える集積回路（ＩＣ）デバイス。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの設計の表現の少なくとも１つの層内でシールド・メッシュの表現を作成することと、
所定の規則群に基づいて前記シールド・メッシュの中と前記シールド・メッシュの外で信号ラインの表現を配線することと、
再配線条件が存在しているかどうかを判別することと、
前記再配線条件が存在しているかどうかの判別に対する応答として前記シールド・メッシュ内の除去可能シールド・ラインを識別することとを含む方法。
デジタル処理システムにより実行されたとき集積回路（ＩＣ）を設計する方法を前記システムに実行させる実行可能コンピュータ・プログラム命令を格納する機械可読媒体であって、前記方法は、
前記ＩＣの設計の表現の少なくとも１つの層内でシールド・メッシュの表現を作成することと、
所定の規則群に基づいて前記シールド・メッシュの中と前記シールド・メッシュの外で信号ラインの表現を配線することと、
再配線条件が存在しているかどうかを判別することと、
前記再配線条件が存在しているかどうかの判別に対する応答として前記シールド・メッシュ内の除去可能シールド・ラインを識別することとを含む媒体。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの少なくとも１つの層内で、第１の基準電圧を供給するように設計されている第１の複数のラインを備え、第２の基準電圧を供給するように設計されている第２の複数のラインを備え、前記第１と前記第２の複数のラインの間に複数のギャップがあるシールド・メッシュの表現を作成することと、
前記複数のギャップ内で少なくとも１つの信号ラインの表現を配線することと、
前記配線後、前記複数のギャップのうちの１つのギャップが前記ＩＣ内に残っているかどうかを判別することと、
前記判別結果に応じて前記第１と前記第２の複数のラインのうちの少なくとも１本の導体の量の表現を増大することとを含む方法。
集積回路（ＩＣ）の少なくとも１つの層内の、第１の基準電圧を供給するように設計されている第１の複数のラインを備え、第２の基準電圧を供給するように設計されている第２の複数のラインを備え、前記第１の複数のラインと前記第２の複数のラインのうちの少なくとも１本は前記第１、第２の複数のラインのうちの他のラインより幅広であるシールド・メッシュと、
前記第１と前記第２の複数のラインのうち２本の間の前記少なくとも１つの層内に配置された少なくとも１本の信号ラインとを含む集積回路（ＩＣ）。
集積回路（ＩＣ）を設計する方法であって、
少なくとも１つの追加ブロックを備えるＩＣの設計の表現に少なくとも１つの一体のシールド層を有するロジック回路のあらかじめ設計されているブロックの表現を組み込むことと、
前記少なくとも１つの追加ブロックから前記少なくとも１つの一体のシールド層を通して少なくとも１本の信号ラインを配線することとを含む方法。
集積回路（ＩＣ）デバイスであって、
一体のシールド層を有する、前記ＩＣ内のロジックのあらかじめ設計されているブロックと、
前記一体のシールド層を通して配線される、ロジックの追加ブロックからの少なくとも１本の信号ラインとを備える集積回路デバイス。
集積回路（ＩＣ）を設計する方法であって、
第１の基準軸と第２の基準軸に関して実質的に直交する形で配線されている導線を持つ少なくとも第１の層と第２の層の表現を作成することと、
前記第１、第２の基準軸に関して実質的に直交しない形で配線されているラインを含むシールド・メッシュを含む少なくとも２つの追加層の表現を作成することとを含む方法。
集積回路（ＩＣ）であって、
第１の基準軸と第２の基準軸に関して実質的に直交する形で配線されている導線を持つ少なくとも第１の層と第２の層と、
前記第１、第２の基準軸に関して実質的に直交しない形で配線されているラインを含むシールド・メッシュを含む少なくとも２つの追加層とを含む集積回路。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの設計の表現の少なくとも１つの層内で、第１の基準電圧を供給するように設計されている第１の複数のラインを備え、第２の基準電圧を供給するように設計されている第２の複数のラインを備え、前記シールド・メッシュの与えられた領域内の前記第１の複数と前記第２の複数のラインの本数により第１のライン密度が決定されるシールド・メッシュの表現を生成することと、
コンピュータ援用ＩＣ設計工程内で信号内の混雑レベルを判定することと、
前記混雑レベルの前記判定に応じて、前記シールド・メッシュ内に、前記第１の基準電圧又は前記第２の基準電圧のいずれかを与える、前記第１の密度より低い第２のライン密度を持つ窓の表現を作成することと、
前記窓の中に信号ラインの表現を配線することとを含む方法。
集積回路（ＩＣ）デバイスであって、
第１の基準電圧を供給するように設計されている第１の複数のラインと第２の基準電圧を供給するように設計されている第２の複数のラインとを含むシールド・メッシュを備え、前記シールド・メッシュの与えられた領域内の前記第１の複数と前記第２の複数のラインの本数により第１のライン密度とが決定され、前記シールド・メッシュは前記第１の基準電圧又は前記第２の基準電圧のいずれかを供給するラインの前記第１の密度より小さい第２のライン密度を有する窓を有する、少なくとも１つの層と、
前記窓内に配線されている少なくとも１本の信号ラインを備える集積回路デバイス。
集積回路（ＩＣ）を設計する方法であって、
シールド・メッシュの表現を生成することであって、前記ＩＣの設計の表現の少なくとも１つの層内で、第１の基準電圧を供給するように設計されている第１の複数のラインを備え、第２の基準電圧を供給するように設計されている第２の複数のラインを備え、前記シールド・メッシュの与えられた領域内の前記第１の複数と前記第２の複数のラインの本数により第１のライン密度が決定されるシールド・メッシュの表現を生成することと、
前記シールド・メッシュ内に、前記第１の基準電圧又は前記第２の基準電圧のいずれかを与える、前記第１の密度より低い第２のライン密度を持つ窓の表現を作成することと、
前記窓内に配線されている少なくとも１本の信号ラインの表現を作成することとを含む方法。
集積回路（ＩＣ）を設計する方法であって、
ＩＣの設計の表現内の所望の大きさのデカップリング容量を決定することと、
前記設計の前記表現のシールド・メッシュの少なくとも１つの層内に信号ラインを配線する際に、前記配線で、ラインのデカップリングのため前記シールド・メッシュ内に温存するスペースを用意する前記所望の大きさを考慮することと、
前記シールド・メッシュ内で容量性デカップリング・ラインを配線し、それによって、前記温存してあるスペースの少なくとも一部を使用することとを含む方法。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの少なくとも１つの層内に、第１の基準電圧を供給するように設計されている第１の複数のラインと第２の基準電圧を供給するように設計されている第２の複数のラインとを含むラインからなるシールド・メッシュの表現を作成することと、
前記第１の基準電圧又は前記第２の基準電圧のいずれか１つを供給する、前記第１と前記第２の基準電圧のうちの他方を供給するラインに隣接して配置された少なくとも１本のラインの表現を追加することとを含む方法。
集積回路（ＩＣ）デバイスであって、
第１の基準電圧を供給するように設計されている第１の複数のラインと第２の基準電圧を供給するように設計されている第２の複数のラインを含むシールド・メッシュを備える前記ＩＣ内の少なくとも１つの層であって、前記シールド・メッシュは、約５０ミクロン×２５ミクロンの領域内で前記基準電圧のうちの１つを供給する１０本のラインのうちの少なくとも一部を配置する密度を持つ層と、
前記シールド・メッシュを通して配線された複数の信号ラインであって、前記信号ラインのそれぞれは前記第１の複数又は前記第２の複数のラインのうちの少なくとも１本に隣接して配置され、前記第１の複数のラインのうちの少なくとも１本と前記第２の複数のラインのうちの少なくとも１本は、信号ラインに干渉することなく、互いに隣接し、それらの間に容量カップリングをもたらす、信号ラインとを備える集積回路デバイス。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの少なくとも１つの層の表現を作成し、前記少なくとも１つの層は第１の複数のラインのうちの少なくとも２本の隣接するラインと第２の複数のラインのうち少なくとも２本の隣接するラインの繰り返しパターンを含むメッシュを持ち、前記第１の複数のラインは第１の基準電圧を供給するように設計されており、前記第２の複数のラインは第２の基準電圧を供給するように設計されていることと、
前記第１の基準電圧を供給するように設計され、隣接する第２の複数のラインのペアの間に配置される、少なくとも１本のラインの表現を作成することとを含む方法。
集積回路（ＩＣ）を設計する方法であって、
前記ＩＣの少なくとも１つの層の表現を作成し、前記少なくとも１つの層は第１の複数のラインのうちの少なくとも２本の隣接するラインと第２の複数のラインのうち少なくとも２本の隣接するラインの繰り返しパターンを持ち、前記第１の複数のラインは第１の基準電圧を供給するように設計されており、前記第２の複数のラインは第２の基準電圧を供給するように設計されていることと、
前記少なくとも１つの層上で前記第１又は前記第２の複数のラインのうちの少なくとも１本に隣接して配置された少なくとも１本の信号ラインの表現を作成することとを含む方法。