JP2001345385A - 半導体集積回路の配線方法 - Google Patents

半導体集積回路の配線方法

Info

Publication number
JP2001345385A
JP2001345385A JP2000166316A JP2000166316A JP2001345385A JP 2001345385 A JP2001345385 A JP 2001345385A JP 2000166316 A JP2000166316 A JP 2000166316A JP 2000166316 A JP2000166316 A JP 2000166316A JP 2001345385 A JP2001345385 A JP 2001345385A
Authority
JP
Japan
Prior art keywords
wiring
shield
signal
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000166316A
Other languages
English (en)
Inventor
Shigeki Kono
隆樹 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000166316A priority Critical patent/JP2001345385A/ja
Priority to US09/864,255 priority patent/US6396150B2/en
Priority to TW090113420A priority patent/TW535259B/zh
Priority to KR10-2001-0030426A priority patent/KR100394255B1/ko
Publication of JP2001345385A publication Critical patent/JP2001345385A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 小規模な配線領域の増加で、シールド効果を
もたらす半導体集積回路の配線方法を提供する。 【解決手段】 ４本の信号配線Ｓ１〜Ｓ４の各々の（図
に対し）左右両側のいずれか一方にのみ、信号配線と同
一の材質および長さのシールド配線Ｄ１〜Ｄ３を施す。
シールド配線（Ｄ１〜Ｄ３）は、不図示のＧＮＤパッド
からアルミ配線を引き回してＧＮＤ電位に設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の配
線方法に関する。
【０００２】
【従来の技術】高速動作が要求される半導体装置におい
ては、信号配線の高速化も同様に要求される。ところが
周知のように隣接する信号配線同士が、容量結合（容量
カップリングとも称する）し、特に隣接する信号配線が
互いに逆相に動作する場合の動作速度の悪化（以下、ク
ロストークノイズと称する。）の対策が重要となる。
【０００３】以下に図を参照し、従来の半導体集積回路
の配線方法を説明する。
【０００４】図１３は従来例１（クロストークノイズ対
策なし）の配線レイアウト図である。この図に示す信号
配線Ｓ１〜Ｓ４はアドレスバッファなどの出力信号に用
いるアルミ配線で、一般的には高集積化のため配線可能
な最小幅，最小間隔にて配線される。
【０００５】ここで、クロストークノイズを簡単に説明
するために、図１４（図１３の信号配線の等価回路図）
と、図１５（図１３の信号配線のＦ１−Ｆ１Ｄ断面図）
をあわせて参照する。
【０００６】図１４において、信号配線Ｓ１〜Ｓ３は周
知のインバータＩＮＶで反転増幅し、入力節点の電圧の
変化を出力節点に伝達する。信号配線Ｓ１〜Ｓ３が寄生
抵抗、寄生容量をもつことはもちろんであり、抵抗値を
Ｒとし、容量値については、配線間容量をＣ１、配線と
基盤（サブストレート）間の容量（以下、対サブ容量と
称する。）をＣ２とおく。なお、容量値がＣ１、Ｃ２の
２種類存在することは、図１５の断面図から明らかであ
る。
【０００７】さて、クロストークノイズに直接影響する
のがＣ１の値と電圧である。
【０００８】一般的に配線の遅延時間は次式、
【０００９】
【数１】 ｔ＝−Ｃ・Ｒ・ｌｎ（Ｖ’／Ｖ） 式（Ａ） ｔは遅延時間、Ｃは容量値、Ｒは抵抗値、Ｖ’は電圧
値、Ｖは電圧値（初期値）、ｌｎは自然対数で表される
ように、遅延時間は容量値が小さい程小さいことは明ら
かである。
【００１０】ところが、Ｃ１の容量値は隣接配線（ここ
ではＳ１，Ｓ２）の状態によって過渡的にも変化し、式
（Ａ）のみでｔを表すのは難しい。
【００１１】いま、配線Ｓ２に対して配線Ｓ１と配線Ｓ
３がともに逆相に遷移する場合、実行的に容量値が最大
となる。
【００１２】簡単なスピードシミュレーション結果にお
いては、配線Ｓ１および配線Ｓ３をＧＮＤ電位に固定さ
せた場合に比べ、配線Ｓ２に対して配線Ｓ１と配線Ｓ３
が逆相に遷移する場合は、６７％もの遅延時間の増加が
確認された。
【００１３】このような従来例１の問題点を解決する周
知の例が従来例２である。
【００１４】図１６は従来例２（クロストークノイズ対
策あり）の配線レイアウト図である。この図に示すよう
に本例では、信号配線Ｓ１〜Ｓ４の各々の両側（図面左
右）に、信号配線と同一の材質および長さのシールド配
線Ｄ１〜Ｄ５を配線するとともにグラウンド（以下、Ｇ
ＮＤと略す。）電位に固定する。つまり、信号配線と、
ＧＮＤ電位に固定されたシールド配線と、シールド配線
と同一構造の信号配線とが交互に配置されている。な
お、図示していないが、ＧＮＤ電位はＧＮＤパッドから
シール配線にアルミ配線を引きまわして供給する。
【００１５】ここで、図１７（図１６の信号配線のＦ２
−Ｆ２Ｄ断面図）と、図１８（図１７の簡略図）を参照
する。
【００１６】まず、図１７においてＣ３は信号配線−シ
ールド配線間の容量、Ｃ４は信号配線間容量、Ｃ５及び
Ｃ６は対サブ容量である。
【００１７】次に、簡単のため信号配線にのみ注目した
構成に置き換え、図１８を参照する（図１７、図１８の
同一符号は共通部分である。）。この図において、シー
ルド配線がＧＮＤ電位に安定していることから、配線間
容量のうちＣ３は対サブ容量としてＣ３＋Ｃ５として表
す。配線間容量Ｃ４は図１７同様に表す。なお、一般的
にはＣ３＋Ｃ５に比べＣ４は微少な値となり、無視して
も良い。前述した式（Ｃ）から判るように、Ｃ４が無視
できるので遅延時間はほどんどなくなる。
【００１８】すなわち、シールド配線を施した効果によ
り、信号配線が隣接する配線の電圧変化の影響を受けず
に高速動作が可能となる。
【００１９】いま、再び従来例１（図１５）と従来例２
（図１８）とを比較参照する。
【００２０】Ｃ２とＣ３＋Ｃ５とはほぼ等しくなるの
で、遅延時間に有意差を生じる要因はＣ１，Ｃ４の大小
に依存すると考えられる。
【００２１】そこで、Ｃ１，Ｃ４の大小をシールド配線
のあり／なしと、シールド配線長により簡単な比例計算
により算出できる次式（Ｂ）による、シールド配線を施
す効果（以下、シールド率と称する。）で表せると仮定
する。
【００２２】 シールド率＝（シールド配線長／信号配線長）× １００（％） 式（Ｂ） 次に、図１９に遅延時間−シールド率依存性を示す。
【００２３】従来例１においては、シールド配線なしで
シールド率は０と表せる。
【００２４】従来例２においては、信号配線長およびシ
ールド配線長ともにＬであり、シールド率＝２Ｌ／Ｌ
× １００＝２００ ％ と表せる。このシールド率を求
めるときにシールド配線長を２Ｌとしたのは、信号配線
の（図面左右の）両側にシールド配線を有するからであ
る。
【００２５】図１９より、シールド率が高い程、遅延時
間が短いことがわかる。
【００２６】
【発明が解決しようとする課題】しかし、従来例２の配
線方法では、信号配線本数をｎとすると、配線領域＝２
ｎ＋１（最外周にもシールド配線がある場合）もしくは
２ｎ−１（最外周にシールド配線がない場合（従来例２
−２））となり、配線領域が約２倍に増す。したがっ
て、高集積度が要求される半導体装置の配線レイアウト
に適さない。
【００２７】高速性、集積度ともに適正解を求める場合
に従来例１と従来例２との中間的な特性が必要な場合が
生じる。
【００２８】そこで本発明の目的は、小規模な配線領域
の増加で、シールド効果をもたらす半導体集積回路の配
線方法を提供することにある。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体集積回路の配線方法であって、複数
の信号配線の各々の両側のいずれか一方にのみ、該信号
配線と同一長さでグラウンド電位のシールド配線を施す
ことを第１の特徴とする。
【００３０】また本発明は、半導体集積回路の配線方法
であって、信号配線をクランク状に折り曲げて配線し、
前記信号配線の隣りの前記信号配線が占める配線領域内
にグラウンド電位のシールド配線を施すことを第２の特
徴とする。
【００３１】この場合、前記シールド配線を前記信号配
線のクランク部分にならって折り曲げて配線することが
好ましい。
【００３２】そして、前記信号配線の隣りに別の信号配
線を施すときは、当該別の信号配線の一部をクランク状
に折り曲げて前記信号配線が占める配線領域内に配置す
ることが好ましい。
【００３３】さらに上記の両方の発明において、前記信
号配線及び前記シールド配線を形成した層の上部層に第
２のシールド配線を前記信号配線に対応して施し、該第
２のシールド配線と前記シールド配線をスルーホールで
接続することが好ましい。
【００３４】加えて、前記シールド配線にグラウンド電
位を半導体集積回路の基盤からのコンタクトで供給する
ことが好ましい。
【００３５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。特に以下の例は、４本（Ｓ
１〜Ｓ４）の信号配線を施した場合における種々のシー
ルド方法を挙げる。
【００３６】（実施形態１）図１は本発明の実施形態１
による半導体集積回路の配線レイアウト図である。この
図に示すように実施形態１では、４本の信号配線Ｓ１〜
Ｓ４の各々の（図に対し）左右両側のいずれか一方にの
み、信号配線と同一の材質および長さのシールド配線Ｄ
１〜Ｄ３を施す。シールド配線（Ｄ１〜Ｄ３）はＧＮＤ
電位に設定するが、ここでは、従来例２と同様にＧＮＤ
パッドからアルミ配線を引き回してもよい。
【００３７】シールド配線を施した効果（以下、シール
ド効果と称する。）を、前述した式（Ａ）によるシール
ド率を用いて表現する。本例では、信号配線長、シール
ド配線長ともにＬであるから、シールド率の近似式は式
（Ｂ）を用いて、シールド率＝（Ｌ／Ｌ）×１００
式（Ｂ-１） と表せる。
【００３８】一方、配線本数の総和は集積度（配線領
域）と見なすことができ、配線領域は次式（Ｃ）で表さ
れる。
【００３９】配線領域＝信号配線本数＋α 式（Ｃ） α（アルファ）は配線レイアウトにより異なり、シール
ド配線のために必要な領域を配線本数に置き換えて表す
ものである。
【００４０】本例では信号配線本数をｎとすると、α＝
ｎ／２＋１であるから、配線領域＝ｎ＋α＝ｎ＋ｎ／２
＋１＝３ｎ／２＋１ 式（Ｃ-１） と表せる。
【００４１】いま、信号配線が４本であるので、ｎ＝４
を式（Ｃ-１）に代入すると配線領域＝７を得る。
【００４２】以上のように本例は、従来例１に比べシー
ルド効果に優れ（従来例１はシールド率０％）、従来例
２に比べ集積度が優れる（従来例２の配線領域は９）と
いうように、シールド効果と集積度の調整が可能とな
る。
【００４３】図２は本実施形態１の変形レイアウト図で
ある。この図を参照すると、図１に示したシールド配線
Ｄ１〜Ｄ３のＧＮＤ電位は、基盤（サブストレート）と
のコンタクト（以下、サブコンと称す。）１２０によっ
て供給されている。
【００４４】次に、図３及び図１９を用い、実施形態１
と従来例１，２とを比較参照する。
【００４５】図３は電圧−時間特性を示す。ここで、図
３における入力，出力とは信号配線、例えばＳ２の入
力，出力であり、図１４に示した信号配線の等価回路図
の入力，出力と対応する。
【００４６】図３及び図１９から判るように、実施形態
１はシ−ルド率が従来例１と従来例２との中間の値であ
り、反転速度（遅延時間）も従来例１と従来例２との中
間の値を得る。
【００４７】（実施形態２）図４は本発明の実施形態２
による半導体集積回路の配線レイアウト図である。ここ
では、簡単のため、図４に示す信号配線Ｓ１〜Ｓ４のう
ちのＳ２，Ｓ３のシールド方法について述べる。
【００４８】図４に示す信号配線Ｓ２，Ｓ３およびシー
ルド配線Ｄ２〜Ｄ４は共にアルミを用いているが、実施
形態１とは下記の２点で相違する。
【００４９】１つは、シールド率を調整するため、信号
配線ならびにシールド配線をクランク状に曲げて配線す
る（以下、このような形態の配線をクランク配線と称す
る。）点である。例えば図４に示すように、クランク状
に２回折り曲げた信号配線Ｓ２の両側に、信号配線Ｓ２
のクランク部分にならってクランク状に１回折り曲げた
シールド配線Ｄ２，Ｄ３を施す。このとき、信号配線Ｓ
２は直線配線３本分の領域を占めているが、この領域内
にシールド配線Ｄ２，Ｄ３は収まるように配置されてい
る。また、信号配線Ｓ３の隣りに別の信号配線Ｓ３を施
すときは、信号配線Ｓ３の一部をクランク状に折り曲げ
て、信号配線Ｓ２が占める配線領域内に配置する。
【００５０】もう１つは、クランク配線を１層のアルミ
を用いた薄膜プロセスで実現可能とするために、シール
ド配線Ｄ２〜Ｄ４のＧＮＤ電位をサブコン１２０から供
給している点である。例えば図４のようなシールド配線
Ｄ３にＧＮＤ電位をＧＮＤパッドからアルミ配線で引き
回して供給することは微少な配線間隔のために難しいか
らである。
【００５１】本例の場合、シールド配線長は４Ｌ／ｎで
表される。この値は、例えば信号配線Ｓ２に注目する
と、長さＬ／ｎの配線部分が、シ−ルド配線Ｄ２とＤ３
をあわせて４か所存在することから求められる。なお、
クランク配線のため、配線長方向（図の上下方向）に配
線間隔が必要となり、シールド配線長が４Ｌ／ｎよりも
短く見えるが、実際の配線長１０ｍｍに対してアルミの
配線幅，配線間隔ともに１μｍと微少であるので、シー
ルド配線長を４Ｌ／ｎとすることに問題はない。
【００５２】ここでｎは信号配線本数であり、ｎにより
シールド率は変化する。
【００５３】信号配線Ｓ２，Ｓ３のシールド率の近似式
は式（Ｂ）を用いて、 シ−ルド率＝（４Ｌ／ｎ）／Ｌ×１００＝４／ｎ×１００ 式（Ｂ-２） と表せる。
【００５４】また、シールド配線のために必要な領域は
直線配線２本分であるから、配線領域の近似式は式
（Ｃ）を用いて、配線領域＝ｎ＋２ 式（Ｃ-２）
と表すことができ、ｎ＝４を式（Ｃ-２）に代入すると
配線領域＝６を得る。
【００５５】なお、配線をクランク状に折り曲げている
様子が日本特許第２９２１４６３号に図示されている
が、この例は、本願発明のようにシールド配線を施す領
域を形成する目的で信号配線をクランク状に折り曲げる
ことを記述しておらず、任意の回路や配線を避ける一般
的な配線方法を図示しているに過ぎない。
【００５６】（実施形態３）図５は本発明の実施形態３
による半導体集積回路の配線レイアウト図である。
【００５７】本例は上記の実施形態２からのわずかな変
形例であり、図４に示した最外周の信号配線Ｓ１，Ｓ４
のシールド効果を向上させるレイアウト手法である。
【００５８】図５に示すように、信号配線Ｓ１，Ｓ４と
もシールド配線Ｄ２，Ｄ４のクランク形状にならって配
線し、これによって形成された空き領域にシールド配線
Ｄ１，Ｄ５を配線する。
【００５９】本例によれば、信号配線Ｓ１，Ｓ４におけ
るシールド率が実施形態２から向上する。ただし、配線
領域の増加はない。信号配線Ｓ２，Ｓ３のシールド率は
実施形態２と同じである。
【００６０】（実施形態４）図６は本発明の実施形態４
による半導体集積回路の配線レイアウト図であり、実施
形態３からの変形例を示す。
【００６１】本例では、上記の実施形態４におけるシー
ルド配線Ｄ１，Ｄ５を、図６に示すように最外周の信号
配線Ｓ１，Ｓ４の全長に沿って配線する。
【００６２】このように配線すると、信号配線Ｓ１，Ｓ
４のシールド率が実施形態３から大幅に向上するが、配
線領域も増加する。信号配線Ｓ２，Ｓ３のシールド率は
実施形態２と同じである。
【００６３】本例の場合、配線領域＝ｎ＋４ 式（Ｃ
-４） を得る。
【００６４】（実施形態５）図７は本発明の実施形態５
による半導体集積回路の配線レイアウト図である。
【００６５】本例は全ての信号配線のシールド率を均等
にする手法である。図７に示すように、クランク状に１
回折り曲げた信号配線Ｓ１の両側に、信号配線Ｓ１のク
ランク部分にならってクランク状に１回折り曲げたシー
ルド配線Ｄ１，Ｄ２を施す。さらにシールド配線Ｄ２お
よび信号配線Ｓ１の隣りに沿って、シールド配線Ｄ２の
クランク部分にならってクランク状に折り曲げた信号配
線Ｓ２を施す。そして信号配線Ｓ２の隣りの、信号配線
Ｓ２のクランク部分で形成された空き領域に、信号配線
Ｓ２のクランク部分にならってクランク状に折り曲げた
シールド配線Ｄ３を施す。
【００６６】さらに信号配線Ｓ２およびシールド配線Ｄ
３の隣りに沿って、シールド配線Ｄ３のクランク部分に
ならってクランク状に折り曲げた信号配線Ｓ３を施す。
そして信号配線Ｓ３の隣りの、信号配線Ｓ３のクランク
部分で形成された空き領域に、信号配線Ｓ３のクランク
部分にならってクランク状に折り曲げたシールド配線Ｄ
４を施す。さらに信号配線Ｓ３と同じように、信号配線
Ｓ３およびシールド配線Ｄ４の隣りに信号配線Ｓ４を施
し、またシールド配線Ｄ４と同じように信号配線Ｓ４の
隣りにシールド配線Ｄ５を施す。
【００６７】本例の場合、信号配線Ｓ１〜Ｓ４の各々の
シールド率の近似式は実施形態２で述べた算出法から、
シ−ルド率＝４／ｎ×１００（％） 式（Ｂ-５）と
表せる。また、配線領域＝ｎ＋４ 式（Ｃ-５） を
得る。
【００６８】（実施形態６）図８は本発明の実施形態６
による半導体集積回路の配線レイアウト図である。
【００６９】本例は上記の実施形態２の別の変形例であ
る。実施形態２ではクランク配線のための信号配線の折
り曲げ回数が２回，シールド配線の折り曲げ回数が１回
であったのを、本例では図８に示すように各々１回ずつ
増加させている。
【００７０】本例の場合、信号配線Ｓ２，Ｓ３のシール
ド率の近似式は実施形態２で述べた算出法から、シール
ド率＝（６Ｌ／ｎ）／Ｌ ×１００ 式（Ｂ-６） 配線領域＝ｎ＋３ 式（Ｃ-６） を得る。
【００７１】このように本例は配線領域の増加を伴うが
シールド率の向上が実現する。
【００７２】（実施形態７）図９は本発明の実施形態７
による半導体集積回路の配線レイアウト図、図１０は図
９に示した配線レイアウトの部分図である。
【００７３】本例は実施形態２による第１階層のアルミ
配線に第２階層のアルミ配線を組み合わせた変形例であ
る。図９及び図１０を参照すると、実施形態２の配線レ
イアウト（図４参照）に加え、第１階層のアルミによる
信号配線Ｓ２，Ｓ３の上部に、第２階層のアルミによる
シールド配線Ｅ１〜Ｅ４を短冊状に配線し、信号配線Ｓ
２，Ｓ３の配線長方向（図の上下方向）部分に対応させ
ている。各シールド配線Ｅ１〜Ｅ４はスルーホールコン
タクト１３０によって、サブコン１２０よりＧＮＤ電位
が供給されている第１階層のシールド配線Ｄ２〜Ｄ４に
接続されている。
【００７４】なお図ではシールド配線Ｅ１〜Ｅ４を短冊
状に配線したが、各々同電位であるから短絡させても良
い。また、第２階層のシールド配線Ｅ１〜Ｅ４は第１階
層の配線と区別するため点線で表した。
【００７５】本例の場合、信号配線Ｓ２，Ｓ３のシール
ド率の近似式は実施形態２で述べた算出法から、シール
ド率＝（Ｌ＋４Ｌ／ｎ）／Ｌ ×１００ 式（Ｂ-
７） 配線領域＝ｎ＋２ 式（Ｃ-７）を得る。
【００７６】このように本例はシールド効果が実施形態
より増加する。
【００７７】（従来例と本発明の実施形態との比較結
果）次に、従来例と本発明の実施形態とを比較する。
【００７８】図１１及び図１２に、従来例と本発明の実
施形態とを比較するための、総配線領域とシールド率の
一覧表を示す。図１２に示す、実施形態１及び２及び６
のシールド率及び総配線領域の数値から判るように、こ
れらは従来例１と従来例２もしくは従来例２−２との間
の値となっている。したがって、本発明の実施形態によ
る配線方法は、配線領域のわずかな増加でシールド効果
をもたらし、信号配線を高速化すること（つまり信号伝
送における遅延時間を短くすること）が可能になる。
【００７９】
【発明の効果】以上説明したように、本発明は、複数の
信号配線の各々の両側のいずれか一方にのみ、該信号配
線と同一長さでグラウンド電位のシールド配線を施すこ
とや、信号配線をクランク状に折り曲げて配線し、この
信号配線のクランク部分によってできた空き領域に、グ
ラウンド電位のシールド配線を施すことにより、小規模
の配線領域の増加で、信号配線にシールド効果をもたら
すことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体集積回路の配
線レイアウトを示す図である。
【図２】図１の実施形態１の変形レイアウトを示す図で
ある。
【図３】電圧−時間特性を示すグラフであり、発明実施
例１と従来例１及び２を比較した図である。
【図４】本発明の実施形態２による半導体集積回路の配
線レイアウトを示す図である。
【図５】本発明の実施形態３による半導体集積回路の配
線レイアウトを示す図である。
【図６】本発明の実施形態４による半導体集積回路の配
線レイアウトを示す図である。
【図７】本発明の実施形態５による半導体集積回路の配
線レイアウトを示す図である。
【図８】本発明の実施形態６による半導体集積回路の配
線レイアウトを示す図である。
【図９】本発明の実施形態７による半導体集積回路の配
線レイアウト全体を示す図である。
【図１０】図９に示した配線レイアウトの部分図であ
る。
【図１１】従来例と本発明の実施形態とを比較するため
の、総配線領域とシールド率の一覧表（近似式）であ
る。
【図１２】従来例と本発明の実施形態とを比較するため
の、総配線領域とシールド率の一覧表（数値）である。
【図１３】従来例１（クロストークノイズ対策なし）の
配線レイアウト図である。
【図１４】図１３の信号配線の等価回路図である。
【図１５】図１３の信号配線のＦ１−Ｆ１Ｄ断面図であ
る。
【図１６】従来例２（クロストークノイズ対策あり）の
配線レイアウト図である。
【図１７】図１６の信号配線のＦ２−Ｆ２Ｄ断面図であ
る。
【図１８】図１７の簡略図である。
【図１９】遅延時間−シールド率依存性を示すグラフで
ある。
【符号の説明】
Ｓ１〜Ｓ４ 信号配線 Ｄ１〜Ｄ５ シ−ルド配線 １２０ サブコン（基盤−アルミ配線間コンタクト） １３０ スルーホールコンタクト（第１階層と第２階
層のアルミ配線間コンタクト）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｄ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の配線方法であって、複
    数の信号配線の各々の両側のいずれか一方にのみ、該信
    号配線と同一長さでグラウンド電位のシールド配線を施
    すことを特徴とする半導体集積回路の配線方法。
  2. 【請求項２】 半導体集積回路の配線方法であって、信
    号配線をクランク状に折り曲げて配線し、前記信号配線
    の隣りの前記信号配線が占める配線領域内にグラウンド
    電位のシールド配線を施すことを特徴とする半導体集積
    回路の配線方法。
  3. 【請求項３】 前記シールド配線を前記信号配線のクラ
    ンク部分にならって折り曲げて配線する、請求項２に記
    載の半導体集積回路の配線方法。
  4. 【請求項４】 前記信号配線の隣りに別の信号配線を施
    すとき、当該別の信号配線の一部をクランク状に折り曲
    げて前記信号配線が占める配線領域内に配置する、請求
    項３に記載の半導体集積回路の配線方法。
  5. 【請求項５】 前記信号配線及び前記シールド配線を形
    成した層の上部層に第２のシールド配線を前記信号配線
    に対応して施し、該第２のシールド配線と前記シールド
    配線をスルーホールで接続する、請求項１から４のいず
    れかに記載の半導体集積回路の配線方法。
  6. 【請求項６】 前記シールド配線にグラウンド電位を半
    導体集積回路の基盤からのコンタクトで供給する、請求
    項１から５のいずれかに記載の半導体集積回路の配線方
    法。
JP2000166316A 2000-06-02 2000-06-02 半導体集積回路の配線方法 Withdrawn JP2001345385A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000166316A JP2001345385A (ja) 2000-06-02 2000-06-02 半導体集積回路の配線方法
US09/864,255 US6396150B2 (en) 2000-06-02 2001-05-25 Wiring structure of semiconductor device
TW090113420A TW535259B (en) 2000-06-02 2001-05-31 Wiring structure of semiconductor device
KR10-2001-0030426A KR100394255B1 (ko) 2000-06-02 2001-05-31 반도체 장치의 배선 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166316A JP2001345385A (ja) 2000-06-02 2000-06-02 半導体集積回路の配線方法

Publications (1)

Publication Number Publication Date
JP2001345385A true JP2001345385A (ja) 2001-12-14

Family

ID=18669655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166316A Withdrawn JP2001345385A (ja) 2000-06-02 2000-06-02 半導体集積回路の配線方法

Country Status (4)

Country Link
US (1) US6396150B2 (ja)
JP (1) JP2001345385A (ja)
KR (1) KR100394255B1 (ja)
TW (1) TW535259B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535118A (ja) * 2002-07-29 2005-11-17 シンプリシティ・インコーポレーテッド 集積回路デバイスと集積回路デバイスを設計するための方法及び装置
US7339250B2 (en) 2000-12-20 2008-03-04 Fujitsu Limited Semiconductor integrated circuit having reduced cross-talk noise
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ
US8386979B2 (en) 2002-07-29 2013-02-26 Synopsys, Inc. Method and apparatus to design an interconnection device in a multi-layer shielding mesh
JP2021078551A (ja) * 2019-11-14 2021-05-27 新光電気工業株式会社 電子機器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639241B2 (ja) * 2001-10-11 2005-04-20 株式会社東芝 半導体装置
JP2003303885A (ja) * 2002-04-08 2003-10-24 Mitsubishi Electric Corp 集積回路及びその設計方法
US6779166B2 (en) * 2002-09-10 2004-08-17 Sun Microsystems, Inc. Optimal alternating power and ground shield assignment algorithm
JP4110917B2 (ja) * 2002-10-21 2008-07-02 株式会社デンソー 電子制御装置
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
JP5603768B2 (ja) * 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
JP5554303B2 (ja) 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
KR102263056B1 (ko) 2014-11-19 2021-06-09 삼성디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 표시 장치
US9754872B1 (en) 2016-05-16 2017-09-05 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10304771B2 (en) 2017-03-10 2019-05-28 Micron Technology, Inc. Assemblies having shield lines of an upper wiring layer electrically coupled with shield lines of a lower wiring layer
US10950277B1 (en) * 2019-10-18 2021-03-16 Micron Technology, Inc. Signal line layouts including shields, and related methods, devices, and systems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009697A (ko) * 1999-07-13 2001-02-05 윤종용 차폐선을 구비한 반도체 집적회로

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339250B2 (en) 2000-12-20 2008-03-04 Fujitsu Limited Semiconductor integrated circuit having reduced cross-talk noise
US7361975B2 (en) 2000-12-20 2008-04-22 Fujitsu Limited Semiconductor integrated circuit having reduced cross-talk noise
US7913212B2 (en) 2000-12-20 2011-03-22 Fujitsu Semiconductor Limited Method for determining a length of shielding of a semiconductor integrated circuit wiring
JP2005535118A (ja) * 2002-07-29 2005-11-17 シンプリシティ・インコーポレーテッド 集積回路デバイスと集積回路デバイスを設計するための方法及び装置
US8286118B2 (en) 2002-07-29 2012-10-09 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
US8386979B2 (en) 2002-07-29 2013-02-26 Synopsys, Inc. Method and apparatus to design an interconnection device in a multi-layer shielding mesh
US8701068B2 (en) 2002-07-29 2014-04-15 Synopsys, Inc. Interconnection device in a multi-layer shielding mesh
US8881086B2 (en) 2002-07-29 2014-11-04 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ
JP2021078551A (ja) * 2019-11-14 2021-05-27 新光電気工業株式会社 電子機器
JP7265974B2 (ja) 2019-11-14 2023-04-27 新光電気工業株式会社 電子機器

Also Published As

Publication number Publication date
US6396150B2 (en) 2002-05-28
US20010048163A1 (en) 2001-12-06
KR20010110158A (ko) 2001-12-12
TW535259B (en) 2003-06-01
KR100394255B1 (ko) 2003-08-09

Similar Documents

Publication Publication Date Title
JP2001345385A (ja) 半導体集積回路の配線方法
JP4398989B2 (ja) 三次元集積回路設計方法及び三次元集積回路設計装置
JP2000040701A (ja) クロストーク防止回路
JPH06151435A (ja) 半導体装置
JP3157765B2 (ja) 半導体集積回路
JP2674462B2 (ja) 半導体装置
JP2001127162A (ja) 半導体集積回路
JP3599017B2 (ja) クロック伝搬遅延時間の調整方法
US6150877A (en) Semiconductor device with improved circuit interconnection
JP2002043515A (ja) シールド回路および集積回路
JPS5966218A (ja) 遅延回路
US6081005A (en) Semiconductor integrated circuit
JP3540190B2 (ja) 半導体記憶装置
JPH09246476A (ja) 半導体集積回路の電源線及びそのレイアウト方法
KR100336455B1 (ko) 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치
JPH0586668B2 (ja)
JP3052374B2 (ja) Ｃｍｏｓ集積回路のレイアウト方法
JPH10303304A (ja) 半導体集積回路
JPH0153512B2 (ja)
JP2648091B2 (ja) 入力回路
JPH10275862A (ja) クロック・ツリー構造
JPH02153562A (ja) Ｃｍｏｓ集積回路
JPH01261021A (ja) 半導体集積回路装置
JP2002100732A (ja) 容量素子形成方法
JPH1074917A (ja) マスタスライス方式集積回路装置およびその配線方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100121