JP5554303B2 - 半導体集積回路および半導体集積回路の設計方法 - Google Patents

Description

本発明は、半導体集積回路、半導体集積回路の設計方法、および半導体集積回路の設計装置に関する。

多層構造の層間絶縁膜を挟んで上下方向に離れた配線層に電源配線が設けられた半導体集積回路がある。上層に設けられた電源配線と下層に設けられた電源配線は、互いに９０度異なる方向に延伸される。上下方向に離れた配線層の間の領域に、電源スタックビアを設けて、上層の電源配線と下層の電源配線とを接続する手法が用いられる場合がある。電源スタックビアは、配線層に形成される中間配線と、中間配線の上下に設けられるビアとを有して構成される。

このような半導体集積回路において、配線層に形成される信号配線をなるべく迂回させずに配線できるように、電源スタックビアの配置を設計することが求められている。

特開２０１０−２１９３３２号公報

本発明の実施の形態は、配線層に形成される信号配線をなるべく迂回させずに配線できるように電源スタックビアが配置された半導体集積回路を提供することを目的とする。

実施の形態の半導体集積回路によれば、下層電源配線層において第１の方向に延伸された第１の下層電源配線および第２の下層電源配線と、上層電源配線層において第１の方向と平面視において略直角となる第２の方向に延伸された第１の上層電源配線および第２の上層電源配線と、第１の上層電源配線と第１の下層電源配線を接続させる第１接続部と、第２の上層電源配線と第２の下層電源配線を接続させる第２接続部と、を備え、第１接続部は、下層電源配線層と上層電源配線層との間の所定の配線層に形成されて第１の下層電源配線の上方に位置する第１の接続用配線と、第１の接続用配線の下側に設けられて第１の下層電源配線と接続される第１の下側ビアと、所定の配線層に形成されて第１の接続用配線から延びる第１の位置変換用配線と、第１の位置変換用配線の上側に設けられて第１の上層電源配線と接続される第１の上側ビアと、を有して構成され、第２接続部は、所定の配線層に形成されて第２の下層電源配線の上方に位置する第２の接続用配線と、第２の接続用配線の下側に設けられて第２の下層電源配線と接続される第２の下側ビアと、所定の配線層に形成されて第２の接続用配線から延びるとともに、平面視において第１の接続用配線よりも第２の上層電源配線寄りに設けられた第２の位置変換用配線と、第２の位置変換用配線の上側に設けられて第２の上層電源配線と接続される第２の上側ビアと、を有して構成され、第１の接続用配線と第２の接続用配線とは、平面視において第２の方向に沿った同一ライン上に配置され、第１の位置変換用配線は、第１の接続用配線側に向けて延びるとともに、第１の接続用配線を第２の方向に沿って延長した領域内に形成され、第２の位置変換用配線は、第２の接続用配線側に向けて延びるとともに、第２の接続用配線を第２の方向に沿って延長した領域内に形成され、第１の上側ビアと第２の上側ビアとは、第１の方向に沿った同一ライン上となる位置に配置される半導体集積回路が提供される。

図１は、第１の実施の形態にかかる半導体集積回路における電源配線構造の一例を模式的に示す斜視図である。 図２−１は、層間絶縁膜上の配線層を示す平面図である。 図２−２は、図２−１に示すＰ−Ｐ線に沿った矢視断面図である。 図２−３は、図２−１に示すＱ−Ｑ線に沿った矢視断面図である。 図３−１は、層間絶縁膜上の配線層を示す平面図である。 図３−２は、図３−１に示すＲ−Ｒ線に沿った矢視断面図である。 図４は、中間配線と、下層電源配線と、上層電源配線との位置関係を示す平面図である。 図５は、中間配線と、下層電源配線と、上層電源配線との位置関係を他の例として示す平面図である。 図６は、中間配線と、下層電源配線と、上層電源配線との位置関係を示す平面図である。 図７は、中間配線と、下層電源配線と、上層電源配線との位置関係を他の例として示す平面図である。 図８は、第１の実施の形態にかかる半導体集積回路の設計装置の概略構成を示すブロック図である。 図９は、半導体集積回路の設計手順を示すフローチャートである。 図１０は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。 図１１は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。 図１２は、第１の実施の形態の変形例にかかる半導体集積回路の第１の中間配線の平面図である。

以下に添付図面を参照して、実施の形態にかかる半導体集積回路、半導体集積回路の設計方法、および半導体集積回路の設計装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体集積回路における電源配線構造の一例を模式的に示す斜視図である。図２−１は、第１の中間配線層の平面図である。図２−２は、図２−１に示すＰ−Ｐ線に沿った矢視断面図である。図２−３は、図２−１に示すＱ−Ｑ線に沿った矢視断面図である。図３−１は、第２の中間配線層の平面図である。図３−２は、図３−１に示すＲ−Ｒ線に沿った矢視断面図である。

この半導体集積回路における電源配線構造は、下層電源配線（第１の下層電源配線１１Ａ、第２の下層電源配線１１Ｂ）が形成される下層電源配線層Ｍ１と、上層電源配線（第１の上層電源配線１２Ａ、第２の上層電源配線１２Ｂ）が形成される上層電源配線層Ｍ６とを有する。

下層電源配線（第１の下層電源配線１１Ａ、第２の下層電源配線１１Ｂ）は、第１の方向に沿って延伸するように形成されている。この第１の方向をＸ方向とする。また、上層電源配線（第１の上層電源配線１２Ａ、第２の上層電源配線１２Ｂ）は、平面視において第１の方向と略直角となる第２の方向にそって延伸するように形成されている。この第２の方向をＹ方向とする。

第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂは、Ｙ方向に沿って複数並べて形成されている。図１では、第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとを１組のみ示して、他の配線を省略している。また、第１の下層電源配線１１Ａと第１の下層電源配線１１Ｂは、Ｘ方向に沿って複数並べて形成されている。図１では、第１の下層電源配線１１Ａ、第２の下層電源配線１１Ｂは２組しか示されていないが、Ｘ方向に沿ってさらに多くの組数を並べて形成されていても構わない。また、第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとは、交互に並べた配置に限られない。例えば、第１の上層電源配線１２Ａ同士の間に複数の第２の上層電源配線１２Ｂを並べてもよいし、第２の上層電源配線１２Ｂ同士の間に複数の第１の上層電源配線１２Ａを並べてもよい。また、第１の下層電源配線１１Ａと第１の下層電源配線１１Ｂも、図１に示すように交互に並べた配置に限られない。例えば、第１の下層電源配線１１Ａ同士の間に複数の第２の下層電源配線１１Ｂを並べてもよいし、第２の下層電源配線１１Ｂ同士の間に複数の第１の下層電源配線１１Ａを並べてもよい。

この配線構造において、第１の下層電源配線１１Ａおよび第１の上層電源配線１２Ａは、同種の電源配線、たとえば電源電位（ＶＤＤ）を供給するために使用されるＶＤＤ配線である。また、第２の下層電源配線１１Ｂおよび第２の上層電源配線１２Ｂは、同種の電源配線、たとえば接地電位（ＶＳＳ）を供給するために使用されるＶＳＳ配線である。

下層電源配線層Ｍ１と上層電源配線層Ｍ６との間は、層間絶縁膜３１〜３５が積層された多層構造となっている。下層電源配線層Ｍ１と上層電源配線層Ｍ６との間には、第１の下層電源配線１１Ａと第１の上層電源配線１２Ａとを接続させる第１電源スタックビア（第１接続部）３Ａと、第２の下層電源配線１１Ｂと第２の上層電源配線１２Ｂとを接続させる第２電源スタックビア（第２接続部）３Ｂとが設けられる。

第１電源スタックビア３Ａは、ビア２１Ａ，２３Ａ，２５Ａ，２８Ａ，３０Ａと、中間配線２２Ａ，２４Ａ，２６Ａ，２７Ａ，２９Ａを有して構成される。ビア２１Ａ，２３Ａ，２５Ａ，２８Ａ，３０Ａは、層間絶縁膜３１〜３５を貫通して設けられる。中間配線２２Ａ，２４Ａ，２６Ａ，２７Ａ，２９Ａは、層間絶縁膜３１〜３５の間の配線層Ｍ２〜Ｍ５に形成される。なお、以下の説明において、中間配線２６Ａよりも下側に設けられるビア２１Ａ，２３Ａ，２５Ａを第１の下側ビアとも呼ぶ。また、中間配線２７Ａよりも上側に設けられるビア２８Ａ，３０Ａを第１の上側ビアとも呼ぶ。

第２電源スタックビア３Ｂは、ビア２１Ｂ，２３Ｂ，２５Ｂ，２８Ｂ，３０Ｂと、中間配線２２Ｂ，２４Ｂ，２６Ｂ，２７Ｂ，２９Ｂを有して構成される。ビア２１Ｂ，２３Ｂ，２５Ｂ，２８Ｂ，３０Ｂは、層間絶縁膜３１〜３５を貫通して設けられる。中間配線２２Ｂ，２４Ｂ，２６Ｂ，２７Ｂ，２９Ｂは、層間絶縁膜３１〜３５の間の配線層Ｍ２〜Ｍ５に形成される。なお、以下の説明において、中間配線２６Ｂよりも下側に設けられるビア２１Ｂ，２３Ｂ，２５Ｂを第２の下側ビアとも呼ぶ。また、中間配線２７Ｂよりも上側に設けられるビア２８Ｂ，３０Ｂを第２の上側ビアとも呼ぶ。

中間配線２２Ａ，２４Ａ，２６Ａは、第１の下層電源配線１１Ａの上方に位置するように形成される。中間配線２２Ａ，２４Ａ，２６Ａの下側には、ビア２１Ａ，２３Ａ，２５Ａが設けられ、下側の中間配線や第１の下層電源配線１１Ａと接続される。

中間配線２２Ｂ，２４Ｂ，２６Ｂは、第２の下層電源配線１１Ｂの上方に位置するように形成される。中間配線２２Ｂ，２４Ｂ，２６Ｂの下側には、ビア２１Ｂ，２３Ｂ，２５Ｂが設けられ、下側の中間配線や第２の下層電源配線１１Ｂと接続される。

第１の下層電源配線１１Ａの上方に位置するように形成された中間配線２２Ａ，２４Ａ，２６Ａのうち、最も上層に形成された中間配線２６Ａ（第１の接続用配線）から、中間配線２６Ｂ（第２の接続用配線）に向けて延びるように、中間配線２７Ａ（第１の位置変換用配線）が形成される。中間配線２７Ａは、中間配線２６Ａのうち平面視における第１の上層電源配線１２Ａ側に寄せて形成される。

なお、この中間配線２６Ａと中間配線２７Ａが形成される配線層Ｍ４は、平面視において位置がずれたビア２５Ａとビア２８Ａとが接続される配線層であり、以下の説明においてビア接続配線層（所定の配線層）とも呼ぶ。

第２の下層電源配線１１Ｂの上方に位置するように形成された中間配線２２Ｂ，２４Ｂ，２６Ｂのうち、最も上層に形成された中間配線２６Ｂから、中間配線２６Ａに向けて延びるように、中間配線２７Ｂ（第２の位置変換用配線）が形成される。中間配線２７Ｂは、中間配線２６Ｂのうち平面視における第２の上層電源配線１２Ｂ側に寄せて形成される。

第１の下層電源配線１１Ａの上方に位置するように形成された中間配線２２Ａ，２４Ａ，２６Ａと、第２の下層電源配線１１Ｂの上方に位置するように形成された中間配線２２Ｂ，２４Ｂ，２６Ｂとは、平面視においてＹ方向に沿って同一ライン上に配置される。

図４は、中間配線２２Ａ等と、下層電源配線１１Ａ，１１Ｂと、上層電源配線１２Ａ，１２Ｂとの位置関係を示す平面図である。図５は、中間配線２２Ａ等と、下層電源配線１１Ａ，１１Ｂと、上層電源配線１２Ａ，１２Ｂとの位置関係を他の例として示す平面図である。

図４に示すように、中間配線２２Ａ，２４Ａ，２６Ａと、中間配線２２Ｂ，２４Ｂ，２６Ｂとを、平面視において第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとの中間となる位置で、同一ライン上に並べて配置してもよい。また、図５に示すように、中間配線２２Ａ，２４Ａ，２６Ａと、中間配線２２Ｂ，２４Ｂ，２６Ｂとを、平面視において第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとの中間となる位置よりも第１の上層電源配線１２Ａ側に寄せた位置で、同一ライン上に並べて配置してもよい。もちろん、図示は省略するが、中間配線２２Ａ，２４Ａ，２６Ａと、中間配線２２Ｂ，２４Ｂ，２６Ｂとを、平面視において第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとの中間となる位置よりも第２の上層電源配線１２Ｂ側に寄せた位置で、同一ライン上に並べて配置してもよい。

第１の位置変換用配線としての中間配線２７Ａは、平面視において中間配線２２Ａ，２４Ａ，２６ＡをＹ方向に沿って延長した領域内に形成される。第２の位置変換用配線としての中間配線２７Ｂは、平面視において中間配線２２Ｂ，２４Ｂ，２６ＢをＹ方向に延長した領域内に形成される。

また、第１の位置変換用配線としての中間配線２７Ａは、第２の位置変換用配線としての中間配線２７Ｂと、平面視においてＸ方向に沿って同一ライン上に配置される（図２，４，５を参照）。このような構成により、第１の接続用配線としての中間配線２６Ａと、第１の位置変換用配線としての中間配線２７Ａとは、全体として平面視においてＬ字型形状を呈することとなる。また、第２の接続用配線としての中間配線２６Ｂと、第２の位置変換用配線としての中間配線２７Ｂとは、全体として平面視においてＬ字型形状を呈することとなる。

図３−２に示すように、第１の位置変換用配線としての中間配線２７Ａの上層（配線層Ｍ５）には、中間配線２９Ａが形成される。中間配線２７Ａと中間配線２９Ａとは、中間配線２７Ａの上側に設けられたビア（第１の上側ビア）２８Ａによって接続される。また、中間配線２８Ａと第１の上層電源配線１２Ａとが、ビア３０Ａによって接続される。

第２の位置変換用配線としての中間配線２７Ｂの上層（配線層Ｍ５）には、中間配線２９Ｂが形成される。中間配線２７Ｂと中間配線２９Ｂとは、中間配線２７Ｂの上側に設けられたビア（第２の上側ビア）２８Ｂによって接続される。また、中間配線２８Ｂと第２の上層電源配線１２Ｂとが、ビア３０Ｂによって接続される。

中間配線２８Ａと中間配線２８Ｂとは、位置変換用配線としての中間配線２７Ａ，２７Ｂの上方に配置されることで、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの間となる位置に配置されることとなる。また、中間配線２８Ａと中間配線２８Ｂとは、平面視においてＸ方向に沿って同一ライン上に配置される。

図６は、中間配線２９Ａ，２９Ｂと、下層電源配線１１Ａ，１１Ｂと、上層電源配線１２Ａ，１２Ｂとの位置関係を示す平面図である。図７は、中間配線２９Ａ，２９Ｂと、下層電源配線１１Ａ，１１Ｂと、上層電源配線１２Ａ，１２Ｂとの位置関係を他の例として示す平面図である。

図６に示すように、中間配線２９Ａと中間配線２９Ｂとを、第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの中間となる位置で、同一ライン上に並べて配置してもよい。また、図７に示すように、中間配線２９Ａと中間配線２９Ｂとを、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの中間となる位置よりも第１の下層電源配線１１Ａ側に寄せた位置で、同一ライン上に並べて配置してもよい。もちろん、図示は省略するが、中間配線２９Ａと中間配線２９Ｂとを、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの中間となる位置よりも第２の下層電源配線１１Ｂ側に寄せた位置で、同一ライン上に並べて配置してもよい。

第１の上層電源配線１２Ａへの第１電源スタックビア３Ａの接続位置は、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの間となる位置となっている。同様に、第２の上層電源配線１２Ｂへの第２電源スタックビア３Ｂの接続位置は、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの間となる位置となっている。これにより、中間配線２９Ａと中間配線２９Ｂとを、平面視においてＸ方向に沿って同一ライン上に並べて配置することが可能となっている。

また、第１の下層電源配線１１Ａへの第１電源スタックビア３Ａの接続位置は、平面視において第１の下層電源配線１１Ａと重なる位置となっている。中間配線２２Ａ，２４Ａ，２６Ａは、第１の下層電源配線１１Ａの上方に位置するように形成されている。同様に、第２の下層電源配線１１Ｂへの第２電源スタックビア３Ｂの接続位置は、平面視において第２の下層電源配線１１Ｂと重なる位置となっている。そして、中間配線２２Ｂ，２４Ｂ，２６Ｂは、第２の下層電源配線１１Ｂの上方に位置するように形成されている。

また、中間配線２２Ａ，２４Ａ，２６Ａと中間配線２２Ｂ，２４Ｂ，２６Ｂとは、平面視においてＹ方向に同一ラインに並べて配置されている。

したがって、第１の上層電源配線１２Ａへの第１電源スタックビア３Ａの接続位置と、第１の下層電源配線１１Ａへの第１電源スタックビア３Ａの接続位置とは、平面視においてＸ方向およびＹ方向にずれた位置となっている。

そこで、接続用配線としての中間配線２７Ａ，２７Ｂによって、接続位置のＹ方向へのずれを調整している。また、中間配線２９Ａの上側に設けられるビア３０Ａと下側に設けられるビア２８Ａとの位置をＸ方向にずらし、中間配線２９Ｂの上側に設けられるビア３０Ｂと下側に設けられるビア２８Ｂとの位置をＸ方向にずらすことで、接続位置のＸ方向へのずれを調整している。

ここで、層間絶縁膜３１〜３５上に設けられる配線層Ｍ１〜Ｍ６では一般的に、信号線等を配線する場合の優先配線方向が規定される。例えば、図２−１に示すように、層間絶縁膜３３上に設けられる配線層Ｍ４では、Ｙ方向に沿った方向が優先配線方向となる。そして、優先配線方向に沿って一定の間隔で配線トラック５０が規定される。半導体集積回路の回路設計において、信号線等は配線トラック５０上に配線される。なお、配線層Ｍ２，Ｍ６が配線層Ｍ４と同じように、Ｙ方向に沿った方向が優先配線方向とされる。

また、図３−１に示すように、層間絶縁膜３４上に設けられる配線層Ｍ５では、Ｘ方向に沿った方向が優先配線方向となる。そして、優先配線方向に沿って一定の間隔で配線トラック５１が規定される。半導体集積回路の回路設計において、信号線等は配線トラック５１上に配線される。なお、配線層Ｍ１，Ｍ３が配線層Ｍ５と同じように、Ｘ方向に沿った方向が優先配線方向とされる。また、下層電源配線１１Ａ，１１Ｂおよび上層電源配線１２Ａ，１２Ｂも、それぞれの優先配線方向に沿って延伸するように形成されている。

第１の実施の形態にかかる半導体集積回路では、図２−１に示すように、同一の配線層に形成される中間配線同士（例えば中間配線２６Ａと中間配線２６Ｂ）が、Ｙ方向に沿って同一ラインに沿って並んでおり、位置変換用配線としての中間配線２７Ａ，２７Ｂも中間配線２６Ａ，２６ＢをＹ方向に延長した領域内に設けられているので、これらの中間配線に阻害される配線トラック数を抑えることができる。なお、図２−１では、中間配線に阻害される配線トラックを破線で示し、中間配線に阻害されない配線トラックを実線で示している（図３−１，４〜７も同様）。

図１０は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。図１０では、層間絶縁膜１３３上に設けられた中間配線１２６Ａと１２６Ｂとが、Ｙ方向に沿って同一ライン上に並んでおらず、互いにＸ方向にずれて配置されている。

ここで、図２−１に示す場合と、図１０に示す場合とで、トラック配線が同じ配線層に対して、同じサイズの中間配線を同じ数だけ設けているとする。そうすると、比較例にかかる半導体集積回路では、１組の電源スタックビアによって４本のトラック配線が中間配線によって阻害されている。一方、第１の実施の形態にかかる半導体集積回路では、１組の電源スタックビアによって２本のトラック配線が中間配線によって阻害されている。したがって、比較例に比べて、第１の実施の形態では、中間配線に阻害されるトラック配線の本数を減らすことができている。

中間配線に阻害されたトラック配線上に信号線を形成する場合には、中間配線を跨ぐために、優先配線方向が異なる他の配線層に信号線を迂回させる必要がある。なお、図１０に示す迂回配線５３は、層間絶縁膜１３３の上層または下層の配線層を通して信号線を迂回させるための信号線である。このように、迂回配線５３を設けることで、配線長が長くなったり、信号配線が混雑したりすることで、半導体集積回路の性能低下を招く場合がある。

上述したように、第１の実施の形態にかかる半導体集積回路では、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。

また、第１の実施の形態にかかる半導体集積回路では、図３−１に示すように、同一の配線層に形成される中間配線同士（例えば中間配線２９Ａと中間配線２９Ｂ）が、Ｙ方向に沿って同一ラインに沿って並んでいるので、これらの中間配線に阻害される配線トラック数を抑えることができる。

図１１は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。図１１では、層間絶縁膜１３４上に設けられた中間配線１２９Ａと１２９Ｂとが、Ｘ方向に沿って同一ライン上に並んでおらず、互いにＹ方向にずれて配置されている。

ここで、図３−１に示す場合と、図１１に示す場合とで、トラック配線が同じ配線層に対して、同じサイズの中間配線を同じ数だけ設けているとする。そうすると、比較例にかかる半導体集積回路では、１組の電源スタックビアによって６本のトラック配線が中間配線によって阻害されている。一方、第１の実施の形態にかかる半導体集積回路では、２本のトラック配線が中間配線によって阻害されている。したがって、比較例に比べて、第１の実施の形態では、中間配線に阻害されるトラック配線の本数を減らすことができている。

上述したように、中間配線に阻害されたトラック配線上に信号線を形成する場合には、中間配線を跨ぐために、優先配線方向が異なる他の配線層に信号線を迂回させる必要がある。なお、図１１に示す迂回配線５４は、層間絶縁膜１３４の上層または下層の配線層を通して信号線を迂回させるための信号線である。このように、迂回配線５４を設けることで、配線長が長くなったり、信号配線が混雑したりすることで、半導体集積回路の性能低下を招く場合がある。

第１の実施の形態にかかる半導体集積回路では、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。

中間配線２９Ａと中間配線２９Ｂの下層では、中間配線２７Ａと中間配線２７ＢもＹ方向に沿って同一ライン上に並べて配置されている。そのため、上述の場合と同様に、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。

次に、半導体集積回路の設計装置について説明する。図８は、第１の実施の形態にかかる半導体集積回路の設計装置の概略構成を示すブロック図である。半導体集積回路の設計装置は、配線層決定部６０、電源配線部６１、ビア生成部６２、ビア間接続部６３を備える。

配線層決定部６０は、配線層Ｍ２〜Ｍ５の中からビア接続配線層を決定する。電源配線部６１は、ネット名、配線幅、配線間隔といった電源配線仕様を入力とし、電源配線（下層電源配線１１Ａ，１１Ｂ、上層電源配線１２Ａ，１２Ｂ）を生成する。

ビア生成部６２は、電源配線部６１によって敷設された電源配線情報を入力とし、ビアの数、ビアの位置を算出してビアを生成する。なお、ビアの数については、電源配線情報から自動計算してもよいし、外部から入力される情報に基づいて決定してもよい。また、いずれのビアをいずれの位置に配置するかの情報を外部から入力される情報に基づいて決定してもよいし、自動計算してもよい。

ビア間接続部６３は、ビア生成部６２で生成された各ビアが、設計ルール上ビアに必要なオーバーハングによって接続されない場合は、必要な配線を発生させて各ビアを接続させる。

次に、半導体集積回路の設計装置による設計手順を説明する。図９は、半導体集積回路の設計手順を示すフローチャートである。以下の説明において、電源配線はＶＤＤ配線とＶＳＳ配線の２種類があるものとして説明するが、３種類以上であっても同様の手順で設計可能である。

また、配線層としてＭ１〜Ｍ６の６層がある半導体集積回路を設計するものとし、信号配線をなるべく迂回させずに配線できる半導体集積回路、すなわち図１に示す半導体集積回路が設計される手順を示すものとする。各配線層の優先配線方向は、上述したように、配線層Ｍ１，Ｍ３，Ｍ５がＸ方向に沿った方向であり、配線層Ｍ２，Ｍ４，Ｍ６がＹ方向に沿った方向である。

まず、ビア接続配線層を決定する（ステップＳ１）。ビア接続配線層は、上層電源配線１２Ａ，１２Ｂの配線方向を優先配線方向とする中間配線層となる。上層電源配線１２Ａ，１２Ｂは、配線層Ｍ６に形成されているので、配線層Ｍ４または配線層Ｍ２がビア接続配線層となる。例えば、セル内配線に配線層Ｍ２が使用されている場合、セル内配線と電源スタックビアが干渉して、電源配線下にセルを配置できなくなる場合がある。ビア接続配線層の決定に際しては、セル内配線情報を使用して決定してもよいし、外部入力により指定された配線層をビア接続配線層として決定してもよい。第１の実施の形態では、配線層Ｍ２がセル内配線で使用されており、配線層Ｍ４がビア接続配線層として選択されるものとする。

次に、入力された電源配線仕様にしたがって、上層電源配線１２Ａ，１２Ｂと下層電源配線１１Ａ，１１Ｂを生成する（ステップＳ２）。なお、この処理は、ビアの生成処理前に行われていればよい。

次に、ビア３０Ａの発生位置を決定して（ステップＳ３）、その位置にビア３０Ａを生成する。例えば、図６に示すように、第１の下層電源配線１１Ａと第１の上層電源配線１２Ａとの交点から、平面視において第１の下層電源配線１１Ａと第２の下層電源配線１１Ｂとの中間となる位置に移動した位置をビア３０Ａの発生位置として決定する。なお、図６に示す位置から第１の下層電源配線１１Ａ側に移動させて、配線層Ｍ５において中間配線２９Ａによって阻害される配線トラックの本数が最も少ない位置となるように、ビア３０Ａの発生位置を決定してもよい（図７を参照）。

次に、ビア２８Ａを中間配線２９Ａの下側に生成する（ステップＳ４）。ここで、ビア２８Ａが複数必要な場合、配線層Ｍ４の優先配線方向であるＹ方向に沿って並べて配置する。

次に、ビア２１Ａ，２３Ａを生成する（ステップＳ５）。ビア２１Ａ，２３Ａは、中間配線２２Ａを含めて、セル内配線と干渉しないように、平面視において第１の下層電源配線１１Ａと重なる位置であって、第１の上層電源配線１２Ａと第２の上層電源配線１２Ｂとの中間位置に生成される（図４を参照）。なお、図４に示す位置から第１の上層電源配線１２Ａ側に移動させて、配線層Ｍ２において中間配線２２Ａによって阻害される配線トラックの本数が最も少ない位置となるように、ビア２１Ａ，２３Ａの発生位置を決定してもよい（図５を参照）。

次に、ビア２５Ａを生成する（ステップＳ６）。ビア接続配線層が配線層Ｍ４とされているので、平面視においてビア２１Ａ，２３Ａと重なる位置にビア２５Ａは生成される。次に、配線層Ｍ４においてビア２５Ａとビア２８Ａとが接続できていないので、中間配線２６Ａと中間配線２７Ａとを生成し、ビア２５Ａとビア２８Ａとを接続する（ステップＳ７）ことで、第１電源スタックビア３Ａが生成される。

なお、ステップＳ１〜ステップＳ７と同時にビア２１Ｂ，２３Ｂ，２５Ｂ，２８Ｂ，３０Ｂおよび中間配線２２Ｂ，２４Ｂ，２６Ｂ，２７Ｂ，２９Ｂを生成することで、第２電源スタックビア３Ｂも生成する。また、各ステップにおいて、上述の半導体集積回路の構成で説明したような位置関係となるように、第１の電源スタックビア３Ａ側のビアや中間配線と、第２の電源スタックビア３Ｂ側のビアや中間配線を配置することで、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。

図１２は、第１の実施の形態の変形例にかかる半導体集積回路の第１の中間配線の平面図である。図１２に示すように、中間配線２６Ａ，２６Ｂの下側に設けられるビアの本数がビアの本数が４本以上であれば、図１２に示すように、中間配線２６Ａと中間配線２７Ａとを合わせた形状、および中間配線２６Ｂと中間配線２７Ｂとを合わせた形状がＴ字型形状を呈するようにしてもよい。この場合であっても、接続用配線としての中間配線２７Ａ，２７Ｂは、中間配線２６Ａ，２６ＢをＹ方向に沿って延長した領域に形成される。そのため、これらの中間配線に阻害される配線トラック数を抑えることができる。

３Ａ 第１電源スタックビア（第１接続部）、３Ｂ 第２電源スタックビア（第２接続部）、Ｍ１ 下層電源配線層、１１Ａ 第１の下層電源配線、１１Ｂ 第２の下層電源配線、Ｍ６ 上層電源配線層、１２Ａ 第１の上層電源配線、１２Ｂ 第２の上層電源配線、２１Ａ，２３Ａ，２５Ａ，２８Ａ，３０Ａ ビア、２１Ｂ，２３Ｂ，２５Ｂ，２８Ｂ，３０Ｂ ビア、２２Ａ，２４Ａ，２６Ａ，２７Ａ，２９Ａ 中間配線、２２Ｂ，２４Ｂ，２６Ｂ，２７Ｂ，２９Ｂ 中間配線、３１〜３５ 層間絶縁膜、５０，５１ 配線トラック、５３，５４ 迂回配線、６０ 配線層決定部、６１ 電源配線部、６２ ビア生成部、６３ ビア間接続部。

Claims (4)

1. 下層電源配線層において第１の方向に延伸された第１の下層電源配線および第２の下層電源配線と、
   上層電源配線層において前記第１の方向と平面視において略直角となる第２の方向に延伸された第１の上層電源配線および第２の上層電源配線と、
   第１の上層電源配線と第１の下層電源配線を接続させる第１接続部と、
   第２の上層電源配線と第２の下層電源配線を接続させる第２接続部と、を備え、
   前記第１接続部は、
   前記下層電源配線層と前記上層電源配線層との間の所定の配線層に形成されて第１の下層電源配線の上方に位置する第１の接続用配線と、
   前記第１の接続用配線の下側に設けられて前記第１の下層電源配線と接続される第１の下側ビアと、
   前記所定の配線層に形成されて前記第１の接続用配線から延びる第１の位置変換用配線と、
   前記上層電源配線層と前記所定の配線層との間となる配線層で、前記第１の位置変換用配線の上方となる位置を起点とし、前記第１の方向に沿った方向であって前記第２の上層電源配線から前記第１の上層電源配線に向かう方向に延びる第１の中間配線と、
   前記第１の位置変換用配線の上側に設けられて、前記第１の中間配線と前記第１の位置変換用配線とを接続するビアと、前記第１の中間配線と前記第１の上層電源配線とを接続するビアとを有する第１の上側ビアと、を有して構成され、
   前記第２接続部は、
   前記所定の配線層に形成されて前記第２の下層電源配線の上方に位置する第２の接続用配線と、
   前記第２の接続用配線の下側に設けられて前記第２の下層電源配線と接続される第２の下側ビアと、
   前記所定の配線層に形成されて前記第２の接続用配線から延びるとともに、平面視において前記第１の位置変換用配線よりも前記第２の上層電源配線寄りに設けられた第２の位置変換用配線と、
   前記第１の中間配線が形成される配線層で、前記第２の位置変換用配線の上方となる位置を起点とし、前記第１の方向に沿った方向であって前記第１の上層電源配線から前記第２の上層電源配線に向かう方向に延びる第２の中間配線と、
   前記第２の位置変換用配線の上側に設けられて、前記第２の中間配線と前記第２の位置変換用配線とを接続するビアと、前記第２の中間配線と前記第２の上層電源配線とを接続するビアとを有する第２の上側ビアと、を有して構成され、
   前記第１の接続用配線と前記第２の接続用配線とは、平面視において第２の方向に沿った同一ライン上に配置され、
   前記第１の位置変換用配線は、前記第２の接続用配線側に向けて延びるとともに、前記第１の接続用配線を第２の方向に沿って延長した領域内に形成され、
   前記第２の位置変換用配線は、前記第１の接続用配線側に向けて延びるとともに、前記第２の接続用配線を第２の方向に沿って延長した領域内に形成され、
   前記第１の上側ビアと前記第２の上側ビアとは、前記第１の方向に沿った同一ライン上となる位置に配置される半導体集積回路。
2. 前記第１の接続用配線と前記第１の位置変換用配線を合わせた平面視における全体形状、および前記第１の接続用配線と前記第１の位置変換用配線を合わせた平面視における全体形状がＬ型形状を呈する請求項１に記載の半導体集積回路。
3. 前記第１の上側ビアと前記第２の上側ビアは、平面視において前記第１の下層電源配線と前記第２の下層電源配線との間となる位置に設けられる請求項１または２に記載の半導体集積回路。
4. 下層電源配線層において第１の方向に延伸された第１の下層電源配線および第２の下層電源配線と、上層電源配線層において前記第１の方向と平面視において略直角となる第２の方向に延伸された第１の上層電源配線および第２の上層電源配線と、を生成し、
   前記下層電源配線層と前記上層電源配線層との間に形成されて前記第１の下層電源配線の上方に位置する第１の接続用配線と、前記下層電源配線層と前記上層電源配線層との間に形成されて前記第２の下層電源配線の上方に位置する第２の接続用配線と、前記第１の接続用配線から前記第２の接続用配線側に向けて延びる第１の位置変換用配線と、前記第２の接続用配線から前記第１の接続用配線側に向けて延びる第２の位置変換用配線と、が形成される所定の配線層を決定し、
   前記上層電源配線層と前記所定の配線層との間となる配線層で、前記第１の位置変換用配線の上方となる位置を起点とし、前記第１の方向に沿った方向であって前記第２の上層電源配線から前記第１の上層電源配線に向かう方向に延びる第１の中間配線と、前記第２の位置変換用配線の上方となる位置を起点とし、前記第１の方向に沿った方向であって前記第１の上層電源配線から前記第２の上層電源配線に向かう方向に延びる第２の中間配線と、が形成される配線層を決定し、
   前記第１の位置変換用配線の上側に設けられて、前記第１の中間配線と前記第１の位置変換用配線とを接続するビアと、前記第１の中間配線と前記第１の上層電源配線とを接続するビアとを有する第１の上側ビア、および前記第２の位置変換用配線の上側に設けられて、前記第２の中間配線と前記第２の位置変換用配線とを接続するビアと、前記第２の中間配線と前記第２の上層電源配線とを接続するビアとを有する第２の上側ビアの発生位置を決定し、
   前記発生位置に前記第１の上側ビアおよび前記第２の上側ビアを生成し、
   前記第１の接続用配線の下側に前記第１の下層電源配線と接続される第１の下側ビアを生成し、
   前記第２の接続用配線の下側に前記第２の下層電源配線と接続される第２の下側ビアを生成し、
   前記第１の接続用配線、前記第１の位置変換用配線および前記第１の中間配線を生成して前記第１の上側ビアと前記第１の下側ビアとを接続し、
   前記第２の接続用配線、前記第２の位置変換用配線および前記第２の中間配線を生成して前記第２の上側ビアと前記第２の下側ビアとを接続し、
   前記第１の接続用配線と前記第２の接続用配線とは、平面視において第２の方向に沿った同一ライン上に配置され、
   前記第１の位置変換用配線は、前記第１の接続用配線を第２の方向に沿って延長した領域内に形成され、
   前記第２の位置変換用配線は、前記第２の接続用配線を第２の方向に沿って延長した領域内に形成され、
   前記第１の上側ビアと前記第２の上側ビアとは、平面視において前記第１の下層電源配線と前記第２の下層電源配線との間であって、前記第１の方向に沿った同一ライン上となる位置に配置される半導体集積回路の設計方法。

Images