JP4153095B2 - レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 - Google Patents
レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 Download PDFInfo
- Publication number
- JP4153095B2 JP4153095B2 JP22381498A JP22381498A JP4153095B2 JP 4153095 B2 JP4153095 B2 JP 4153095B2 JP 22381498 A JP22381498 A JP 22381498A JP 22381498 A JP22381498 A JP 22381498A JP 4153095 B2 JP4153095 B2 JP 4153095B2
- Authority
- JP
- Japan
- Prior art keywords
- ratio
- power supply
- current consumption
- layout data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に用いられた機能ブロックに電源を供給する電源配線を最適化するためのレイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体に関するものである。
【０００２】
近年の半導体装置は、機能の高度化と高集積化が求められている。そのような半導体装置のレイアウト設計は、所定の機能を提供する既存のブロック（以下、機能ブロックという）を用いることにより、機能の高度化に対応している。そのような設計方法において、機能ブロックに必要十分な電源電圧を供給することができる電源配線のレイアウトが重要となっている。
【０００３】
その半導体装置のレイアウト設計において、ＩＣチップの電源配線パターンに応じた抵抗値を持つ抵抗素子と、電源配線のノードにおける消費電流値を持つ電流源とからなる電源網を作成する。そして、その電源網を行列式等により解析を行い、その解析結果に基づいて機能ブロックの消費電流量に対応する電源配線の線幅、配線経路を決定するようにしている。しかしながら、機能ブロックには、ライブラリデータに機能ブロック単体の電源網、機能ブロックの外部端子における電流消費量の情報が含まれないものがある。このような機能ブロックは、好適な配線幅を持つ電源配線のレイアウト作成を妨げる。そのため、情報が不足した機能ブロックにおいても、その機能ブロックにおける電流消費量を容易に求め、その消費電流量に適した幅を持つ電源配線の設計が要求されている。
【０００４】
【従来の技術】
従来、半導体装置に用いられる機能ブロックの各外部端子における電流消費量を求める方法として回路シミュレーションを実施する方法がある。この方法は、先ず、機能ブロックのレイアウトデータからゲート長とゲート幅、電源配線のノード間の配線長に基づく抵抗要素等を抽出し、それらによる等価回路を作成する。次に、等価回路の電気的な動作をシミュレーションし、そのシミュレーション結果に基づいて外部端子における電流量を求める。その求めた電流量に基づく電源網を作成し、その電源網の解析結果に基づいて電源配線のレイアウトを決定する。
【０００５】
この方法によると、機能ブロックの電源端子における電流量を正確に求めることができる。しかしながら、このような回路シミュレーションは、実行に長大な時間を要する。そのため、この回路シミュレーションを用いる方法は、高集積化された半導体装置に対して、有効ではない。
【０００６】
上記の問題を対応して、外部端子に同一値の電流消費比率を設定する方法がある。この方法は、機能ブロックの外部端子、機能ブロックの内部ノードに対して同一の電流消費比率を設定する。その設定した電流消費比率を持つ電源網を作成し、その電源網の解析結果に基づいて電源配線のレイアウトを決定する。この方法によれば、回路シミュレーションを必要としないため、その分だけ設計時間を短縮することができる。
【０００７】
【発明が解決しようとする課題】
ところで、実際の機能ブロックでは、トランジスタの配置位置により外部端子に対する消費電流量にバラツキが生じる。しかしながら、上記の同一の電流消費比率を設定する方法では、この消費電流量のバラツキによる影響が電源網の解析結果に反映されない。そのため、この方法では、実際に機能ブロックが必要とする電流量に基づく電源配線のレイアウトを決定することができないという問題がある。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は、機能ブロックに適した電源配線のレイアウトデータを短時間で作成することができるレイアウトデータ作成方法、レイアウトデータ作成装置、及びその方法を実現するプログラムデータを記録した記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するレイアウトデータ作成装置によるレイアウトデータ作成方法であって、前記レイアウトデータ作成装置の実行するステップは、前記レイアウトデータ作成装置の備える中央処理装置が、記憶装置に格納されている前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、前記中央処理装置が、前記記憶装置から前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、前記中央処理装置が、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、前記中央処理装置が、前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップとを含む。
【００１０】
請求項２に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記各電源端子における電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出するステップと、前記中央処理装置が、抽出した前記各ブロックの各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定するステップとを備えた。
【００１１】
請求項３に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記各電源端子における電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出するステップと、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータ、及び前記中央処理装置が、前記記憶装置に格納されているライブラリデータから抽出した前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求めるステップと、前記中央処理装置が、前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成するステップと、前記中央処理装置が、前記等価回路から該各電源端子における前記電流消費量の比率を求めるステップとを備えた。
【００１２】
請求項４に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された前記内部配線のデータから該各内部配線の幅のデータを抽出するステップと、前記中央処理装置が、前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１３】
請求項５に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された内部配線のデータから該各内部配線の面積のデータを抽出するステップと、前記中央処理装置が、前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１４】
請求項６に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出するステップと、前記中央処理装置が、前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１５】
請求項７に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出するステップと、前記中央処理装置が、前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１６】
請求項８に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１７】
請求項９に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１８】
請求項１０に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されているライブラリデータから抽出された前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップである。
【００１９】
請求項１１に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めるステップと、前記中央処理装置が、前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００２０】
請求項１２に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するためのレイアウトデータ作成装置であって、前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する設計情報入力手段と、前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求める第１の比率算出手段と、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する電源網解析手段と、前記電圧値、電流値に基づいて前記電源配線の構造を決定する電源構造決定手段とを備えた。
【００２１】
請求項１３に記載の発明は、請求項１２に記載のレイアウトデータ作成装置において、前記第１の比率算出手段は、前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出する第１の抽出手段と、前記各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定する第２の比率算出手段とを備えた。
【００２２】
請求項１４に記載の発明は、請求項１２に記載のレイアウトデータ作成装置において、前記第１の比率算出手段は、前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出する第２の抽出手段と、前記ブロックのレイアウトデータ及び前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求める第３の比率算出手段と、前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成する等価回路作成手段と、前記等価回路から該各電源端子における前記電流消費量の比率を求める第４の比率算出手段とを備えた。
【００２３】
請求項１５に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の幅のデータを抽出する第３の抽出手段と、前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定する第５の比率算出手段とを備えた。
【００２４】
請求項１６に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の面積のデータを抽出する第４の抽出手段と、前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定する第６の比率算出手段とを備えた。
【００２５】
請求項１７に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出する第５の抽出手段と、前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定する第７の比率算出手段とを備えた。
【００２６】
請求項１８に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出する第６の抽出手段と、前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定する第８の比率算出手段とを備えた。
【００２７】
請求項１９に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出する第７の抽出手段と、前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第９の比率算出手段とを備えた。
【００２８】
請求項２０に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出する第８の抽出手段と、前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１０の比率算出手段とを備えた。
【００２９】
請求項２１に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１１の比率算出手段である。
【００３０】
請求項２２に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出する第９の抽出手段と、前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求める第１２の比率算出手段と、前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１３の比率算出手段とを備えた。
【００３１】
請求項２３に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造の決定をコンピュータに実行させるためのプログラムであって、前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップと、を前記コンピュータに実行させるための前記プログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００３２】
（作用）
従って、請求項１，１２に記載の発明によれば、ブロックのレイアウトデータから該各電源端子における電流消費量の比率が電源の種類毎に求められ、その電流消費量の比率と、該ブロック全体の電流消費値のデータとから該各電源端子における電流消費量が求められる。各電源端子における電流消費量と、電源配線のレイアウトデータとから電源網が作成され、その電源網の解析により電源配線の各部分における電流値，電圧値が算出される。その電流値，電圧値に基づいて、最適な電源配線の構造が決定される。
【００３３】
請求項２，１３に記載の発明によれば、各電源端子における電流消費量の比率は、ブロックのレイアウトデータから該各電源端子の幅のデータが抽出され、その各電源端子の幅のデータに基づいて、該各幅の比率に設定される。
【００３４】
請求項３，１４に記載の発明によれば、ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータが抽出される。ブロックのレイアウトデータ及びブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の各電源端子に対応する電流消費量の比率が求められる。内部配線のデータ及び各電源端子に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路が作成される。そして、各電源端子における電流消費量の比率は、各等価回路から求められる。
【００３５】
請求項４，１５に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータの内部配線のデータから該各内部配線の幅のデータが抽出され、その各内部配線の幅のデータに基づいて、該各幅の比率に設定される。
【００３６】
請求項５，１６に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータの内部配線のデータから該各内部配線の面積のデータが抽出され、その各内部配線の面積のデータに基づいて、該各面積の比率に設定される。
【００３７】
請求項６，１７に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線と各トランジスタとを接続するコンタクトの個数のデータが抽出され、そのコンタクトの個数のデータに基づた各内部配線に対応する該コンタクトの総個数の比率に設定される。
【００３８】
請求項７，１８に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線と各トランジスタとを接続するコンタクトの面積のデータが抽出され、そのコンタクトの面積のデータに基づいた各内部配線に対応する該コンタクトの総面積の比率に設定される。
【００３９】
請求項８，１９に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線に接続される各トランジスタのゲート幅のデータが抽出され、その各トランジスタのゲート幅のデータに基づいた各内部配線に対応する各トランジスタのゲート幅の総和の比率に設定される。
【００４０】
請求項９，２０に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線に接続される各トランジスタのゲート長のデータが抽出され、その各トランジスタのゲート長のデータに基づいて、各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率に設定される。
【００４１】
請求項１０，２１に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックの各トランジスタにおける動作率のデータに基づいた各内部配線に対応する各トランジスタの動作率の総和の比率に設定される。
【００４２】
請求項１１，２２に記載の発明によれば、ブロックのレイアウトデータから、各内部配線に接続される各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つが抽出される。各トランジスタのゲート幅のデータ、各トランジスタのゲート長の逆数に所定の係数を掛けた値及び各トランジスタにおける動作率のデータの内の少なくとも２つが、各トランジスタ毎に掛算され、各トランジスタの電流消費量の比率が求められる。そして、各内部配線に対応する電流消費量の比率は、該各内部配線に対応するトランジスタの電流消費量の比率の総和の比率に設定される。
【００４３】
請求項２３に記載の発明によれば、最適な電源配線の構造を容易に決定するレイアウトデータ作成方法をコンピュータに実施させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００４４】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図１２に従って説明する。
【００４５】
図１は本発明を適用したレイアウトデータ作成装置の概略構成図を示す。レイアウトデータ作成装置１はＣＡＤ（Computer Aided Design ）装置からなり、中央処理装置（以下、ＣＰＵという）２、メモリ３、磁気ディスク４、ＣＲＴ等の表示器５、及び、キーボード（マウス等を含む）６を含み、それらはシステムバス７により互いに接続されている。ＣＰＵ２はメモリ３に記憶された所定のプログラムデータに基づいて動作する。
【００４６】
メモリ３にはＣＰＵ２が実行するプログラムデータと、その実行に必要な各種データが予め記憶されるとともに、当該プログラムデータに基づくＣＰＵ２の処理結果等が一時格納される。キーボード６はメモリ３に格納されるプログラムの実行に必要なデータの入力や、表示器５や図示しないプリンタ等に処理結果等の出力命令の入力に用いられる。
【００４７】
磁気ディスク４には、図２に示すファイル１１〜１２が予め格納されている。第１ファイル１１には、半導体装置のレイアウトデータが格納されている。このレイアウトデータは、予めフロアプランにおいて作成され、第１ファイル１１に格納されている。
【００４８】
レイアウトデータは、半導体装置を構成する複数のブロック、それらブロックに対して電源電圧を供給する電源配線を含む。この電源配線は、予め設定された線幅を持つ。この線幅は、過去に設計された複数の半導体装置における電源配線の線幅の最小値に基づいて設定された値を持つ。これによりレイアウトデータが作成された半導体装置のチップサイズは、配線幅に冗長を含まないため、最小の面積を持つ。
【００４９】
第２ファイル１２はライブラリであり、設計に使用する複数種類の機能ブロックにおける消費電流値が格納されている。この消費電流値は、所定の電力見積り方法により、各ブロックが提供する機能やゲートレベルの論理情報から、当該機能ブロックにて使用される電源の種類毎に予め求められたものである。
【００５０】
レイアウトデータ作成装置１のＣＰＵ２は、キーボード６の操作によりメモリ３に記憶されたレイアウトデータ作成処理のプログラムが起動されると、図２に示すステップＳ１〜Ｓ４における各処理を実行する。
【００５１】
次に、図２の各ステップＳ１〜Ｓ４における処理を説明する。
ステップＳ１は設計情報入力手段であり、図１のＣＰＵ２は、第１，第２ファイル１１，１２から、電源配線の構造決定に必要なデータを入力する。ＣＰＵ２は、必要なデータとして、第１ファイル１１から、電源配線（又は電源母線という）のレイアウト情報、各ブロックの配置情報を入力し、第２ファイル１２から各ブロックにおける消費電流値を入力する。
【００５２】
ステップＳ２は第１の比率算出手段であり、電流消費比率算出処理である。ＣＰＵ２は、各ブロックの物理情報を入力し、その物理情報に基づいて各ブロックの電源端子における電流消費比率を算出する。物理情報は、各ブロックを構成する端子，トランジスタ，配線の位置の情報である。ＣＰＵ２は、物理情報を第１ファイル１１のレイアウトデータから入力する。尚、物理情報は、第２ファイル１２のライブラリから入力されても良い。
【００５３】
ステップＳ３は電源網解析手段であり、ＣＰＵ２は、半導体装置の電源網を作成し、その電源網に対して所定の行列演算を実施する。この解析処理により、ＣＰＵ２は、電源配線の各ノードにおける電流値，電圧降下値を得る。
【００５４】
ステップＳ４は電源構造決定手段であり、ＣＰＵ２は、ステップＳ３において得た電流値，電圧降下値に基づいて、それら値が基準値の範囲から外れた違反箇所を検索する。そして、ＣＰＵ２は、検索結果に基づいて、違反箇所における電源配線の構造を決定し、その決定した構造に基づいて第１ファイル１１の電源配線の配線線幅の変更、配線の追加を行う。
【００５５】
次に、ステップＳ１〜Ｓ４における処理を詳述する。
先ず、ステップＳ１における設計情報入力処理を説明する。
図３は、設計情報入力処理のフローチャートを示す。ステップＳ１ａ〜Ｓ１ｃは、図２に示すステップＳ１のサブステップである。即ち、ステップＳ１ａは電源母線情報入力処理であり、ＣＰＵ２は、第１ファイル１１中のレイアウトデータから、外部電源配線のレイアウト情報を入力する。このレイアウト情報は、電源配線が供給する外部電源電圧の系統，配置位置，配線幅を含む。
【００５６】
ステップＳ１ｂはブロック配置情報入力処理であり、ＣＰＵ２は、第１ファイル中のレイアウトデータから半導体装置を構成する各ブロックの配置情報を入力する。この配置情報は、ブロックの種類，配置位置を含む。ステップＳ１ｃはブロック消費電流値入力処理であり、ＣＰＵ２は、第２ファイル１２中のブロックライブラリから、ステップＳ１ｂにおいて入力したブロックの種類に基づいて、各ブロックの消費電力量を入力する。
【００５７】
次に、ステップＳ２における電流消費比率算出処理を説明する。
図４のステップＳ２ａ〜Ｓ２ｃは、図２に示すステップＳ２のサブステップである。即ち、ステップＳ２ａは物理情報入力処理であり、ＣＰＵ２は、ブロックの物理情報を入力する。この物理情報は、それらのブロックを構成するトランジスタの種類，サイズ、ブロック内部の電源配線の種類，配置位置、外部端子の位置を含む。
【００５８】
ステップＳ２ｂは電源網抽出処理であり、ＣＰＵ２は、ステップＳ１において入力した各種の情報から、外部電源配線の電源網を、各電源電圧毎に抽出する。電源網は、外部電源配線に対する等価抵抗と、各ブロックの電流消費量に対応する電流源からなる。等価抵抗は、外部電源配線の端点，交点等のノード間における配線幅，単位抵抗値に基づく抵抗値を持つ。電流源は、各ブロックの電流消費量に対応する値の電流を流すように設定される。
【００５９】
ステップＳ２ｃは電流消費比率抽出処理であり、ＣＰＵ２は、各ブロックの物理情報に基づいて、各ブロックの外部電源端子における電流消費量比率を抽出する。電流消費量比率は、ブロックに供給される電源電圧毎の消費電流量に対する各電源端子における電流消費量の比率である。これは、ＣＰＵ２は、各外部端子における電流消費量、即ち各電源端子に対して供給が必要な電流量を比率で求めることにより、各外部端子に対して生じる消費電流量のバラツキを、次の電源網解析処理（ステップＳ３）に加味する。このことは、各電源端子における消費電流量のバラツキによる影響を電源網の解析結果に反映する。これにより、ＣＰＵ２は、実際に機能ブロックが必要とする電流量に基づく外部電源配線のレイアウトを決定するわけである。
【００６０】
次に、ステップＳ３における電源網解析処理を説明する。
図５のステップＳ３ａ，Ｓ３ｂは、図２に示すステップＳ３のサブステップである。即ち、ステップＳ３ａは電流値算出処理であり、ＣＰＵ２は、各ブロックの内部電源配線のノードにおける電流値を算出する。詳しくは、ＣＰＵ２は、機能ブロックに供給される電源電圧毎の消費電流値にステップＳ２ｃにおいて求めた比率を乗算し、その演算結果を外部端子における電流値に設定する。
【００６１】
ステップＳ３ｂにおいて、ＣＰＵ２は、上記のステップＳ３ａにおいて外部端子における電流値が設定された電源網における電圧，電流の値を算出する。詳しくは、ＣＰＵ２は、電源網に対して所定の行列演算を行い、電源網を構成する等価抵抗に流れる電流値、その等価抵抗の両端の電圧値（等価抵抗による電圧降下値）を求める。
【００６２】
次に、ステップＳ４における電源母線構造決定処理を説明する。
図６のステップＳ４ａ，Ｓ４ｂは、図２に示すステップＳ４のサブステップである。即ち、ステップＳ４ａは違反箇所検索処理であり、ＣＰＵ２は、予め設定された基準値（基準電圧値，基準電流値）と、図５のステップＳ３ｂにおいて求めた電圧，電流の値とを比較する。この基準値は、フロアプランにおいてレイアウトされる外部電源配線の構造、即ち図２の第１ファイル１１に格納された処理前のレイアウトデータに含まれる外部電源配線の線幅に対応している。そして、ＣＰＵ２は、その比較結果に基づいて、外部電源配線のレイアウトにおける基準値違反箇所を検索する。
【００６３】
ステップＳ４ｂは構造変更処理であり、ＣＰＵ２は、ステップＳ４ａにおける検索結果に基づいて、外部電源配線の構造を変更する。外部電源配線は、線幅，膜厚，配線を形成する層数に基づく構造を持つ。ＣＰＵ２は、検索結果に基づいて、各外部電源配線の電圧，電流の値に対応して、外部電源配線の線幅，膜厚，層数のうちの少なくとも１つの値を変更する。
【００６４】
今、外部電源配線の電圧値が基準値よりも大きい場合、ＣＰＵ２は、その外部電源配線の元の配線幅を、電圧値に対応する配線幅まで広くする。これにより、その外部電源配線は、各ブロックに必要な量の電流を供給可能な構造となる。
【００６５】
別の例として、外部電源配線における電流密度が基準値を超えている場合、ＣＰＵ２は、その部分における電流密度が基準値を超えないように、その部分の電源配線の幅を広くする。一方、外部電源配線のある部分における電流密度が基準値に達しない場合、ＣＰＵ２は、その部分における電流密度が基準値に達するように、その部分の電源配線の幅を狭くする。
【００６６】
次に、ステップＳ２ｃにおける電流消費比率抽出処理を詳述する。
図７のステップＳ１１，Ｓ１２は、図４に示すステップＳ２ｃのサブステップである。即ち、ステップＳ１１は第１の抽出手段であって、ＣＰＵ２は、第１ファイル１１のレイアウトデータから、各ブロックの各電源端子の幅のデータを抽出する。ステップＳ１２は第２の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各電源端子の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を電流消費量の比率に設定する。
【００６７】
図２の第１，第２ファイル１１，１２には、動作が確認されたブロックの情報が格納されている。即ち、第１，第２ファイル１１，１２には、各ブロックの動作，電流消費に応じた値を持つデータが格納されている。そして、各ブロックの電源端子は、それらブロック内に含まれるトランジスタ等の部分において消費する電流量等に応じた幅を持つ。従って、各電源端子は、その外部端子を介してブロックに供給される電流量、即ち、各外部端子における電流消費量に対応する幅を持つ。これにより、外部端子における消費電流量のバラツキを見込んだ電源網を作成する訳である。
【００６８】
図８に示すように、半導体装置２１には、複数のブロック２２，２３が配設される。ブロック２２は、図９に示すように、電源電圧ＶDD用の電源端子Ｔ１，Ｔ２と、電源電圧ＶSS用の電源端子Ｔ３，Ｔ４とを有する。そして、ステップＳ１１では、ＣＰＵ２は、電源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の幅を抽出する。又、ステップＳ１１では、ブロック２３の図示しない各電源端子の幅のデータも同様に抽出する（数値略）。
【００６９】
尚、図８では、半導体装置２１の外部電源端子２４からブロック２２，２３に電源電圧ＶDDを供給する外部電源配線のみを示し、電源電圧ＶSSを供給する外部電源配線を省略してある。
【００７０】
今、ブロック２２において、電源端子Ｔ１〜Ｔ４の幅がそれぞれ６００，１０００，６００，６００である。ＣＰＵ２は、これらの値を抽出する。そして、ＣＰＵ２は、電源電圧の種類毎に、抽出した配線幅の合計値を算出する。更に、ＣＰＵ２は、算出した合計値に対する各電源端子Ｔ１〜Ｔ４の幅の比率を算出する。そして、ＣＰＵ２は、算出した各電源端子Ｔ１〜Ｔ４の幅の比率を、各電源端子Ｔ１〜Ｔ４における電流消費量の比率に設定する。
【００７１】
即ち、ブロック２２においては、図１０に示すように、電源端子Ｔ１，Ｔ２の幅の比率６００／１６００，１０００／１６００を電源電圧ＶDD用の電源端子Ｔ１，Ｔ２における電流消費量の比率に設定する。又、電源端子Ｔ３，Ｔ４の幅の比率６００／１２００，６００／１２００を電源電圧ＶSS用の電源端子Ｔ３，Ｔ４における電流消費量の比率に設定する。又、ＣＰＵ２は、ブロック２３に対して同様に処理を行ない、各電源端子における電流消費量の比率を設定する（数値略）。
【００７２】
次に、図２のステップＳ２，Ｓ３における処理を説明する。
上記のようにして設定された電流消費量の比率に基づいて、ＣＰＵ２は、各電源端子における電流消費量を設定する（ステップＳ３ａ）。
【００７３】
今、ブロック２２において電源電圧ＶDD，ＶSSに対する全体の電流消費量がＹ，Ｚである。ＣＰＵ２は、電源電圧ＶDDの電源端子Ｔ１，Ｔ２における電流消費量の比率（600/1600,1000/1600）と電流消費量Ｙを乗算した結果（(600/1600)×Y,(1000/1600) ×Y ）を、各電源端子Ｔ１，Ｔ２における電流消費量に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSの電源端子Ｔ３，Ｔ４における電流消費量の比率（600/1200,600/1200 ）と電流消費量Ｚを乗算した結果（(600/1200)×Z,(600/1200)×Z ）を、各電源端子Ｔ３，Ｔ４における電流消費量に設定する。更に、ＣＰＵ２は、ブロック２３に対して同様に処理を行ない、ブロック２３の電電端子における電流消費量を設定する（数値略）。
【００７４】
次に、ＣＰＵ２は、設定した各電源端子における電流消費量に基づいて電源網を解析し、各ノードにおける電圧値，電流量を求める（ステップＳ３ｂ）。
今、図４のステップＳ２ｂにおいて、図８に示す半導体装置２１のレイアウトデータから、図１１に示す電源網が抽出されている。この電源網は、各ブロック２２，２３に電源電圧ＶDDを供給する電源配線の等価抵抗Ｒ１〜Ｒ１７、ブロック２２の電源端子Ｔ１，Ｔ２における電流消費量（(600/1600)×Y,(1000/1600) ×Y ）を持つ電流源、及びブロック２３の電源端子における電流消費量を持つ電流源（符号，数値略）を含む。
【００７５】
ＣＰＵ２は、この電源網に対して所定の行列演算を行い、その結果に基づいて各等価抵抗Ｒ１〜Ｒ１７の間のノードにおける電圧値、各等価抵抗Ｒ１〜Ｒ１７に流れる電流値を得る。そして、ＣＰＵ２は、各ノードＮ１〜Ｎ１１における電圧値から、各等価抵抗Ｒ１〜Ｒ１７、即ち電源電圧ＶDDのための電源配線の各部分における電圧降下値を得る。更に、ＣＰＵ２は、各等価抵抗Ｒ１〜Ｒ１７に流れる電流値から、電源配線の各部分における電流密度を得る。尚、図示しないが、ＣＰＵ２は、電源電圧ＶSSの電源配線に対して同様に処理を行い、その電源配線の各部分における電圧降下値、電流密度を得る。
【００７６】
次に、ＣＰＵ２は、求めた電圧降下値，電流密度に基づいて、基準値違反箇所を検索する（ステップＳ４ａ）。そして、ＣＰＵ２は、検索結果に基づいて、違反箇所の電源配線の構造を、その電源配線における電圧降下値，電流密度に基づいて変更する（ステップＳ４ｂ）。
【００７７】
今、図１１の電源網において、等価抵抗Ｒ４における電流密度が基準値を超えている。この場合、ＣＰＵ２は、その等価抵抗Ｒ４に対応する外部電源配線Ａ１（図１２参照）の配線幅を電流密度に対応する値に変更する。これにより、外部電源配線Ａ１の電流密度を基準値まで低くする。
【００７８】
また、別の例として、ノードＮ７における電圧値が基準値より低い。これは、外部電源端子２４からノードＮ７までの経路、即ち、抵抗Ｒ６，Ｒ８，Ｒ１７における電圧降下値が基準値よりも大きいことを意味する。この場合、ＣＰＵ２は、ノードＮ７における電圧値が基準値となるように、そのノードＮ７までの経路、即ち図１２に示す外部電源配線Ａ２の配線幅を広くする。
【００７９】
以上記述したように、第一実施形態によれば、以下の効果を奏する。
（１）先ず、ブロックのレイアウトデータから求めた各ブロックの各電源端子における電流消費の比率と、ブロック全体の電流消費量とから各電源端子における電流消費量を求める。次に、各電源端子における電流消費量と、外部電源配線のレイアウトデータから抽出した電源網を作成し、その電源網を解析して外部電源配線の各部分における電流密度及び電圧値を算出する。そして、その電流密度及び電圧値に基づいて、外部電源配線の構造を決定するようにした。これにより、各電源端子における電流消費量を得るための時間が、従来技術で記載したシミュレーションを用いた方法に比べて短くなり、短時間で外部電源配線のレイアウトデータを作成することができる。又、各電源端子における電流消費量は、従来の各電源端子に同一の電流消費量値を設定する方法に比べてほぼ正確な値となり、それにより作成される外部電源配線のレイアウトデータは各電源端子の電流消費量に適した構造となる。即ち、短時間で最適な外部電源配線のレイアウトデータを作成することができる。その結果、短い設計期間で、ＩＣチップのチップサイズを必要最小限に抑えることができ、それらのコストを低減することができる。
【００８０】
（２）半導体装置２１の外部電源配線幅を、過去に作成した半導体装置に含まれる配線幅の最小値とした。従って、ＣＰＵ２は、基準値違反箇所として検索した外部電源配線の幅を広くするように変更する。即ち、ＣＰＵ２は、半導体装置２１の外部電源配線の構造を、半導体装置２１のチップサイズを大きくする方向にのみ変更する。これにより、配線幅の縮小にともなう冗長な領域の作成が防がれるため、短時間でチップサイズの小さな半導体装置のレイアウトデータを作成することができる。
【００８１】
（３）ブロックのレイアウトデータからブロックの各電源端子の幅のデータを抽出し、電源の種類毎に求めた電源端子幅の比率を各電源端子における電流消費量の比率とした。各電源端子の幅がその端子を介して電流を消費するトランジスタ等の部分に供給する電流量に応じて設計されている。これにより、上記のように電流消費量の比率は、電流を消費する部分に対応して略正確な値となる。従って、精度の高い電流消費量の比率を極めて短時間で求めることができる。
【００８２】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図１３〜図１６に従って説明する。尚、本実施形態において、第一実施形態と同様の構成については同じ符号を付し、図面及び詳細な説明を省略する。
【００８３】
本実施形態では、図４のステップＳ２ｃにおいてブロックの各電源端子における電流消費量の比率を求める処理、即ち図７のステップＳ１１，Ｓ１２の処理が、図１３，１４に示す処理に置き換えられている。従って、これら図１３，１４における処理についてのみ詳細に説明する。
【００８４】
図２のＣＰＵ２は、図１３，１４に示すステップＳ２１〜Ｓ２４，Ｓ３１，Ｓ３２の処理を実施し、ブロックの電源端子における電流消費量の比率を設定する。即ち、ステップＳ２１は第２の抽出手段であって、ＣＰＵ２は、第１ファイル１１に含まれるブロックのレイアウトデータから、ブロックの内部電源配線のデータを抽出する。尚、内部電源配線のデータとは、各電源端子から延びる各内部電源配線のデータであって、各内部電源配線の幅や長さ等の情報を含む。
【００８５】
今、図１５に示すブロック３１は、電源電圧ＶDDのための内部電源配線Ｕ１，Ｕ２と、電源電圧ＶSSのための内部電源配線Ｕ３，Ｕ４を含む。第１内部電源配線Ｕ１は、端部に電源端子Ｔ５，Ｔ６を有する。同様に、第２から第４内部電源配線Ｕ２〜Ｕ４は、それぞれ端部に電源端子Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２を有する。各内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４は、同じ長さ（＝１００）を持ち、それぞれ２０，８，１５，１２の幅を持つ。ＣＰＵ２は、これら内部電源配線Ｕ１〜Ｕ４を抽出する。
【００８６】
次に、ステップＳ２２は、第３の比率算出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各電源端子に対応する電流消費量の比率を電源の種類毎に求める。このステップＳ２２において、ＣＰＵ２は、図１４に示すステップＳ３１，Ｓ３２における処理を実行する。即ち、ステップＳ３１，Ｓ３２は、ステップＳ２２のサブステップである。
【００８７】
そのステップＳ３１は第３の抽出手段であって、ＣＰＵ２は、ステップＳ２１において抽出した内部電源配線のデータの内、各内部電源配線の幅のデータを抽出する。次に、ステップＳ３２は第５の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各内部電源配線の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を各内部電源配線に対応する電流消費量の比率とする。
【００８８】
図１５，１６に従って詳述すれば、ＣＰＵ２は、ブロック３１内の内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の幅（２０，８，１５，１２）をそれぞれ抽出し、各電源系統ＶCC，ＶSS毎に幅の総和（２８，２７）を算出する（ステップＳ３１）。ＣＰＵ２は、図１６に示すように、総和に対する内部電源配線Ｕ１の幅の比率（２０／２８）を演算し、その値を内部電源配線Ｕ１における電流消費量比率に設定する。ＣＰＵ２は、内部電源配線Ｕ２の幅の比率（８／２８）を演算し、その値を内部電源配線Ｕ２における電流消費量比率に設定する。同様に、ＣＰＵ２は、総和に対する内部電源配線Ｕ３，Ｕ４の幅の比率（１５／２７，１２／２７）を演算し、それらの値を内部電源配線Ｕ３，Ｕ４における電流消費量比率にそれぞれ設定する。
【００８９】
次に、ステップＳ２３は、等価回路作成手段であって、ＣＰＵ２は、内部電源配線のデータ及び各内部電源配線に対応する電流消費量の比率に基づいて、電源の種類毎に、ブロックの電源網を作成する。
【００９０】
今、図１６に示すように、ブロック３１に含まれる内部電源配線Ｕ１，Ｕ２の幅がそれぞれ２０，８であり、内部電源配線Ｕ１，Ｕ２の長さが共に１００である。これらを使用して、ＣＰＵ２は、内部電源配線Ｕ１，Ｕ２の等価抵抗Ｒ２１〜Ｒ２４と、該内部電源配線Ｕ１，Ｕ２の電流消費量の比率に応じた電流値を持つ電流源からなる電源網を作成する。等価抵抗Ｒ２１〜Ｒ２４は、内部電源配線Ｕ１，Ｕ２の幅，長さに基づいて公知の抵抗網抽出処理により算出した抵抗値を持つ。尚、本実施形態では、電流消費量の比率２０／２８，８／２８を持つ電流源を、対応する内部電源配線Ｕ１，Ｕ２の中心に接続したように仮定して電源網を作成するため、抵抗要素Ｒ２１と抵抗要素Ｒ２２、抵抗要素Ｒ２３と抵抗要素Ｒ２４はそれぞれ同一の抵抗値とする。これは、電源端子Ｔ５，Ｔ６における電流消費量の差（バラツキ）、電源端子Ｔ７，Ｔ８における電流消費量のバラツキが、内部電源配線Ｕ１，Ｕ２の幅，長さからは不明であることによる。
【００９１】
上記と同様に、ＣＰＵ２は、ブロック３１の電源電圧ＶSS系統において、内部電源配線Ｕ３，Ｕ４の等価抵抗Ｒ２５〜Ｒ２８と、内部電源配線Ｕ３，Ｕ４の電流消費量の比率に応じた電流値を持つ電流源からなる電源網を作成する。
【００９２】
次に、ステップＳ２４は、第４の比率算出手段であって、ＣＰＵ２は、電源網に対して行列演算を行い、各電源端子における電流消費量の比率を求める。例えば、ブロック３１においては、図１６に示す電源網から各電源端子Ｔ５〜Ｔ１２における電流消費量の比率を求める。
【００９３】
以上記述したように、第二実施形態によれば、以下の効果を奏する。
（１）第一実施形態における（１），（２）と同じ効果を奏する。
（２）ブロックのレイアウトデータから、ブロックの内部電源配線のデータを抽出し、同ブロックのレイアウトデータから各電源端子に対応する電流消費量の比率を電源の種類毎に求めた。そして、その各電源端子に対応する電流消費量の比率、及び内部電源配線のデータに基づいて、電源の種類毎に、ブロック内部の電源網を作成し、その電源網から各電源端子における電流消費量の比率を求めた。このように求めた各電源端子における電流消費量の比率は、内部電源配線の抵抗要素を考慮した値となるため、第一実施形態に比べてより正確な値となる。従って、第一実施形態に比べて精度の高い各電源端子における電流消費量の比率を求めることができる。
【００９４】
（３）ブロックのレイアウトデータの内部電源配線のデータの内、各内部電源配線の幅のデータを抽出し、その抽出した各内部電源配線の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を各電源端子に対応する電流消費量の比率とした。このように求めた各電源端子に対応する電流消費量の比率は、各内部電源配線の幅がその配線を流れる電流量に応じて設計されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【００９５】
（４）ステップＳ２３では、電流消費量の比率２０／２８，８／２８，１５／２７，１２／２７を持つ電流源を、対応する内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の中心に接続したように仮定してブロック３１の各電源網を作成した。即ち、実際に電流を消費する各トランジスタの位置を内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の中心として、ブロック３１の各電源網の作成を容易にした。従って、ブロックの電源網を短時間で作成することができる。
【００９６】
尚、上記各実施形態は、以下のように変更してもよい。
・図１４のステップＳ３１，３２において、ブロックの物理情報として内部電源配線Ｕ１〜Ｕ４の幅に基づいて各電源端子に対応する電流消費量の比率を設定するようにしたが、その他の物理情報に基づいて電源端子における電流消費量の比率を設定するようにしても良い。
【００９７】
・１つの例として、物理情報として内部電源配線の面積を用いた場合の処理を図１７に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図１７のステップＳ４１，Ｓ４２における処理を実行する。即ち、これらステップＳ４１，Ｓ４２は、図１３のステップＳ２２のサブステップである。
【００９８】
ステップＳ４１は第４の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータの内部電源配線のデータの内、各内部電源配線の面積のデータを抽出する。ステップＳ４２は第６の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各内部電源配線の面積のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に求めた面積の比率を、各電源端子に対応する電流消費量の比率に設定する。
【００９９】
今、ブロック３１においては、電源電圧ＶDDのための内部電源配線Ｕ１，Ｕ２の面積が、それぞれ２０００，８００である。ＣＰＵ２は、これら内部電源配線Ｕ１〜Ｕ４の面積を抽出する。そして、ＣＰＵ２は、内部電源配線Ｕ１，Ｕ２の幅の比率２０００／２８００，８００／２８００を演算し、それら演算結果を電源電圧ＶDD用の電源端子Ｔ５，Ｔ６の組、電源端子Ｔ７，Ｔ８の組に対する電流消費量の比率に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSのための内部電源配線Ｕ３，Ｕ４の面積（１５００，１２００）を抽出し、それらの比率（1500/2700,1200/2700 ）を、電源端子Ｔ９，Ｔ１０の組、電源端子Ｔ１１，Ｔ１２の組に対応する電流消費量の比率に設定する。
【０１００】
このように求めた各電源端子に対応する電流消費量の比率は、各内部電源配線の面積がその配線を流れる電流量に応じて設計されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０１】
・別の例として、物理情報として内部電源配線とトランジスタを接続するコンタクトの数を用いた場合を図１８に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図１８のステップＳ５１，Ｓ５２における処理を実行する。即ち、これらステップＳ５１，Ｓ５２は、図１３のステップＳ２２のサブステップである。
【０１０２】
ステップＳ５１は第５の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線と各トランジスタとを接続するコンタクトの個数のデータを抽出する。次に、ステップＳ５２は第７の比率算出手段であって、ＣＰＵ２は、抽出したコンタクトの個数のデータに基づいて、各電源端子に対応するコンタクトの総個数の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１０３】
今、図１９に示すブロック４１は、内部電源配線Ｕ５，Ｕ６、ＭＯＳトランジスタＴr1，Ｔr2，Ｔr3，Ｔr4を含む。内部電源配線Ｕ５，Ｕ６は、電源電圧ＶDD用の電源端子Ｔ１３〜Ｔ１６を有する。内部電源配線Ｕ５には、コンタクト４２を介してトランジスタＴr1，Ｔr2が接続される。内部電源配線Ｕ６には、コンタクト４３を介してトランジスタＴr3，Ｔr4が接続される。ＣＰＵ２は、コンタクト４２の数（＝１２）と、コンタクト４３の数（＝９）を抽出する。ＣＰＵ２は、内部電源配線Ｕ５，Ｕ６に対応して求めたコンタクト４２，４３の総個数の比率１２／２１，９／２１を、電源電圧ＶDD用の電源端子Ｔ１３，Ｔ１４の組、電源端子Ｔ１５，Ｔ１６の組に対応する電流消費量の比率に設定する。尚、電源電圧ＶSS用等の電源端子については、電源電圧ＶDDに対する処理と同じであるため、図面及び説明を省略する。
【０１０４】
このように求めた各電源端子に対応する電流消費量の比率は、内部電源配線とトランジスタとを接続するコンタクトの個数が該トランジスタの消費する電流量に応じて設定されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０５】
・別の例として、物理情報として内部電源配線とトランジスタを接続するコンタクトの面積を用いた場合を図２０に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２０のステップＳ６１，Ｓ６２における処理を実行する。即ち、これらステップＳ６１，Ｓ６２は、図１３のステップＳ２２のサブステップである。
【０１０６】
ステップＳ６１は第６の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線と各トランジスタとを接続するコンタクトの面積のデータを抽出する。次に、ステップＳ６２は第８の比率算出手段であって、ＣＰＵ２は、抽出したコンタクトの面積のデータに基づいて、各電源端子に対応するコンタクトの総面積の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１０７】
今、図１９に示すブロック４１において、内部電源配線Ｕ５とトランジスタＴｒ１，Ｔｒ２とを接続するコンタクト４２の総面積がＰ１、内部電源配線Ｕ６とトランジスタＴｒ３，Ｔｒ４とを接続するコンタクト４３の総面積がＰ２である。ＣＰＵ２は、これら総面積Ｐ１，Ｐ２を抽出し、内部電源配線Ｕ５，Ｕ６に対応するコンタクト４２，４３の総面積の比率P1/(P1+P2),P2/(P1+P2) を、電源電圧ＶDD用の電源端子Ｔ１３，Ｔ１４の組、電源端子Ｔ１５，Ｔ１６の組に対応する電流消費量の比率に設定する。尚、電源電圧ＶSS用等の電源端子については、電源電圧ＶDDに対する処理と同じであるため、図面及び説明を省略する。
【０１０８】
このように求めた各電源端子に対応する電流消費量の比率は、内部電源配線とトランジスタとを接続するコンタクトの面積が該トランジスタの消費する電流量に応じて設定されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０９】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート幅を用いた場合を図２１に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２１のステップＳ７１，Ｓ７２における処理を実行する。即ち、これらステップＳ７１，Ｓ７２は、図１３のステップＳ２２のサブステップである。
【０１１０】
ステップＳ７１は第７の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線に接続される各トランジスタのゲート幅のデータを抽出する。次に、ステップＳ７２は第９の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータに基づいて、各電源端子に対応する各トランジスタのゲート幅の総和の比率を各電源端子に対応する電流消費量の比率とする。
【０１１１】
今、図２２のブロック５１は、内部電源配線Ｕ７に接続されたＰチャネルＭＯＳトランジスタＰａ，Ｐｂ、内部電源配線Ｕ８に接続されたＰＭＯＳトランジスタＰｃ、内部電源配線Ｕ９に接続されたＮチャネルＭＯＳトランジスタＮａ，Ｎｂ、内部電源配線Ｕ１０に接続されたＮＭＯＳトランジスタＮｃ，Ｎｄを含む。各内部電源配線Ｕ７〜Ｕ１０は、外部端子Ｔ１７〜Ｔ２４を備える。各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄは、それぞれゲート幅（150,110,150,90,110,110,110）を持つ。これらゲート幅は、各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄに流れる電流、即ち電流消費量に対応する。
【０１１２】
ＣＰＵ２は、各トランジスタＰａ〜Ｐｃのゲート幅を抽出し、内部電源配線Ｕ７，Ｕ８に対応する各トランジスタＰａ，Ｐｂ，Ｐｃのゲート幅の総和の比率（260/410,150/410 ）を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、ＣＰＵ２は、各トランジスタＮａ〜Ｎｄのゲート幅に基づいて、内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１１３】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート幅が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１１４】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート長を用いた場合を図２３に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２３のステップＳ８１，Ｓ８２における処理を実行する。即ち、これらステップＳ８１，Ｓ８２は、図１３のステップＳ２２のサブステップである。
【０１１５】
ステップＳ８１は第８の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線に接続される各トランジスタのゲート長のデータを抽出する。次に、ステップＳ８２は第１０の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート長のデータに基づいて、各電源端子に対応する各トランジスタのゲート長の相関値の総和の比率を各電源端子に対応する電流消費量の比率とする。尚、本実施形態の相関値とは、ゲート長の逆数に所定の係数を掛けた値である。
【０１１６】
今、図１８に示すブロック５１において、トランジスタＰａのゲート長が４０であり、トランジスタＰｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であり、トランジスタＮｄのゲート長が３０である。ＣＰＵ２は、これらゲート長を抽出する。次に、ＣＰＵ２は、電源電圧ＶDDの系統においては、係数を４０として図２２に示す各トランジスタＰａ，Ｐｂ，Ｐｃの相関値（１，２，２）を求める。そして、ＣＰＵ２は、内部電源配線Ｕ７，Ｕ８に対応する相関値の総和の比率３／５，２／５を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。
【０１１７】
同様に、ＣＰＵ２は、電源電圧ＶSSの系統における各トランジスタＮａ，Ｎｂ，Ｎｃ，Ｎｄの相関値（2,2,2,1.3 ）を求め、それらによる内部電源配線Ｕ９，Ｕ１０に対応する相関値の総和の比率（4/7.3,3.3/7.3 ）を、内部電源配線Ｕ７，Ｕ８の電流消費量の比率に設定する。ＣＰＵ２は、同様にして求めた相関値の総和の比率を、内部配線Ｕ９，Ｕ１０の電流消費量比率に設定する。
【０１１８】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート長の相関値が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１１９】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタの動作率データを用いた場合を図２４に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２４のステップＳ９１における処理を実行する。即ち、このステップＳ９１は、図１３のステップＳ２２のサブステップである。
ステップＳ９１は第１１の比率算出手段であって、ＣＰＵ２は、図２の第２ファイル１２に格納されたライブラリデータから、ブロックの各内部電源配線に接続されたトランジスタの動作率データを抽出する。そして、ＣＰＵ２は、それら動作率の総和の比率を、各内部電源配線に対応する電流消費量の比率に設定する。尚、各トランジスタの動作率データは、ブロックにおける各トランジスタの動作時間の比率であって、各ブロックのレイアウトデータと共に提供されるデータである。 今、図２２に示すように、電源電圧ＶDDの内部電源配線Ｕ７，Ｕ８に接続されたトランジスタＰａ，Ｐｂ，Ｐｃの動作率がそれぞれ９，１２，９である。この場合、ＣＰＵ２は、内部電源配線Ｕ７，Ｕ８に対応する各トランジスタの動作率の総和の比率２１／３０，９／３０を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、電源電圧ＶSSの内部電源配線Ｕ９，Ｕ１０に接続されたトランジスタＮａ，Ｎｂ，Ｎｃ，Ｐｄの動作率がそれぞれ３，８，０，１０である。この場合、ＣＰＵ２は、内部電源配線Ｕ９，Ｕ１０に対応する各トランジスタの動作率の総和の比率１１／２１，１０／２１を、各内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１２０】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタの動作率が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１２１】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート長，ゲート幅，動作率データを用いた場合を図２５に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２５のステップＳ１０１〜１０４における処理を実行する。即ち、これらステップＳ１０１〜１０４は、図１３のステップＳ２２のサブステップである。
【０１２２】
ステップＳ１０１は第９の抽出手段を構成し、ＣＰＵ２は、ブロックのレイアウトデータから、各内部電源配線に接続される各トランジスタのゲート幅のデータを抽出する。次に、ステップＳ１０２は第９の抽出手段を構成し、ＣＰＵ２は、ブロックのレイアウトデータから、各内部電源配線に接続される各トランジスタのゲート長のデータを抽出する。
【０１２３】
次に、ステップＳ１０３は第１２の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求める。次に、ステップＳ１０４は第１３の比率算出手段であって、ＣＰＵ２は、各電源端子に対応するトランジスタの電流消費量の比率の総和の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１２４】
今、図１８のブロック５１において、トランジスタＰａ，Ｐｃのゲート幅が１５０であり、トランジスタＰｂ，Ｎｂ，Ｎｃ，Ｎｄのゲート幅が１１０であり、トランジスタＮａのゲート幅が９０である。トランジスタＰａのゲート長が４０であり、トランジスタＰｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であり、トランジスタＮｄのゲート長が３０である。
【０１２５】
ＣＰＵ２は、各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄのゲート幅を抽出し（ステップＳ１０１）、ゲート長を抽出する（ステップＳ１０２）。次に、ＣＰＵ２は、係数を４０として各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄのゲート長のデータの相関値（1,2,2,2,2,2,1.3 ）をそれぞれ求める。そして、各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄの動作率はそれぞれ９，１２，９，３，８，０，１０であるため、ＣＰＵ２は、各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率（1350,2640,2700,540,1760,0,1430）（図２６参照）を求める。
【０１２６】
次に、ＣＰＵ２は、ブロック５１の電源電圧ＶDDの系統において、図２７に示すように、トランジスタＰａ，Ｐｂ，Ｐｃの電流消費量の比率の総和の比率（3990/6690,2700/6690 ）を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSの系統において、トランジスタＮａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率の総和の比率（2300/3730,1430/3730 ）を、内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１２７】
尚、図２７では、第二実施形態と同様に、電流消費量の比率（3990/6690,2700/6690,2300/3730,1430/3730 ）を持つ電流源を、対応する内部電源配線Ｕ７，Ｕ８，Ｕ９，Ｕ１０の中心に接続した電源網を作成している。即ち、内部電源配線Ｕ７〜Ｕ１０の抵抗要素Ｒ３１〜Ｒ３８は、抵抗要素Ｒ３１と抵抗要素Ｒ３２、抵抗要素Ｒ３３と抵抗要素Ｒ３４、抵抗要素Ｒ３５と抵抗要素Ｒ３６、抵抗要素Ｒ３７と抵抗要素Ｒ３８がそれぞれ同一の抵抗値（数値略）となる。
【０１２８】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート幅が該トランジスタの消費する電流量と対応していることと、トランジスタのゲート長の相関値が該トランジスタの消費する電流量と対応していることと、トランジスタの動作率が該トランジスタの消費する電流量と対応していることとから、略正確な値となる。従って、さらに精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１２９】
尚、ステップＳ１０３では、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めたが、各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータの内、少なくとも２つの値を各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めてもよい。例えば、各トランジスタのゲート幅のデータ及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めてもよい。このようにしても、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
・上記各実施形態のステップＳ４ｂ（図６参照）では、基準値違反箇所として検索した外部電源配線の幅を、ステップＳ３ｂ（図５参照）において算出した電圧値，電流値に基づいて変更したが、外部電源配線の部分における電流密度及び電圧値が基準値を満たすようにすることができればよく、例えば、電源配線の厚み（膜厚）を変更してもよい。又、図２８に示すように、外部電源配線を層構成を変更する、即ち電源配線Ａ３にコンタクト６１を介して電流量を補強する補強線としての電源配線Ａ４を接続した多層構造に変更してもよい。
【０１３０】
【発明の効果】
以上詳述したように、本発明によれば、短時間で最適な電源配線のレイアウトデータを作成することができるレイアウトデータ作成方法、レイアウトデータ作成装置、及びその方法を実施するプログラムを記録した記録媒体を提供することができる。
【図面の簡単な説明】
【図１】 第一実施形態のレイアウトデータ作成装置の概略構成図。
【図２】 第一実施形態のレイアウトデータ作成処理のフローチャート。
【図３】 設計情報入力処理のフローチャート。
【図４】 電流消費量比率抽出処理のフローチャート。
【図５】 電源網解析処理のフローチャート。
【図６】 電源構造決定処理のフローチャート。
【図７】 第一実施形態の電流比率算出処理のフローチャート。
【図８】 レイアウトデータ作成処理を示す説明図。
【図９】 レイアウトデータ作成処理を示す説明図。
【図１０】 レイアウトデータ作成処理を示す説明図。
【図１１】 レイアウトデータ作成処理を示す説明図。
【図１２】 レイアウトデータ作成処理を示す説明図。
【図１３】 第二実施形態の電流消費比率算出処理のフローチャート。
【図１４】 第二実施形態の電流消費比率設定処理のフローチャート。
【図１５】 レイアウトデータ作成処理を示す説明図。
【図１６】 レイアウトデータ作成処理を示す説明図。
【図１７】 別の電流消費比率設定処理のフローチャート。
【図１８】 別の電流消費比率設定処理のフローチャート。
【図１９】 レイアウトデータ作成処理を示す説明図。
【図２０】 別の電流消費比率設定処理のフローチャート。
【図２１】 別の電流消費比率設定処理のフローチャート。
【図２２】 レイアウトデータ作成処理を示す説明図。
【図２３】 別の電流消費比率設定処理のフローチャート。
【図２４】 別の電流消費比率設定処理のフローチャート。
【図２５】 別の電流消費比率設定処理のフローチャート。
【図２６】 レイアウトデータ作成処理を示す説明図。
【図２７】 レイアウトデータ作成処理を示す説明図。
【図２８】 レイアウトデータ作成処理を示す説明図。
【符号の説明】
２１ 半導体装置
２２，２３，３１，４１，５１ ブロック
２４ 外部電源端子
Ｔ１〜Ｔ２４ ブロックの電源端子
Ｓ１ 設計情報入力手段
Ｓ２ 第１の比率算出手段
Ｓ３ 電源網解析手段
Ｓ４ 電源構造決定手段
【発明の属する技術分野】
本発明は、半導体装置に用いられた機能ブロックに電源を供給する電源配線を最適化するためのレイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体に関するものである。
【０００２】
近年の半導体装置は、機能の高度化と高集積化が求められている。そのような半導体装置のレイアウト設計は、所定の機能を提供する既存のブロック（以下、機能ブロックという）を用いることにより、機能の高度化に対応している。そのような設計方法において、機能ブロックに必要十分な電源電圧を供給することができる電源配線のレイアウトが重要となっている。
【０００３】
その半導体装置のレイアウト設計において、ＩＣチップの電源配線パターンに応じた抵抗値を持つ抵抗素子と、電源配線のノードにおける消費電流値を持つ電流源とからなる電源網を作成する。そして、その電源網を行列式等により解析を行い、その解析結果に基づいて機能ブロックの消費電流量に対応する電源配線の線幅、配線経路を決定するようにしている。しかしながら、機能ブロックには、ライブラリデータに機能ブロック単体の電源網、機能ブロックの外部端子における電流消費量の情報が含まれないものがある。このような機能ブロックは、好適な配線幅を持つ電源配線のレイアウト作成を妨げる。そのため、情報が不足した機能ブロックにおいても、その機能ブロックにおける電流消費量を容易に求め、その消費電流量に適した幅を持つ電源配線の設計が要求されている。
【０００４】
【従来の技術】
従来、半導体装置に用いられる機能ブロックの各外部端子における電流消費量を求める方法として回路シミュレーションを実施する方法がある。この方法は、先ず、機能ブロックのレイアウトデータからゲート長とゲート幅、電源配線のノード間の配線長に基づく抵抗要素等を抽出し、それらによる等価回路を作成する。次に、等価回路の電気的な動作をシミュレーションし、そのシミュレーション結果に基づいて外部端子における電流量を求める。その求めた電流量に基づく電源網を作成し、その電源網の解析結果に基づいて電源配線のレイアウトを決定する。
【０００５】
この方法によると、機能ブロックの電源端子における電流量を正確に求めることができる。しかしながら、このような回路シミュレーションは、実行に長大な時間を要する。そのため、この回路シミュレーションを用いる方法は、高集積化された半導体装置に対して、有効ではない。
【０００６】
上記の問題を対応して、外部端子に同一値の電流消費比率を設定する方法がある。この方法は、機能ブロックの外部端子、機能ブロックの内部ノードに対して同一の電流消費比率を設定する。その設定した電流消費比率を持つ電源網を作成し、その電源網の解析結果に基づいて電源配線のレイアウトを決定する。この方法によれば、回路シミュレーションを必要としないため、その分だけ設計時間を短縮することができる。
【０００７】
【発明が解決しようとする課題】
ところで、実際の機能ブロックでは、トランジスタの配置位置により外部端子に対する消費電流量にバラツキが生じる。しかしながら、上記の同一の電流消費比率を設定する方法では、この消費電流量のバラツキによる影響が電源網の解析結果に反映されない。そのため、この方法では、実際に機能ブロックが必要とする電流量に基づく電源配線のレイアウトを決定することができないという問題がある。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は、機能ブロックに適した電源配線のレイアウトデータを短時間で作成することができるレイアウトデータ作成方法、レイアウトデータ作成装置、及びその方法を実現するプログラムデータを記録した記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するレイアウトデータ作成装置によるレイアウトデータ作成方法であって、前記レイアウトデータ作成装置の実行するステップは、前記レイアウトデータ作成装置の備える中央処理装置が、記憶装置に格納されている前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、前記中央処理装置が、前記記憶装置から前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、前記中央処理装置が、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、前記中央処理装置が、前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップとを含む。
【００１０】
請求項２に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記各電源端子における電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出するステップと、前記中央処理装置が、抽出した前記各ブロックの各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定するステップとを備えた。
【００１１】
請求項３に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記各電源端子における電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出するステップと、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータ、及び前記中央処理装置が、前記記憶装置に格納されているライブラリデータから抽出した前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求めるステップと、前記中央処理装置が、前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成するステップと、前記中央処理装置が、前記等価回路から該各電源端子における前記電流消費量の比率を求めるステップとを備えた。
【００１２】
請求項４に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された前記内部配線のデータから該各内部配線の幅のデータを抽出するステップと、前記中央処理装置が、前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１３】
請求項５に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された内部配線のデータから該各内部配線の面積のデータを抽出するステップと、前記中央処理装置が、前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１４】
請求項６に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出するステップと、前記中央処理装置が、前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１５】
請求項７に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出するステップと、前記中央処理装置が、前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１６】
請求項８に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１７】
請求項９に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００１８】
請求項１０に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されているライブラリデータから抽出された前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップである。
【００１９】
請求項１１に記載の発明は、請求項３に記載のレイアウトデータ作成方法において、前記各内部配線に対応する電流消費量の比率を求めるステップは、前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出するステップと、前記中央処理装置が、前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めるステップと、前記中央処理装置が、前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップとを備えた。
【００２０】
請求項１２に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するためのレイアウトデータ作成装置であって、前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する設計情報入力手段と、前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求める第１の比率算出手段と、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する電源網解析手段と、前記電圧値、電流値に基づいて前記電源配線の構造を決定する電源構造決定手段とを備えた。
【００２１】
請求項１３に記載の発明は、請求項１２に記載のレイアウトデータ作成装置において、前記第１の比率算出手段は、前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出する第１の抽出手段と、前記各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定する第２の比率算出手段とを備えた。
【００２２】
請求項１４に記載の発明は、請求項１２に記載のレイアウトデータ作成装置において、前記第１の比率算出手段は、前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出する第２の抽出手段と、前記ブロックのレイアウトデータ及び前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求める第３の比率算出手段と、前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成する等価回路作成手段と、前記等価回路から該各電源端子における前記電流消費量の比率を求める第４の比率算出手段とを備えた。
【００２３】
請求項１５に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の幅のデータを抽出する第３の抽出手段と、前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定する第５の比率算出手段とを備えた。
【００２４】
請求項１６に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の面積のデータを抽出する第４の抽出手段と、前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定する第６の比率算出手段とを備えた。
【００２５】
請求項１７に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出する第５の抽出手段と、前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定する第７の比率算出手段とを備えた。
【００２６】
請求項１８に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出する第６の抽出手段と、前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定する第８の比率算出手段とを備えた。
【００２７】
請求項１９に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出する第７の抽出手段と、前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第９の比率算出手段とを備えた。
【００２８】
請求項２０に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出する第８の抽出手段と、前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１０の比率算出手段とを備えた。
【００２９】
請求項２１に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１１の比率算出手段である。
【００３０】
請求項２２に記載の発明は、請求項１４に記載のレイアウトデータ作成装置において、前記第３の比率算出手段は、前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出する第９の抽出手段と、前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求める第１２の比率算出手段と、前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１３の比率算出手段とを備えた。
【００３１】
請求項２３に記載の発明は、半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造の決定をコンピュータに実行させるためのプログラムであって、前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップと、を前記コンピュータに実行させるための前記プログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００３２】
（作用）
従って、請求項１，１２に記載の発明によれば、ブロックのレイアウトデータから該各電源端子における電流消費量の比率が電源の種類毎に求められ、その電流消費量の比率と、該ブロック全体の電流消費値のデータとから該各電源端子における電流消費量が求められる。各電源端子における電流消費量と、電源配線のレイアウトデータとから電源網が作成され、その電源網の解析により電源配線の各部分における電流値，電圧値が算出される。その電流値，電圧値に基づいて、最適な電源配線の構造が決定される。
【００３３】
請求項２，１３に記載の発明によれば、各電源端子における電流消費量の比率は、ブロックのレイアウトデータから該各電源端子の幅のデータが抽出され、その各電源端子の幅のデータに基づいて、該各幅の比率に設定される。
【００３４】
請求項３，１４に記載の発明によれば、ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータが抽出される。ブロックのレイアウトデータ及びブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の各電源端子に対応する電流消費量の比率が求められる。内部配線のデータ及び各電源端子に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路が作成される。そして、各電源端子における電流消費量の比率は、各等価回路から求められる。
【００３５】
請求項４，１５に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータの内部配線のデータから該各内部配線の幅のデータが抽出され、その各内部配線の幅のデータに基づいて、該各幅の比率に設定される。
【００３６】
請求項５，１６に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータの内部配線のデータから該各内部配線の面積のデータが抽出され、その各内部配線の面積のデータに基づいて、該各面積の比率に設定される。
【００３７】
請求項６，１７に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線と各トランジスタとを接続するコンタクトの個数のデータが抽出され、そのコンタクトの個数のデータに基づた各内部配線に対応する該コンタクトの総個数の比率に設定される。
【００３８】
請求項７，１８に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線と各トランジスタとを接続するコンタクトの面積のデータが抽出され、そのコンタクトの面積のデータに基づいた各内部配線に対応する該コンタクトの総面積の比率に設定される。
【００３９】
請求項８，１９に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線に接続される各トランジスタのゲート幅のデータが抽出され、その各トランジスタのゲート幅のデータに基づいた各内部配線に対応する各トランジスタのゲート幅の総和の比率に設定される。
【００４０】
請求項９，２０に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックのレイアウトデータから各内部配線に接続される各トランジスタのゲート長のデータが抽出され、その各トランジスタのゲート長のデータに基づいて、各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率に設定される。
【００４１】
請求項１０，２１に記載の発明によれば、各内部配線に対応する電流消費量の比率は、ブロックの各トランジスタにおける動作率のデータに基づいた各内部配線に対応する各トランジスタの動作率の総和の比率に設定される。
【００４２】
請求項１１，２２に記載の発明によれば、ブロックのレイアウトデータから、各内部配線に接続される各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つが抽出される。各トランジスタのゲート幅のデータ、各トランジスタのゲート長の逆数に所定の係数を掛けた値及び各トランジスタにおける動作率のデータの内の少なくとも２つが、各トランジスタ毎に掛算され、各トランジスタの電流消費量の比率が求められる。そして、各内部配線に対応する電流消費量の比率は、該各内部配線に対応するトランジスタの電流消費量の比率の総和の比率に設定される。
【００４３】
請求項２３に記載の発明によれば、最適な電源配線の構造を容易に決定するレイアウトデータ作成方法をコンピュータに実施させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００４４】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図１２に従って説明する。
【００４５】
図１は本発明を適用したレイアウトデータ作成装置の概略構成図を示す。レイアウトデータ作成装置１はＣＡＤ（Computer Aided Design ）装置からなり、中央処理装置（以下、ＣＰＵという）２、メモリ３、磁気ディスク４、ＣＲＴ等の表示器５、及び、キーボード（マウス等を含む）６を含み、それらはシステムバス７により互いに接続されている。ＣＰＵ２はメモリ３に記憶された所定のプログラムデータに基づいて動作する。
【００４６】
メモリ３にはＣＰＵ２が実行するプログラムデータと、その実行に必要な各種データが予め記憶されるとともに、当該プログラムデータに基づくＣＰＵ２の処理結果等が一時格納される。キーボード６はメモリ３に格納されるプログラムの実行に必要なデータの入力や、表示器５や図示しないプリンタ等に処理結果等の出力命令の入力に用いられる。
【００４７】
磁気ディスク４には、図２に示すファイル１１〜１２が予め格納されている。第１ファイル１１には、半導体装置のレイアウトデータが格納されている。このレイアウトデータは、予めフロアプランにおいて作成され、第１ファイル１１に格納されている。
【００４８】
レイアウトデータは、半導体装置を構成する複数のブロック、それらブロックに対して電源電圧を供給する電源配線を含む。この電源配線は、予め設定された線幅を持つ。この線幅は、過去に設計された複数の半導体装置における電源配線の線幅の最小値に基づいて設定された値を持つ。これによりレイアウトデータが作成された半導体装置のチップサイズは、配線幅に冗長を含まないため、最小の面積を持つ。
【００４９】
第２ファイル１２はライブラリであり、設計に使用する複数種類の機能ブロックにおける消費電流値が格納されている。この消費電流値は、所定の電力見積り方法により、各ブロックが提供する機能やゲートレベルの論理情報から、当該機能ブロックにて使用される電源の種類毎に予め求められたものである。
【００５０】
レイアウトデータ作成装置１のＣＰＵ２は、キーボード６の操作によりメモリ３に記憶されたレイアウトデータ作成処理のプログラムが起動されると、図２に示すステップＳ１〜Ｓ４における各処理を実行する。
【００５１】
次に、図２の各ステップＳ１〜Ｓ４における処理を説明する。
ステップＳ１は設計情報入力手段であり、図１のＣＰＵ２は、第１，第２ファイル１１，１２から、電源配線の構造決定に必要なデータを入力する。ＣＰＵ２は、必要なデータとして、第１ファイル１１から、電源配線（又は電源母線という）のレイアウト情報、各ブロックの配置情報を入力し、第２ファイル１２から各ブロックにおける消費電流値を入力する。
【００５２】
ステップＳ２は第１の比率算出手段であり、電流消費比率算出処理である。ＣＰＵ２は、各ブロックの物理情報を入力し、その物理情報に基づいて各ブロックの電源端子における電流消費比率を算出する。物理情報は、各ブロックを構成する端子，トランジスタ，配線の位置の情報である。ＣＰＵ２は、物理情報を第１ファイル１１のレイアウトデータから入力する。尚、物理情報は、第２ファイル１２のライブラリから入力されても良い。
【００５３】
ステップＳ３は電源網解析手段であり、ＣＰＵ２は、半導体装置の電源網を作成し、その電源網に対して所定の行列演算を実施する。この解析処理により、ＣＰＵ２は、電源配線の各ノードにおける電流値，電圧降下値を得る。
【００５４】
ステップＳ４は電源構造決定手段であり、ＣＰＵ２は、ステップＳ３において得た電流値，電圧降下値に基づいて、それら値が基準値の範囲から外れた違反箇所を検索する。そして、ＣＰＵ２は、検索結果に基づいて、違反箇所における電源配線の構造を決定し、その決定した構造に基づいて第１ファイル１１の電源配線の配線線幅の変更、配線の追加を行う。
【００５５】
次に、ステップＳ１〜Ｓ４における処理を詳述する。
先ず、ステップＳ１における設計情報入力処理を説明する。
図３は、設計情報入力処理のフローチャートを示す。ステップＳ１ａ〜Ｓ１ｃは、図２に示すステップＳ１のサブステップである。即ち、ステップＳ１ａは電源母線情報入力処理であり、ＣＰＵ２は、第１ファイル１１中のレイアウトデータから、外部電源配線のレイアウト情報を入力する。このレイアウト情報は、電源配線が供給する外部電源電圧の系統，配置位置，配線幅を含む。
【００５６】
ステップＳ１ｂはブロック配置情報入力処理であり、ＣＰＵ２は、第１ファイル中のレイアウトデータから半導体装置を構成する各ブロックの配置情報を入力する。この配置情報は、ブロックの種類，配置位置を含む。ステップＳ１ｃはブロック消費電流値入力処理であり、ＣＰＵ２は、第２ファイル１２中のブロックライブラリから、ステップＳ１ｂにおいて入力したブロックの種類に基づいて、各ブロックの消費電力量を入力する。
【００５７】
次に、ステップＳ２における電流消費比率算出処理を説明する。
図４のステップＳ２ａ〜Ｓ２ｃは、図２に示すステップＳ２のサブステップである。即ち、ステップＳ２ａは物理情報入力処理であり、ＣＰＵ２は、ブロックの物理情報を入力する。この物理情報は、それらのブロックを構成するトランジスタの種類，サイズ、ブロック内部の電源配線の種類，配置位置、外部端子の位置を含む。
【００５８】
ステップＳ２ｂは電源網抽出処理であり、ＣＰＵ２は、ステップＳ１において入力した各種の情報から、外部電源配線の電源網を、各電源電圧毎に抽出する。電源網は、外部電源配線に対する等価抵抗と、各ブロックの電流消費量に対応する電流源からなる。等価抵抗は、外部電源配線の端点，交点等のノード間における配線幅，単位抵抗値に基づく抵抗値を持つ。電流源は、各ブロックの電流消費量に対応する値の電流を流すように設定される。
【００５９】
ステップＳ２ｃは電流消費比率抽出処理であり、ＣＰＵ２は、各ブロックの物理情報に基づいて、各ブロックの外部電源端子における電流消費量比率を抽出する。電流消費量比率は、ブロックに供給される電源電圧毎の消費電流量に対する各電源端子における電流消費量の比率である。これは、ＣＰＵ２は、各外部端子における電流消費量、即ち各電源端子に対して供給が必要な電流量を比率で求めることにより、各外部端子に対して生じる消費電流量のバラツキを、次の電源網解析処理（ステップＳ３）に加味する。このことは、各電源端子における消費電流量のバラツキによる影響を電源網の解析結果に反映する。これにより、ＣＰＵ２は、実際に機能ブロックが必要とする電流量に基づく外部電源配線のレイアウトを決定するわけである。
【００６０】
次に、ステップＳ３における電源網解析処理を説明する。
図５のステップＳ３ａ，Ｓ３ｂは、図２に示すステップＳ３のサブステップである。即ち、ステップＳ３ａは電流値算出処理であり、ＣＰＵ２は、各ブロックの内部電源配線のノードにおける電流値を算出する。詳しくは、ＣＰＵ２は、機能ブロックに供給される電源電圧毎の消費電流値にステップＳ２ｃにおいて求めた比率を乗算し、その演算結果を外部端子における電流値に設定する。
【００６１】
ステップＳ３ｂにおいて、ＣＰＵ２は、上記のステップＳ３ａにおいて外部端子における電流値が設定された電源網における電圧，電流の値を算出する。詳しくは、ＣＰＵ２は、電源網に対して所定の行列演算を行い、電源網を構成する等価抵抗に流れる電流値、その等価抵抗の両端の電圧値（等価抵抗による電圧降下値）を求める。
【００６２】
次に、ステップＳ４における電源母線構造決定処理を説明する。
図６のステップＳ４ａ，Ｓ４ｂは、図２に示すステップＳ４のサブステップである。即ち、ステップＳ４ａは違反箇所検索処理であり、ＣＰＵ２は、予め設定された基準値（基準電圧値，基準電流値）と、図５のステップＳ３ｂにおいて求めた電圧，電流の値とを比較する。この基準値は、フロアプランにおいてレイアウトされる外部電源配線の構造、即ち図２の第１ファイル１１に格納された処理前のレイアウトデータに含まれる外部電源配線の線幅に対応している。そして、ＣＰＵ２は、その比較結果に基づいて、外部電源配線のレイアウトにおける基準値違反箇所を検索する。
【００６３】
ステップＳ４ｂは構造変更処理であり、ＣＰＵ２は、ステップＳ４ａにおける検索結果に基づいて、外部電源配線の構造を変更する。外部電源配線は、線幅，膜厚，配線を形成する層数に基づく構造を持つ。ＣＰＵ２は、検索結果に基づいて、各外部電源配線の電圧，電流の値に対応して、外部電源配線の線幅，膜厚，層数のうちの少なくとも１つの値を変更する。
【００６４】
今、外部電源配線の電圧値が基準値よりも大きい場合、ＣＰＵ２は、その外部電源配線の元の配線幅を、電圧値に対応する配線幅まで広くする。これにより、その外部電源配線は、各ブロックに必要な量の電流を供給可能な構造となる。
【００６５】
別の例として、外部電源配線における電流密度が基準値を超えている場合、ＣＰＵ２は、その部分における電流密度が基準値を超えないように、その部分の電源配線の幅を広くする。一方、外部電源配線のある部分における電流密度が基準値に達しない場合、ＣＰＵ２は、その部分における電流密度が基準値に達するように、その部分の電源配線の幅を狭くする。
【００６６】
次に、ステップＳ２ｃにおける電流消費比率抽出処理を詳述する。
図７のステップＳ１１，Ｓ１２は、図４に示すステップＳ２ｃのサブステップである。即ち、ステップＳ１１は第１の抽出手段であって、ＣＰＵ２は、第１ファイル１１のレイアウトデータから、各ブロックの各電源端子の幅のデータを抽出する。ステップＳ１２は第２の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各電源端子の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を電流消費量の比率に設定する。
【００６７】
図２の第１，第２ファイル１１，１２には、動作が確認されたブロックの情報が格納されている。即ち、第１，第２ファイル１１，１２には、各ブロックの動作，電流消費に応じた値を持つデータが格納されている。そして、各ブロックの電源端子は、それらブロック内に含まれるトランジスタ等の部分において消費する電流量等に応じた幅を持つ。従って、各電源端子は、その外部端子を介してブロックに供給される電流量、即ち、各外部端子における電流消費量に対応する幅を持つ。これにより、外部端子における消費電流量のバラツキを見込んだ電源網を作成する訳である。
【００６８】
図８に示すように、半導体装置２１には、複数のブロック２２，２３が配設される。ブロック２２は、図９に示すように、電源電圧ＶDD用の電源端子Ｔ１，Ｔ２と、電源電圧ＶSS用の電源端子Ｔ３，Ｔ４とを有する。そして、ステップＳ１１では、ＣＰＵ２は、電源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の幅を抽出する。又、ステップＳ１１では、ブロック２３の図示しない各電源端子の幅のデータも同様に抽出する（数値略）。
【００６９】
尚、図８では、半導体装置２１の外部電源端子２４からブロック２２，２３に電源電圧ＶDDを供給する外部電源配線のみを示し、電源電圧ＶSSを供給する外部電源配線を省略してある。
【００７０】
今、ブロック２２において、電源端子Ｔ１〜Ｔ４の幅がそれぞれ６００，１０００，６００，６００である。ＣＰＵ２は、これらの値を抽出する。そして、ＣＰＵ２は、電源電圧の種類毎に、抽出した配線幅の合計値を算出する。更に、ＣＰＵ２は、算出した合計値に対する各電源端子Ｔ１〜Ｔ４の幅の比率を算出する。そして、ＣＰＵ２は、算出した各電源端子Ｔ１〜Ｔ４の幅の比率を、各電源端子Ｔ１〜Ｔ４における電流消費量の比率に設定する。
【００７１】
即ち、ブロック２２においては、図１０に示すように、電源端子Ｔ１，Ｔ２の幅の比率６００／１６００，１０００／１６００を電源電圧ＶDD用の電源端子Ｔ１，Ｔ２における電流消費量の比率に設定する。又、電源端子Ｔ３，Ｔ４の幅の比率６００／１２００，６００／１２００を電源電圧ＶSS用の電源端子Ｔ３，Ｔ４における電流消費量の比率に設定する。又、ＣＰＵ２は、ブロック２３に対して同様に処理を行ない、各電源端子における電流消費量の比率を設定する（数値略）。
【００７２】
次に、図２のステップＳ２，Ｓ３における処理を説明する。
上記のようにして設定された電流消費量の比率に基づいて、ＣＰＵ２は、各電源端子における電流消費量を設定する（ステップＳ３ａ）。
【００７３】
今、ブロック２２において電源電圧ＶDD，ＶSSに対する全体の電流消費量がＹ，Ｚである。ＣＰＵ２は、電源電圧ＶDDの電源端子Ｔ１，Ｔ２における電流消費量の比率（600/1600,1000/1600）と電流消費量Ｙを乗算した結果（(600/1600)×Y,(1000/1600) ×Y ）を、各電源端子Ｔ１，Ｔ２における電流消費量に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSの電源端子Ｔ３，Ｔ４における電流消費量の比率（600/1200,600/1200 ）と電流消費量Ｚを乗算した結果（(600/1200)×Z,(600/1200)×Z ）を、各電源端子Ｔ３，Ｔ４における電流消費量に設定する。更に、ＣＰＵ２は、ブロック２３に対して同様に処理を行ない、ブロック２３の電電端子における電流消費量を設定する（数値略）。
【００７４】
次に、ＣＰＵ２は、設定した各電源端子における電流消費量に基づいて電源網を解析し、各ノードにおける電圧値，電流量を求める（ステップＳ３ｂ）。
今、図４のステップＳ２ｂにおいて、図８に示す半導体装置２１のレイアウトデータから、図１１に示す電源網が抽出されている。この電源網は、各ブロック２２，２３に電源電圧ＶDDを供給する電源配線の等価抵抗Ｒ１〜Ｒ１７、ブロック２２の電源端子Ｔ１，Ｔ２における電流消費量（(600/1600)×Y,(1000/1600) ×Y ）を持つ電流源、及びブロック２３の電源端子における電流消費量を持つ電流源（符号，数値略）を含む。
【００７５】
ＣＰＵ２は、この電源網に対して所定の行列演算を行い、その結果に基づいて各等価抵抗Ｒ１〜Ｒ１７の間のノードにおける電圧値、各等価抵抗Ｒ１〜Ｒ１７に流れる電流値を得る。そして、ＣＰＵ２は、各ノードＮ１〜Ｎ１１における電圧値から、各等価抵抗Ｒ１〜Ｒ１７、即ち電源電圧ＶDDのための電源配線の各部分における電圧降下値を得る。更に、ＣＰＵ２は、各等価抵抗Ｒ１〜Ｒ１７に流れる電流値から、電源配線の各部分における電流密度を得る。尚、図示しないが、ＣＰＵ２は、電源電圧ＶSSの電源配線に対して同様に処理を行い、その電源配線の各部分における電圧降下値、電流密度を得る。
【００７６】
次に、ＣＰＵ２は、求めた電圧降下値，電流密度に基づいて、基準値違反箇所を検索する（ステップＳ４ａ）。そして、ＣＰＵ２は、検索結果に基づいて、違反箇所の電源配線の構造を、その電源配線における電圧降下値，電流密度に基づいて変更する（ステップＳ４ｂ）。
【００７７】
今、図１１の電源網において、等価抵抗Ｒ４における電流密度が基準値を超えている。この場合、ＣＰＵ２は、その等価抵抗Ｒ４に対応する外部電源配線Ａ１（図１２参照）の配線幅を電流密度に対応する値に変更する。これにより、外部電源配線Ａ１の電流密度を基準値まで低くする。
【００７８】
また、別の例として、ノードＮ７における電圧値が基準値より低い。これは、外部電源端子２４からノードＮ７までの経路、即ち、抵抗Ｒ６，Ｒ８，Ｒ１７における電圧降下値が基準値よりも大きいことを意味する。この場合、ＣＰＵ２は、ノードＮ７における電圧値が基準値となるように、そのノードＮ７までの経路、即ち図１２に示す外部電源配線Ａ２の配線幅を広くする。
【００７９】
以上記述したように、第一実施形態によれば、以下の効果を奏する。
（１）先ず、ブロックのレイアウトデータから求めた各ブロックの各電源端子における電流消費の比率と、ブロック全体の電流消費量とから各電源端子における電流消費量を求める。次に、各電源端子における電流消費量と、外部電源配線のレイアウトデータから抽出した電源網を作成し、その電源網を解析して外部電源配線の各部分における電流密度及び電圧値を算出する。そして、その電流密度及び電圧値に基づいて、外部電源配線の構造を決定するようにした。これにより、各電源端子における電流消費量を得るための時間が、従来技術で記載したシミュレーションを用いた方法に比べて短くなり、短時間で外部電源配線のレイアウトデータを作成することができる。又、各電源端子における電流消費量は、従来の各電源端子に同一の電流消費量値を設定する方法に比べてほぼ正確な値となり、それにより作成される外部電源配線のレイアウトデータは各電源端子の電流消費量に適した構造となる。即ち、短時間で最適な外部電源配線のレイアウトデータを作成することができる。その結果、短い設計期間で、ＩＣチップのチップサイズを必要最小限に抑えることができ、それらのコストを低減することができる。
【００８０】
（２）半導体装置２１の外部電源配線幅を、過去に作成した半導体装置に含まれる配線幅の最小値とした。従って、ＣＰＵ２は、基準値違反箇所として検索した外部電源配線の幅を広くするように変更する。即ち、ＣＰＵ２は、半導体装置２１の外部電源配線の構造を、半導体装置２１のチップサイズを大きくする方向にのみ変更する。これにより、配線幅の縮小にともなう冗長な領域の作成が防がれるため、短時間でチップサイズの小さな半導体装置のレイアウトデータを作成することができる。
【００８１】
（３）ブロックのレイアウトデータからブロックの各電源端子の幅のデータを抽出し、電源の種類毎に求めた電源端子幅の比率を各電源端子における電流消費量の比率とした。各電源端子の幅がその端子を介して電流を消費するトランジスタ等の部分に供給する電流量に応じて設計されている。これにより、上記のように電流消費量の比率は、電流を消費する部分に対応して略正確な値となる。従って、精度の高い電流消費量の比率を極めて短時間で求めることができる。
【００８２】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図１３〜図１６に従って説明する。尚、本実施形態において、第一実施形態と同様の構成については同じ符号を付し、図面及び詳細な説明を省略する。
【００８３】
本実施形態では、図４のステップＳ２ｃにおいてブロックの各電源端子における電流消費量の比率を求める処理、即ち図７のステップＳ１１，Ｓ１２の処理が、図１３，１４に示す処理に置き換えられている。従って、これら図１３，１４における処理についてのみ詳細に説明する。
【００８４】
図２のＣＰＵ２は、図１３，１４に示すステップＳ２１〜Ｓ２４，Ｓ３１，Ｓ３２の処理を実施し、ブロックの電源端子における電流消費量の比率を設定する。即ち、ステップＳ２１は第２の抽出手段であって、ＣＰＵ２は、第１ファイル１１に含まれるブロックのレイアウトデータから、ブロックの内部電源配線のデータを抽出する。尚、内部電源配線のデータとは、各電源端子から延びる各内部電源配線のデータであって、各内部電源配線の幅や長さ等の情報を含む。
【００８５】
今、図１５に示すブロック３１は、電源電圧ＶDDのための内部電源配線Ｕ１，Ｕ２と、電源電圧ＶSSのための内部電源配線Ｕ３，Ｕ４を含む。第１内部電源配線Ｕ１は、端部に電源端子Ｔ５，Ｔ６を有する。同様に、第２から第４内部電源配線Ｕ２〜Ｕ４は、それぞれ端部に電源端子Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２を有する。各内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４は、同じ長さ（＝１００）を持ち、それぞれ２０，８，１５，１２の幅を持つ。ＣＰＵ２は、これら内部電源配線Ｕ１〜Ｕ４を抽出する。
【００８６】
次に、ステップＳ２２は、第３の比率算出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各電源端子に対応する電流消費量の比率を電源の種類毎に求める。このステップＳ２２において、ＣＰＵ２は、図１４に示すステップＳ３１，Ｓ３２における処理を実行する。即ち、ステップＳ３１，Ｓ３２は、ステップＳ２２のサブステップである。
【００８７】
そのステップＳ３１は第３の抽出手段であって、ＣＰＵ２は、ステップＳ２１において抽出した内部電源配線のデータの内、各内部電源配線の幅のデータを抽出する。次に、ステップＳ３２は第５の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各内部電源配線の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を各内部電源配線に対応する電流消費量の比率とする。
【００８８】
図１５，１６に従って詳述すれば、ＣＰＵ２は、ブロック３１内の内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の幅（２０，８，１５，１２）をそれぞれ抽出し、各電源系統ＶCC，ＶSS毎に幅の総和（２８，２７）を算出する（ステップＳ３１）。ＣＰＵ２は、図１６に示すように、総和に対する内部電源配線Ｕ１の幅の比率（２０／２８）を演算し、その値を内部電源配線Ｕ１における電流消費量比率に設定する。ＣＰＵ２は、内部電源配線Ｕ２の幅の比率（８／２８）を演算し、その値を内部電源配線Ｕ２における電流消費量比率に設定する。同様に、ＣＰＵ２は、総和に対する内部電源配線Ｕ３，Ｕ４の幅の比率（１５／２７，１２／２７）を演算し、それらの値を内部電源配線Ｕ３，Ｕ４における電流消費量比率にそれぞれ設定する。
【００８９】
次に、ステップＳ２３は、等価回路作成手段であって、ＣＰＵ２は、内部電源配線のデータ及び各内部電源配線に対応する電流消費量の比率に基づいて、電源の種類毎に、ブロックの電源網を作成する。
【００９０】
今、図１６に示すように、ブロック３１に含まれる内部電源配線Ｕ１，Ｕ２の幅がそれぞれ２０，８であり、内部電源配線Ｕ１，Ｕ２の長さが共に１００である。これらを使用して、ＣＰＵ２は、内部電源配線Ｕ１，Ｕ２の等価抵抗Ｒ２１〜Ｒ２４と、該内部電源配線Ｕ１，Ｕ２の電流消費量の比率に応じた電流値を持つ電流源からなる電源網を作成する。等価抵抗Ｒ２１〜Ｒ２４は、内部電源配線Ｕ１，Ｕ２の幅，長さに基づいて公知の抵抗網抽出処理により算出した抵抗値を持つ。尚、本実施形態では、電流消費量の比率２０／２８，８／２８を持つ電流源を、対応する内部電源配線Ｕ１，Ｕ２の中心に接続したように仮定して電源網を作成するため、抵抗要素Ｒ２１と抵抗要素Ｒ２２、抵抗要素Ｒ２３と抵抗要素Ｒ２４はそれぞれ同一の抵抗値とする。これは、電源端子Ｔ５，Ｔ６における電流消費量の差（バラツキ）、電源端子Ｔ７，Ｔ８における電流消費量のバラツキが、内部電源配線Ｕ１，Ｕ２の幅，長さからは不明であることによる。
【００９１】
上記と同様に、ＣＰＵ２は、ブロック３１の電源電圧ＶSS系統において、内部電源配線Ｕ３，Ｕ４の等価抵抗Ｒ２５〜Ｒ２８と、内部電源配線Ｕ３，Ｕ４の電流消費量の比率に応じた電流値を持つ電流源からなる電源網を作成する。
【００９２】
次に、ステップＳ２４は、第４の比率算出手段であって、ＣＰＵ２は、電源網に対して行列演算を行い、各電源端子における電流消費量の比率を求める。例えば、ブロック３１においては、図１６に示す電源網から各電源端子Ｔ５〜Ｔ１２における電流消費量の比率を求める。
【００９３】
以上記述したように、第二実施形態によれば、以下の効果を奏する。
（１）第一実施形態における（１），（２）と同じ効果を奏する。
（２）ブロックのレイアウトデータから、ブロックの内部電源配線のデータを抽出し、同ブロックのレイアウトデータから各電源端子に対応する電流消費量の比率を電源の種類毎に求めた。そして、その各電源端子に対応する電流消費量の比率、及び内部電源配線のデータに基づいて、電源の種類毎に、ブロック内部の電源網を作成し、その電源網から各電源端子における電流消費量の比率を求めた。このように求めた各電源端子における電流消費量の比率は、内部電源配線の抵抗要素を考慮した値となるため、第一実施形態に比べてより正確な値となる。従って、第一実施形態に比べて精度の高い各電源端子における電流消費量の比率を求めることができる。
【００９４】
（３）ブロックのレイアウトデータの内部電源配線のデータの内、各内部電源配線の幅のデータを抽出し、その抽出した各内部電源配線の幅のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該各幅の比率を各電源端子に対応する電流消費量の比率とした。このように求めた各電源端子に対応する電流消費量の比率は、各内部電源配線の幅がその配線を流れる電流量に応じて設計されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【００９５】
（４）ステップＳ２３では、電流消費量の比率２０／２８，８／２８，１５／２７，１２／２７を持つ電流源を、対応する内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の中心に接続したように仮定してブロック３１の各電源網を作成した。即ち、実際に電流を消費する各トランジスタの位置を内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ４の中心として、ブロック３１の各電源網の作成を容易にした。従って、ブロックの電源網を短時間で作成することができる。
【００９６】
尚、上記各実施形態は、以下のように変更してもよい。
・図１４のステップＳ３１，３２において、ブロックの物理情報として内部電源配線Ｕ１〜Ｕ４の幅に基づいて各電源端子に対応する電流消費量の比率を設定するようにしたが、その他の物理情報に基づいて電源端子における電流消費量の比率を設定するようにしても良い。
【００９７】
・１つの例として、物理情報として内部電源配線の面積を用いた場合の処理を図１７に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図１７のステップＳ４１，Ｓ４２における処理を実行する。即ち、これらステップＳ４１，Ｓ４２は、図１３のステップＳ２２のサブステップである。
【００９８】
ステップＳ４１は第４の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータの内部電源配線のデータの内、各内部電源配線の面積のデータを抽出する。ステップＳ４２は第６の比率算出手段であって、ＣＰＵ２は、抽出したブロックの各内部電源配線の面積のデータに基づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に求めた面積の比率を、各電源端子に対応する電流消費量の比率に設定する。
【００９９】
今、ブロック３１においては、電源電圧ＶDDのための内部電源配線Ｕ１，Ｕ２の面積が、それぞれ２０００，８００である。ＣＰＵ２は、これら内部電源配線Ｕ１〜Ｕ４の面積を抽出する。そして、ＣＰＵ２は、内部電源配線Ｕ１，Ｕ２の幅の比率２０００／２８００，８００／２８００を演算し、それら演算結果を電源電圧ＶDD用の電源端子Ｔ５，Ｔ６の組、電源端子Ｔ７，Ｔ８の組に対する電流消費量の比率に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSのための内部電源配線Ｕ３，Ｕ４の面積（１５００，１２００）を抽出し、それらの比率（1500/2700,1200/2700 ）を、電源端子Ｔ９，Ｔ１０の組、電源端子Ｔ１１，Ｔ１２の組に対応する電流消費量の比率に設定する。
【０１００】
このように求めた各電源端子に対応する電流消費量の比率は、各内部電源配線の面積がその配線を流れる電流量に応じて設計されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０１】
・別の例として、物理情報として内部電源配線とトランジスタを接続するコンタクトの数を用いた場合を図１８に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図１８のステップＳ５１，Ｓ５２における処理を実行する。即ち、これらステップＳ５１，Ｓ５２は、図１３のステップＳ２２のサブステップである。
【０１０２】
ステップＳ５１は第５の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線と各トランジスタとを接続するコンタクトの個数のデータを抽出する。次に、ステップＳ５２は第７の比率算出手段であって、ＣＰＵ２は、抽出したコンタクトの個数のデータに基づいて、各電源端子に対応するコンタクトの総個数の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１０３】
今、図１９に示すブロック４１は、内部電源配線Ｕ５，Ｕ６、ＭＯＳトランジスタＴr1，Ｔr2，Ｔr3，Ｔr4を含む。内部電源配線Ｕ５，Ｕ６は、電源電圧ＶDD用の電源端子Ｔ１３〜Ｔ１６を有する。内部電源配線Ｕ５には、コンタクト４２を介してトランジスタＴr1，Ｔr2が接続される。内部電源配線Ｕ６には、コンタクト４３を介してトランジスタＴr3，Ｔr4が接続される。ＣＰＵ２は、コンタクト４２の数（＝１２）と、コンタクト４３の数（＝９）を抽出する。ＣＰＵ２は、内部電源配線Ｕ５，Ｕ６に対応して求めたコンタクト４２，４３の総個数の比率１２／２１，９／２１を、電源電圧ＶDD用の電源端子Ｔ１３，Ｔ１４の組、電源端子Ｔ１５，Ｔ１６の組に対応する電流消費量の比率に設定する。尚、電源電圧ＶSS用等の電源端子については、電源電圧ＶDDに対する処理と同じであるため、図面及び説明を省略する。
【０１０４】
このように求めた各電源端子に対応する電流消費量の比率は、内部電源配線とトランジスタとを接続するコンタクトの個数が該トランジスタの消費する電流量に応じて設定されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０５】
・別の例として、物理情報として内部電源配線とトランジスタを接続するコンタクトの面積を用いた場合を図２０に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２０のステップＳ６１，Ｓ６２における処理を実行する。即ち、これらステップＳ６１，Ｓ６２は、図１３のステップＳ２２のサブステップである。
【０１０６】
ステップＳ６１は第６の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線と各トランジスタとを接続するコンタクトの面積のデータを抽出する。次に、ステップＳ６２は第８の比率算出手段であって、ＣＰＵ２は、抽出したコンタクトの面積のデータに基づいて、各電源端子に対応するコンタクトの総面積の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１０７】
今、図１９に示すブロック４１において、内部電源配線Ｕ５とトランジスタＴｒ１，Ｔｒ２とを接続するコンタクト４２の総面積がＰ１、内部電源配線Ｕ６とトランジスタＴｒ３，Ｔｒ４とを接続するコンタクト４３の総面積がＰ２である。ＣＰＵ２は、これら総面積Ｐ１，Ｐ２を抽出し、内部電源配線Ｕ５，Ｕ６に対応するコンタクト４２，４３の総面積の比率P1/(P1+P2),P2/(P1+P2) を、電源電圧ＶDD用の電源端子Ｔ１３，Ｔ１４の組、電源端子Ｔ１５，Ｔ１６の組に対応する電流消費量の比率に設定する。尚、電源電圧ＶSS用等の電源端子については、電源電圧ＶDDに対する処理と同じであるため、図面及び説明を省略する。
【０１０８】
このように求めた各電源端子に対応する電流消費量の比率は、内部電源配線とトランジスタとを接続するコンタクトの面積が該トランジスタの消費する電流量に応じて設定されていることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１０９】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート幅を用いた場合を図２１に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２１のステップＳ７１，Ｓ７２における処理を実行する。即ち、これらステップＳ７１，Ｓ７２は、図１３のステップＳ２２のサブステップである。
【０１１０】
ステップＳ７１は第７の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線に接続される各トランジスタのゲート幅のデータを抽出する。次に、ステップＳ７２は第９の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータに基づいて、各電源端子に対応する各トランジスタのゲート幅の総和の比率を各電源端子に対応する電流消費量の比率とする。
【０１１１】
今、図２２のブロック５１は、内部電源配線Ｕ７に接続されたＰチャネルＭＯＳトランジスタＰａ，Ｐｂ、内部電源配線Ｕ８に接続されたＰＭＯＳトランジスタＰｃ、内部電源配線Ｕ９に接続されたＮチャネルＭＯＳトランジスタＮａ，Ｎｂ、内部電源配線Ｕ１０に接続されたＮＭＯＳトランジスタＮｃ，Ｎｄを含む。各内部電源配線Ｕ７〜Ｕ１０は、外部端子Ｔ１７〜Ｔ２４を備える。各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄは、それぞれゲート幅（150,110,150,90,110,110,110）を持つ。これらゲート幅は、各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄに流れる電流、即ち電流消費量に対応する。
【０１１２】
ＣＰＵ２は、各トランジスタＰａ〜Ｐｃのゲート幅を抽出し、内部電源配線Ｕ７，Ｕ８に対応する各トランジスタＰａ，Ｐｂ，Ｐｃのゲート幅の総和の比率（260/410,150/410 ）を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、ＣＰＵ２は、各トランジスタＮａ〜Ｎｄのゲート幅に基づいて、内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１１３】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート幅が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１１４】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート長を用いた場合を図２３に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２３のステップＳ８１，Ｓ８２における処理を実行する。即ち、これらステップＳ８１，Ｓ８２は、図１３のステップＳ２２のサブステップである。
【０１１５】
ステップＳ８１は第８の抽出手段であって、ＣＰＵ２は、ブロックのレイアウトデータから各内部電源配線に接続される各トランジスタのゲート長のデータを抽出する。次に、ステップＳ８２は第１０の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート長のデータに基づいて、各電源端子に対応する各トランジスタのゲート長の相関値の総和の比率を各電源端子に対応する電流消費量の比率とする。尚、本実施形態の相関値とは、ゲート長の逆数に所定の係数を掛けた値である。
【０１１６】
今、図１８に示すブロック５１において、トランジスタＰａのゲート長が４０であり、トランジスタＰｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であり、トランジスタＮｄのゲート長が３０である。ＣＰＵ２は、これらゲート長を抽出する。次に、ＣＰＵ２は、電源電圧ＶDDの系統においては、係数を４０として図２２に示す各トランジスタＰａ，Ｐｂ，Ｐｃの相関値（１，２，２）を求める。そして、ＣＰＵ２は、内部電源配線Ｕ７，Ｕ８に対応する相関値の総和の比率３／５，２／５を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。
【０１１７】
同様に、ＣＰＵ２は、電源電圧ＶSSの系統における各トランジスタＮａ，Ｎｂ，Ｎｃ，Ｎｄの相関値（2,2,2,1.3 ）を求め、それらによる内部電源配線Ｕ９，Ｕ１０に対応する相関値の総和の比率（4/7.3,3.3/7.3 ）を、内部電源配線Ｕ７，Ｕ８の電流消費量の比率に設定する。ＣＰＵ２は、同様にして求めた相関値の総和の比率を、内部配線Ｕ９，Ｕ１０の電流消費量比率に設定する。
【０１１８】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート長の相関値が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１１９】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタの動作率データを用いた場合を図２４に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２４のステップＳ９１における処理を実行する。即ち、このステップＳ９１は、図１３のステップＳ２２のサブステップである。
ステップＳ９１は第１１の比率算出手段であって、ＣＰＵ２は、図２の第２ファイル１２に格納されたライブラリデータから、ブロックの各内部電源配線に接続されたトランジスタの動作率データを抽出する。そして、ＣＰＵ２は、それら動作率の総和の比率を、各内部電源配線に対応する電流消費量の比率に設定する。尚、各トランジスタの動作率データは、ブロックにおける各トランジスタの動作時間の比率であって、各ブロックのレイアウトデータと共に提供されるデータである。 今、図２２に示すように、電源電圧ＶDDの内部電源配線Ｕ７，Ｕ８に接続されたトランジスタＰａ，Ｐｂ，Ｐｃの動作率がそれぞれ９，１２，９である。この場合、ＣＰＵ２は、内部電源配線Ｕ７，Ｕ８に対応する各トランジスタの動作率の総和の比率２１／３０，９／３０を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、電源電圧ＶSSの内部電源配線Ｕ９，Ｕ１０に接続されたトランジスタＮａ，Ｎｂ，Ｎｃ，Ｐｄの動作率がそれぞれ３，８，０，１０である。この場合、ＣＰＵ２は、内部電源配線Ｕ９，Ｕ１０に対応する各トランジスタの動作率の総和の比率１１／２１，１０／２１を、各内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１２０】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタの動作率が該トランジスタの消費する電流量と対応していることから、略正確な値となる。従って、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１２１】
・別の例として、物理情報として内部電源配線に接続されるＭＯＳトランジスタのゲート長，ゲート幅，動作率データを用いた場合を図２５に示す。ＣＰＵ２は、図１４のステップＳ３１，Ｓ３２に代えて、図２５のステップＳ１０１〜１０４における処理を実行する。即ち、これらステップＳ１０１〜１０４は、図１３のステップＳ２２のサブステップである。
【０１２２】
ステップＳ１０１は第９の抽出手段を構成し、ＣＰＵ２は、ブロックのレイアウトデータから、各内部電源配線に接続される各トランジスタのゲート幅のデータを抽出する。次に、ステップＳ１０２は第９の抽出手段を構成し、ＣＰＵ２は、ブロックのレイアウトデータから、各内部電源配線に接続される各トランジスタのゲート長のデータを抽出する。
【０１２３】
次に、ステップＳ１０３は第１２の比率算出手段であって、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求める。次に、ステップＳ１０４は第１３の比率算出手段であって、ＣＰＵ２は、各電源端子に対応するトランジスタの電流消費量の比率の総和の比率を、各電源端子に対応する電流消費量の比率に設定する。
【０１２４】
今、図１８のブロック５１において、トランジスタＰａ，Ｐｃのゲート幅が１５０であり、トランジスタＰｂ，Ｎｂ，Ｎｃ，Ｎｄのゲート幅が１１０であり、トランジスタＮａのゲート幅が９０である。トランジスタＰａのゲート長が４０であり、トランジスタＰｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であり、トランジスタＮｄのゲート長が３０である。
【０１２５】
ＣＰＵ２は、各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄのゲート幅を抽出し（ステップＳ１０１）、ゲート長を抽出する（ステップＳ１０２）。次に、ＣＰＵ２は、係数を４０として各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄのゲート長のデータの相関値（1,2,2,2,2,2,1.3 ）をそれぞれ求める。そして、各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄの動作率はそれぞれ９，１２，９，３，８，０，１０であるため、ＣＰＵ２は、各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率（1350,2640,2700,540,1760,0,1430）（図２６参照）を求める。
【０１２６】
次に、ＣＰＵ２は、ブロック５１の電源電圧ＶDDの系統において、図２７に示すように、トランジスタＰａ，Ｐｂ，Ｐｃの電流消費量の比率の総和の比率（3990/6690,2700/6690 ）を、内部電源配線Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同様に、ＣＰＵ２は、電源電圧ＶSSの系統において、トランジスタＮａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率の総和の比率（2300/3730,1430/3730 ）を、内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率に設定する。
【０１２７】
尚、図２７では、第二実施形態と同様に、電流消費量の比率（3990/6690,2700/6690,2300/3730,1430/3730 ）を持つ電流源を、対応する内部電源配線Ｕ７，Ｕ８，Ｕ９，Ｕ１０の中心に接続した電源網を作成している。即ち、内部電源配線Ｕ７〜Ｕ１０の抵抗要素Ｒ３１〜Ｒ３８は、抵抗要素Ｒ３１と抵抗要素Ｒ３２、抵抗要素Ｒ３３と抵抗要素Ｒ３４、抵抗要素Ｒ３５と抵抗要素Ｒ３６、抵抗要素Ｒ３７と抵抗要素Ｒ３８がそれぞれ同一の抵抗値（数値略）となる。
【０１２８】
このように求めた各電源端子に対応する電流消費量の比率は、トランジスタのゲート幅が該トランジスタの消費する電流量と対応していることと、トランジスタのゲート長の相関値が該トランジスタの消費する電流量と対応していることと、トランジスタの動作率が該トランジスタの消費する電流量と対応していることとから、略正確な値となる。従って、さらに精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
【０１２９】
尚、ステップＳ１０３では、ＣＰＵ２は、抽出した各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めたが、各トランジスタのゲート幅のデータ、各トランジスタのゲート長のデータの相関値及び各トランジスタにおける動作率のデータの内、少なくとも２つの値を各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めてもよい。例えば、各トランジスタのゲート幅のデータ及び各トランジスタにおける動作率のデータを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めてもよい。このようにしても、精度の高い各電源端子に対応する電流消費量の比率を短時間で求めることができる。
・上記各実施形態のステップＳ４ｂ（図６参照）では、基準値違反箇所として検索した外部電源配線の幅を、ステップＳ３ｂ（図５参照）において算出した電圧値，電流値に基づいて変更したが、外部電源配線の部分における電流密度及び電圧値が基準値を満たすようにすることができればよく、例えば、電源配線の厚み（膜厚）を変更してもよい。又、図２８に示すように、外部電源配線を層構成を変更する、即ち電源配線Ａ３にコンタクト６１を介して電流量を補強する補強線としての電源配線Ａ４を接続した多層構造に変更してもよい。
【０１３０】
【発明の効果】
以上詳述したように、本発明によれば、短時間で最適な電源配線のレイアウトデータを作成することができるレイアウトデータ作成方法、レイアウトデータ作成装置、及びその方法を実施するプログラムを記録した記録媒体を提供することができる。
【図面の簡単な説明】
【図１】 第一実施形態のレイアウトデータ作成装置の概略構成図。
【図２】 第一実施形態のレイアウトデータ作成処理のフローチャート。
【図３】 設計情報入力処理のフローチャート。
【図４】 電流消費量比率抽出処理のフローチャート。
【図５】 電源網解析処理のフローチャート。
【図６】 電源構造決定処理のフローチャート。
【図７】 第一実施形態の電流比率算出処理のフローチャート。
【図８】 レイアウトデータ作成処理を示す説明図。
【図９】 レイアウトデータ作成処理を示す説明図。
【図１０】 レイアウトデータ作成処理を示す説明図。
【図１１】 レイアウトデータ作成処理を示す説明図。
【図１２】 レイアウトデータ作成処理を示す説明図。
【図１３】 第二実施形態の電流消費比率算出処理のフローチャート。
【図１４】 第二実施形態の電流消費比率設定処理のフローチャート。
【図１５】 レイアウトデータ作成処理を示す説明図。
【図１６】 レイアウトデータ作成処理を示す説明図。
【図１７】 別の電流消費比率設定処理のフローチャート。
【図１８】 別の電流消費比率設定処理のフローチャート。
【図１９】 レイアウトデータ作成処理を示す説明図。
【図２０】 別の電流消費比率設定処理のフローチャート。
【図２１】 別の電流消費比率設定処理のフローチャート。
【図２２】 レイアウトデータ作成処理を示す説明図。
【図２３】 別の電流消費比率設定処理のフローチャート。
【図２４】 別の電流消費比率設定処理のフローチャート。
【図２５】 別の電流消費比率設定処理のフローチャート。
【図２６】 レイアウトデータ作成処理を示す説明図。
【図２７】 レイアウトデータ作成処理を示す説明図。
【図２８】 レイアウトデータ作成処理を示す説明図。
【符号の説明】
２１ 半導体装置
２２，２３，３１，４１，５１ ブロック
２４ 外部電源端子
Ｔ１〜Ｔ２４ ブロックの電源端子
Ｓ１ 設計情報入力手段
Ｓ２ 第１の比率算出手段
Ｓ３ 電源網解析手段
Ｓ４ 電源構造決定手段
Claims (23)
- 半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するレイアウトデータ作成装置によるレイアウトデータ作成方法であって、
前記レイアウトデータ作成装置の実行するステップは、
前記レイアウトデータ作成装置の備える中央処理装置が、記憶装置に格納されている前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、
前記中央処理装置が、前記記憶装置から前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、
前記中央処理装置が、前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、
前記中央処理装置が、前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップと
を含むレイアウトデータ作成方法。 - 請求項１に記載のレイアウトデータ作成方法において、
前記各電源端子における電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出するステップと、
前記中央処理装置が、抽出した前記各ブロックの各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項１に記載のレイアウトデータ作成方法において、
前記各電源端子における電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出するステップと、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータ、及び前記記憶装置に格納されているライブラリデータから抽出した前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求めるステップと、
前記中央処理装置が、前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成するステップと、
前記中央処理装置が、前記等価回路から該各電源端子における前記電流消費量の比率を求めるステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された前記内部配線のデータから該各内部配線の幅のデータを抽出するステップと、
前記中央処理装置が、前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから抽出された前記内部配線のデータから該各内部配線の面積のデータを抽出するステップと、
前記中央処理装置が、前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出するステップと、
前記中央処理装置が、前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出するステップと、
前記中央処理装置が、前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出するステップと、
前記中央処理装置が、前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出するステップと、
前記中央処理装置が、前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されているライブラリデータから抽出された前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップを備えたレイアウトデータ作成方法。 - 請求項３に記載のレイアウトデータ作成方法において、
前記各内部配線に対応する電流消費量の比率を求めるステップは、
前記中央処理装置が、前記記憶装置に格納されている前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出するステップと、
前記中央処理装置が、前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求めるステップと、
前記中央処理装置が、前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定するステップと
を備えたレイアウトデータ作成方法。 - 半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造を決定するためのレイアウトデータ作成装置であって、
前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する設計情報入力手段と、
前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求める第１の比率算出手段と、
前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する電源網解析手段と、
前記電圧値、電流値に基づいて前記電源配線の構造を決定する電源構造決定手段と
を備えたレイアウトデータ作成装置。 - 請求項１２に記載のレイアウトデータ作成装置において、
前記第１の比率算出手段は、
前記ブロックのレイアウトデータから該各電源端子の幅のデータを抽出する第１の抽出手段と、
前記各電源端子の幅のデータに基づいて、該各幅の比率を前記各電源端子における電流消費量の比率に設定する第２の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１２に記載のレイアウトデータ作成装置において、
前記第１の比率算出手段は、
前記ブロックのレイアウトデータから該各電源端子から延びる内部配線のデータを抽出する第２の抽出手段と、
前記ブロックのレイアウトデータ及び前記ブロックの各トランジスタにおける動作率のデータの少なくとも１つから電源の種類毎の前記各内部配線に対応する電流消費量の比率を求める第３の比率算出手段と、
前記内部配線のデータ及び前記各内部配線に対応する電流消費量の比率に基づいて、電源の種類毎に該内部配線の電源網を含むブロックの等価回路を作成する等価回路作成手段と、
前記等価回路から該各電源端子における前記電流消費量の比率を求める第４の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の幅のデータを抽出する第３の抽出手段と、
前記各内部配線の幅のデータに基づいて、該各幅の比率を該各内部配線に対応する電流消費量の比率に設定する第５の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータの内部配線のデータから該各内部配線の面積のデータを抽出する第４の抽出手段と、
前記各内部配線の面積のデータに基づいて、該各面積の比率を該各内部配線に対応する電流消費量の比率に設定する第６の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの個数のデータを抽出する第５の抽出手段と、
前記コンタクトの個数のデータに基づいて、前記各内部配線に対応する該コンタクトの総個数の比率を同各内部配線に対応する電流消費量の比率に設定する第７の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータから前記各内部配線と各トランジスタとを接続するコンタクトの面積のデータを抽出する第６の抽出手段と、
前記コンタクトの面積のデータに基づいて、前記各内部配線に対応する該コンタクトの総面積の比率を同各内部配線に対応する電流消費量の比率に設定する第８の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート幅のデータを抽出する第７の抽出手段と、
前記各トランジスタのゲート幅のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート幅の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第９の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータから前記各内部配線に接続される前記各トランジスタのゲート長のデータを抽出する第８の抽出手段と、
前記各トランジスタのゲート長のデータに基づいて、前記各内部配線に対応する各トランジスタのゲート長の逆数に所定の係数を掛けた値の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１０の比率算出手段と
を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックの各トランジスタにおける動作率のデータに基づいて、前記各内部配線に対応する各トランジスタの動作率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１１の比率算出手段を備えたレイアウトデータ作成装置。 - 請求項１４に記載のレイアウトデータ作成装置において、
前記第３の比率算出手段は、
前記ブロックのレイアウトデータから、前記各内部配線に接続される前記各トランジスタのゲート幅のデータ及びゲート長のデータの少なくとも１つを抽出する第９の抽出手段と、
前記各トランジスタのゲート幅のデータ、前記各トランジスタのゲート長の逆数に所定の係数を掛けた値及び前記各トランジスタにおける動作率のデータの内の少なくとも２つを、各トランジスタ毎に掛算して、各トランジスタの電流消費量の比率を求める第１２の比率算出手段と、
前記各内部配線に対応するトランジスタの電流消費量の比率の総和の比率を同各内部配線に対応する電流消費量の比率に設定する第１３の比率算出手段と
を備えたレイアウトデータ作成装置。 - 半導体装置の外部電源端子から該半導体装置を構成するブロックの電源端子に電源電圧を供給する外部電源配線の構造の決定をコンピュータに実行させるためのプログラムであって、
前記半導体装置のレイアウトデータから、前記電源配線の情報、ブロックの配置情報、ブロックの消費電流値を含む前記半導体装置の設計情報を入力する入力ステップと、
前記ブロックの物理情報を入力し、該物理情報と前記設計情報に基づいて各ブロックの電源端子における電流消費量の比率を求めるステップと、
前記電流消費量の比率から各電源端子における電流消費量を求め、該電流消費量と前記電源配線の情報に基づいて作成した電源網から前記電源配線の各部分における電圧値、電流値を算出する算出ステップと、
前記電圧値、電流値に基づいて前記電源配線の構造を決定するステップと、
を前記コンピュータに実行させるための前記プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22381498A JP4153095B2 (ja) | 1998-08-07 | 1998-08-07 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 |
| US09/221,600 US6247162B1 (en) | 1998-08-07 | 1998-12-29 | Method and apparatus for generating layout data for a semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22381498A JP4153095B2 (ja) | 1998-08-07 | 1998-08-07 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000057186A JP2000057186A (ja) | 2000-02-25 |
| JP4153095B2 true JP4153095B2 (ja) | 2008-09-17 |
Family
ID=16804147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22381498A Expired - Fee Related JP4153095B2 (ja) | 1998-08-07 | 1998-08-07 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6247162B1 (ja) |
| JP (1) | JP4153095B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3971033B2 (ja) * | 1998-07-28 | 2007-09-05 | 富士通株式会社 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体 |
| US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
| US7016794B2 (en) | 1999-03-16 | 2006-03-21 | Lsi Logic Corporation | Floor plan development electromigration and voltage drop analysis tool |
| US6523154B2 (en) * | 2000-12-14 | 2003-02-18 | International Business Machines Corporation | Method for supply voltage drop analysis during placement phase of chip design |
| JP3654190B2 (ja) * | 2001-01-17 | 2005-06-02 | 日本電気株式会社 | 配線設計方法および配線設計装置 |
| JP2002299611A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | ゲート電極を有する半導体素子の特性の計算方法及びプログラム |
| JP4582962B2 (ja) | 2001-06-08 | 2010-11-17 | 富士通セミコンダクター株式会社 | 電源網解析方法、電源網解析方法を実行するコンピュータプログラム、記録媒体、及び電源網解析装置 |
| US6825509B1 (en) | 2001-11-26 | 2004-11-30 | Corrent Corporation | Power distribution system, method, and layout for an electronic device |
| US20030106030A1 (en) * | 2001-12-03 | 2003-06-05 | Keller S. Brandon | Method and program product for compressing an electronic circuit model |
| JP3983090B2 (ja) * | 2002-04-24 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 電源電圧変動解析装置及びそれに用いる電源電圧変動解析方法並びにそのプログラム |
| JP4429593B2 (ja) * | 2002-11-22 | 2010-03-10 | パナソニック株式会社 | 半導体装置のレイアウト検証方法 |
| JP4368641B2 (ja) * | 2003-08-27 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 電源パッドの数及び位置見積もり方法、チップサイズ見積もり方法及び設計装置 |
| US7315992B2 (en) * | 2004-07-29 | 2008-01-01 | Texas Instruments Incorporated | Electro-migration (EM) and voltage (IR) drop analysis of integrated circuit (IC) designs |
| KR100593803B1 (ko) * | 2004-12-06 | 2006-06-28 | 주식회사 엔타시스 | 반도체 집적회로의 블록배치 및 전력배선 설계방법 |
| TWI344625B (en) | 2005-03-08 | 2011-07-01 | Epson Imaging Devices Corp | Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus |
| JP2011035210A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路、及び半導体集積回路のレイアウト方法 |
| JP5325824B2 (ja) * | 2010-03-26 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 |
| JP5325825B2 (ja) * | 2010-03-26 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 |
| JP5603768B2 (ja) * | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
| JP5554303B2 (ja) | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
| US8826216B2 (en) | 2012-06-18 | 2014-09-02 | International Business Machines Corporation | Token-based current control to mitigate current delivery limitations in integrated circuits |
| US8826203B2 (en) | 2012-06-18 | 2014-09-02 | International Business Machines Corporation | Automating current-aware integrated circuit and package design and optimization |
| US8863068B2 (en) | 2012-06-18 | 2014-10-14 | International Business Machines Corporation | Current-aware floorplanning to overcome current delivery limitations in integrated circuits |
| US8683418B2 (en) * | 2012-06-18 | 2014-03-25 | International Business Machines Corporation | Adaptive workload based optimizations to mitigate current delivery limitations in integrated circuits |
| US8914764B2 (en) | 2012-06-18 | 2014-12-16 | International Business Machines Corporation | Adaptive workload based optimizations coupled with a heterogeneous current-aware baseline design to mitigate current delivery limitations in integrated circuits |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188943A (ja) | 1989-01-17 | 1990-07-25 | Nec Corp | 集積回路の電源配線布設方式 |
| JPH04107845A (ja) | 1990-08-27 | 1992-04-09 | Matsushita Electric Ind Co Ltd | 電源配線最適化方法 |
| JP2776120B2 (ja) * | 1992-03-10 | 1998-07-16 | 日本電気株式会社 | 集積回路の電源配線布設方法 |
| US5598348A (en) * | 1994-09-22 | 1997-01-28 | Sun Microsystems, Inc. | Method and apparatus for analyzing the power network of a VLSI circuit |
-
1998
- 1998-08-07 JP JP22381498A patent/JP4153095B2/ja not_active Expired - Fee Related
- 1998-12-29 US US09/221,600 patent/US6247162B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000057186A (ja) | 2000-02-25 |
| US6247162B1 (en) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4153095B2 (ja) | レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 | |
| Massier et al. | The sizing rules method for CMOS and bipolar analog integrated circuit synthesis | |
| US8954917B1 (en) | Method and system for performing fast electrical analysis and simulation of an electronic design for power gates | |
| JP5491333B2 (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
| CN100433020C (zh) | 集成电路中提取筛选的互连线路的寄生电阻电容的方法与系统 | |
| US10068043B1 (en) | Validating integrated circuit simulation results | |
| JP4016005B2 (ja) | 抵抗値計算方法 | |
| US8595677B1 (en) | Method and system for performing voltage-based fast electrical analysis and simulation of an electronic design | |
| US20020156609A1 (en) | Circuit simulation method, circuit simulation device, and circuit simulation program and computer readable storage medium onto which the program is stored | |
| CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
| US20180218100A1 (en) | Reliability Verification Based On Combining Voltage Propagation With Simulation | |
| US20060190854A1 (en) | Method for incorporating pattern dependent effects in circuit simulations | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| US6880139B2 (en) | Electromigration risk analysis in integrated circuit power interconnect systems using pseudo dynamic simulation | |
| US6321168B1 (en) | Means of calculating power consumption characteristic and method thereof | |
| TWI775299B (zh) | 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 | |
| GB2386220A (en) | Evaluating a power distribution network for a circuit | |
| JP3862882B2 (ja) | 回路データ縮約方法及び回路シミュレーション方法 | |
| US20190377839A1 (en) | Efficient bi-directional property-based path tracing | |
| Alioto et al. | Energy consumption in RC tree circuits | |
| US20030195736A1 (en) | Method of storing cross-hierarchy coupling data in a hierarchical circuit model | |
| JP4080464B2 (ja) | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 | |
| Zwerger et al. | Verification of the power-down mode of analog circuits by structural voltage propagation | |
| JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
| US6552551B2 (en) | Method of producing load for delay time calculation and recording medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |