JP2000057186A - レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】機能ブロックに適した電源配線のレイアウトデ
ータを短時間で作成することができるレイアウトデータ
作成方法を提供する。 【解決手段】半導体装置のレイアウトデータから、電源
配線の情報、ブロックの配置情報、ブロックの消費電流
値を含む半導体装置の設計情報を入力し、ブロックの物
理情報を入力し、該物理情報と設計情報に基づいて各ブ
ロックの電源端子における電流消費量の比率を求める。
電流消費量の比率から各電源端子における電流消費量を
求め、該電流消費量と電源配線の情報に基づいて作成し
た電源網から電源配線の各部分における電圧値、電流値
を算出する。そして、その電圧値、電流値に基づいて電
源配線の構造を決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に用い
られた機能ブロックに電源を供給する電源配線を最適化
するためのレイアウトデータ作成方法、レイアウトデー
タ作成装置、及び記録媒体に関するものである。

【０００２】近年の半導体装置は、機能の高度化と高集
積化が求められている。そのような半導体装置のレイア
ウト設計は、所定の機能を提供する既存のブロック（以
下、機能ブロックという）を用いることにより、機能の
高度化に対応している。そのような設計方法において、
機能ブロックに必要十分な電源電圧を供給することがで
きる電源配線のレイアウトが重要となっている。

【０００３】その半導体装置のレイアウト設計におい
て、ＩＣチップの電源配線パターンに応じた抵抗値を持
つ抵抗素子と、電源配線のノードにおける消費電流値を
持つ電流源とからなる電源網を作成する。そして、その
電源網を行列式等により解析を行い、その解析結果に基
づいて機能ブロックの消費電流量に対応する電源配線の
線幅、配線経路を決定するようにしている。しかしなが
ら、機能ブロックには、ライブラリデータに機能ブロッ
ク単体の電源網、機能ブロックの外部端子における電流
消費量の情報が含まれないものがある。このような機能
ブロックは、好適な配線幅を持つ電源配線のレイアウト
作成を妨げる。そのため、情報が不足した機能ブロック
においても、その機能ブロックにおける電流消費量を容
易に求め、その消費電流量に適した幅を持つ電源配線の
設計が要求されている。

【０００４】

【従来の技術】従来、半導体装置に用いられる機能ブロ
ックの各外部端子における電流消費量を求める方法とし
て回路シミュレーションを実施する方法がある。この方
法は、先ず、機能ブロックのレイアウトデータからゲー
ト長とゲート幅、電源配線のノード間の配線長に基づく
抵抗要素等を抽出し、それらによる等価回路を作成す
る。次に、等価回路の電気的な動作をシミュレーション
し、そのシミュレーション結果に基づいて外部端子にお
ける電流量を求める。その求めた電流量に基づく電源網
を作成し、その電源網の解析結果に基づいて電源配線の
レイアウトを決定する。

【０００５】この方法によると、機能ブロックの電源端
子における電流量を正確に求めることができる。しかし
ながら、このような回路シミュレーションは、実行に長
大な時間を要する。そのため、この回路シミュレーショ
ンを用いる方法は、高集積化された半導体装置に対し
て、有効ではない。

【０００６】上記の問題を対応して、外部端子に同一値
の電流消費比率を設定する方法がある。この方法は、機
能ブロックの外部端子、機能ブロックの内部ノードに対
して同一の電流消費比率を設定する。その設定した電流
消費比率を持つ電源網を作成し、その電源網の解析結果
に基づいて電源配線のレイアウトを決定する。この方法
によれば、回路シミュレーションを必要としないため、
その分だけ設計時間を短縮することができる。

【０００７】

【発明が解決しようとする課題】ところで、実際の機能
ブロックでは、トランジスタの配置位置により外部端子
に対する消費電流量にバラツキが生じる。しかしなが
ら、上記の同一の電流消費比率を設定する方法では、こ
の消費電流量のバラツキによる影響が電源網の解析結果
に反映されない。そのため、この方法では、実際に機能
ブロックが必要とする電流量に基づく電源配線のレイア
ウトを決定することができないという問題がある。

【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、機能ブロックに適した
電源配線のレイアウトデータを短時間で作成することが
できるレイアウトデータ作成方法、レイアウトデータ作
成装置、及びその方法を実現するプログラムデータを記
録した記録媒体を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、半導体装置の外部電源端
子から該半導体装置を構成するブロックの電源端子に電
源電圧を供給する外部電源配線の構造を決定するための
レイアウトデータ作成方法であって、前記半導体装置の
レイアウトデータから、前記電源配線の情報、ブロック
の配置情報、ブロックの消費電流値を含む前記半導体装
置の設計情報を入力する入力行程と、前記ブロックの物
理情報を入力し、該物理情報と前記設計情報に基づいて
各ブロックの電源端子における電流消費量の比率を求め
る行程と、前記電流消費量の比率から各電源端子におけ
る電流消費量を求め、該電流消費量と前記電源配線の情
報に基づいて作成した電源網から前記電源配線の各部分
における電圧値、電流値を算出する算出行程と、前記電
圧値、電流値に基づいて前記電源配線の構造を決定する
行程とを含む。

【００１０】請求項２に記載の発明は、請求項１に記載
のレイアウトデータ作成方法において、前記各電源端子
における電流消費量の比率を求める工程は、前記ブロッ
クのレイアウトデータから該各電源端子の幅のデータを
抽出する工程と、前記各電源端子の幅のデータに基づい
て、該各幅の比率を前記各電源端子における電流消費量
の比率に設定する工程とを備えた。

【００１１】請求項３に記載の発明は、請求項１に記載
のレイアウトデータ作成方法において、前記各電源端子
における電流消費量の比率を求める工程は、前記ブロッ
クのレイアウトデータから該各電源端子から延びる内部
配線のデータを抽出する工程と、前記ブロックのレイア
ウトデータ及び前記ブロックの各トランジスタにおける
動作率のデータの少なくとも１つから電源の種類毎の前
記各電源端子に対応する電流消費量の比率を求める工程
と、前記内部配線のデータ及び前記各電源端子に対応す
る電流消費量の比率に基づいて、電源の種類毎に該内部
配線の電源網を含むブロックの等価回路を作成する工程
と、前記等価回路から該各電源端子における前記電流消
費量の比率を求める工程とを備えた。

【００１２】請求項４に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータの内部配線のデータから該各内
部配線の幅のデータを抽出する工程と、前記各内部配線
の幅のデータに基づいて、該各幅の比率を該各電源端子
に対応する電流消費量の比率に設定する工程とを備え
た。

【００１３】請求項５に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータの内部配線のデータから該各内
部配線の面積のデータを抽出する工程と、前記各内部配
線の面積のデータに基づいて、該各面積の比率を該各電
源端子に対応する電流消費量の比率に設定する工程とを
備えた。

【００１４】請求項６に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータから前記各内部配線と各トラン
ジスタとを接続するコンタクトの個数のデータを抽出す
る工程と、前記コンタクトの個数のデータに基づいて、
前記各電源端子に対応する該コンタクトの総個数の比率
を同各電源端子に対応する電流消費量の比率に設定する
工程とを備えた。

【００１５】請求項７に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータから前記各内部配線と各トラン
ジスタとを接続するコンタクトの面積のデータを抽出す
る工程と、前記コンタクトの面積のデータに基づいて、
前記各電源端子に対応する該コンタクトの総面積の比率
を同各電源端子に対応する電流消費量の比率に設定する
工程とを備えた。

【００１６】請求項８に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータから前記各内部配線に接続され
る前記各トランジスタのゲート幅のデータを抽出する工
程と、前記各トランジスタのゲート幅のデータに基づい
て、前記各電源端子に対応する各トランジスタのゲート
幅の総和の比率を同各電源端子に対応する電流消費量の
比率に設定する工程とを備えた。

【００１７】請求項９に記載の発明は、請求項３に記載
のレイアウトデータ作成方法において、前記各電源端子
に対応する電流消費量の比率を求める工程は、前記ブロ
ックのレイアウトデータから前記各内部配線に接続され
る前記各トランジスタのゲート長のデータを抽出する工
程と、前記各トランジスタのゲート長のデータに基づい
て、前記各電源端子に対応する各トランジスタのゲート
長の相関値の総和の比率を同各電源端子に対応する電流
消費量の比率に設定する工程とを備えた。

【００１８】請求項１０に記載の発明は、請求項３に記
載のレイアウトデータ作成方法において、前記各電源端
子に対応する電流消費量の比率を求める工程は、前記ブ
ロックの各トランジスタにおける動作率のデータに基づ
いて、前記各電源端子に対応する各トランジスタの動作
率の総和の比率を同各電源端子に対応する電流消費量の
比率に設定する工程である。

【００１９】請求項１１に記載の発明は、請求項３に記
載のレイアウトデータ作成方法において、前記各電源端
子に対応する電流消費量の比率を求める工程は、前記ブ
ロックのレイアウトデータから、前記各内部配線に接続
される前記各トランジスタのゲート幅のデータ及びゲー
ト長のデータの少なくとも１つを抽出する工程と、前記
各トランジスタのゲート幅のデータ、前記各トランジス
タのゲート長のデータの相関値及び前記各トランジスタ
における動作率のデータの内の少なくとも２つを、各ト
ランジスタ毎に掛算して、各トランジスタの電流消費量
の比率を求める工程と、前記各電源端子に対応するトラ
ンジスタの電流消費量の比率の総和の比率を各電源端子
に対応する電流消費量の比率に設定する工程とを備え
た。

【００２０】請求項１２に記載の発明は、半導体装置の
外部電源端子から該半導体装置を構成するブロックの電
源端子に電源電圧を供給する外部電源配線の構造を決定
するためのレイアウトデータ作成装置であって、前記半
導体装置のレイアウトデータから、前記電源配線の情
報、ブロックの配置情報、ブロックの消費電流値を含む
前記半導体装置の設計情報を入力する設計情報入力手段
と、前記ブロックの物理情報を入力し、該物理情報と前
記設計情報に基づいて各ブロックの電源端子における電
流消費量の比率を求める第１の比率算出手段と、前記電
流消費量の比率から各電源端子における電流消費量を求
め、該電流消費量と前記電源配線の情報に基づいて作成
した電源網から前記電源配線の各部分における電圧値、
電流値を算出する電源網解析手段と、前記電圧値、電流
値に基づいて前記電源配線の構造を決定する電源構造決
定手段とを備えた。

【００２１】請求項１３に記載の発明は、請求項１２に
記載のレイアウトデータ作成装置において、前記第１の
比率算出手段は、前記ブロックのレイアウトデータから
該各電源端子の幅のデータを抽出する第１の抽出手段
と、前記各電源端子の幅のデータに基づいて、該各幅の
比率を前記各電源端子における電流消費量の比率に設定
する第２の比率算出手段とを備えた。

【００２２】請求項１４に記載の発明は、請求項１２に
記載のレイアウトデータ作成装置において、前記第１の
比率算出手段は、前記ブロックのレイアウトデータから
該各電源端子から延びる内部配線のデータを抽出する第
２の抽出手段と、前記ブロックのレイアウトデータ及び
前記ブロックの各トランジスタにおける動作率のデータ
の少なくとも１つから電源の種類毎の前記各電源端子に
対応する電流消費量の比率を求める第３の比率算出手段
と、前記内部配線のデータ及び前記各電源端子に対応す
る電流消費量の比率に基づいて、電源の種類毎に該内部
配線の電源網を含むブロックの等価回路を作成する等価
回路作成手段と、前記等価回路から該各電源端子におけ
る前記電流消費量の比率を求める第４の比率算出手段と
を備えた。

【００２３】請求項１５に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータの内
部配線のデータから該各内部配線の幅のデータを抽出す
る第３の抽出手段と、前記各内部配線の幅のデータに基
づいて、該各幅の比率を該各電源端子に対応する電流消
費量の比率に設定する第５の比率算出手段とを備えた。

【００２４】請求項１６に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータの内
部配線のデータから該各内部配線の面積のデータを抽出
する第４の抽出手段と、前記各内部配線の面積のデータ
に基づいて、該各面積の比率を該各電源端子に対応する
電流消費量の比率に設定する第６の比率算出手段とを備
えた。

【００２５】請求項１７に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータから
前記各内部配線と各トランジスタとを接続するコンタク
トの個数のデータを抽出する第５の抽出手段と、前記コ
ンタクトの個数のデータに基づいて、前記各電源端子に
対応する該コンタクトの総個数の比率を同各電源端子に
対応する電流消費量の比率に設定する第７の比率算出手
段とを備えた。

【００２６】請求項１８に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータから
前記各内部配線と各トランジスタとを接続するコンタク
トの面積のデータを抽出する第６の抽出手段と、前記コ
ンタクトの面積のデータに基づいて、前記各電源端子に
対応する該コンタクトの総面積の比率を同各電源端子に
対応する電流消費量の比率に設定する第８の比率算出手
段とを備えた。

【００２７】請求項１９に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータから
前記各内部配線に接続される前記各トランジスタのゲー
ト幅のデータを抽出する第７の抽出手段と、前記各トラ
ンジスタのゲート幅のデータに基づいて、前記各電源端
子に対応する各トランジスタのゲート幅の総和の比率を
同各電源端子に対応する電流消費量の比率に設定する第
９の比率算出手段とを備えた。

【００２８】請求項２０に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータから
前記各内部配線に接続される前記各トランジスタのゲー
ト長のデータを抽出する第８の抽出手段と、前記各トラ
ンジスタのゲート長のデータに基づいて、前記各電源端
子に対応する各トランジスタのゲート長の相関値の総和
の比率を同各電源端子に対応する電流消費量の比率に設
定する第１０の比率算出手段とを備えた。

【００２９】請求項２１に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックの各トランジスタにおけ
る動作率のデータに基づいて、前記各電源端子に対応す
る各トランジスタの動作率の総和の比率を同各電源端子
に対応する電流消費量の比率に設定する第１１の比率算
出手段である。

【００３０】請求項２２に記載の発明は、請求項１４に
記載のレイアウトデータ作成装置において、前記第３の
比率算出手段は、前記ブロックのレイアウトデータか
ら、前記各内部配線に接続される前記各トランジスタの
ゲート幅のデータ及びゲート長のデータの少なくとも１
つを抽出する第９の抽出手段と、前記各トランジスタの
ゲート幅のデータ、前記各トランジスタのゲート長のデ
ータの相関値及び前記各トランジスタにおける動作率の
データの内の少なくとも２つを、各トランジスタ毎に掛
算して、各トランジスタの電流消費量の比率を求める第
１２の比率算出手段と、前記各電源端子に対応するトラ
ンジスタの電流消費量の比率の総和の比率を各電源端子
に対応する電流消費量の比率に設定する第１３の比率算
出手段とを備えた。

【００３１】請求項２３に記載の発明は、半導体装置の
外部電源端子から該半導体装置を構成するブロックの電
源端子に電源電圧を供給する外部電源配線の構造を決定
するためのコンピュータ読み取り可能なプログラムコー
ドが記録された記録媒体であって、前記プログラムは、
前記半導体装置のレイアウトデータから、前記電源配線
の情報、ブロックの配置情報、ブロックの消費電流値を
含む前記半導体装置の設計情報を入力する入力行程と、
前記ブロックの物理情報を入力し、該物理情報と前記設
計情報に基づいて各ブロックの電源端子における電流消
費量の比率を求める行程と、前記電流消費量の比率から
各電源端子における電流消費量を求め、該電流消費量と
前記電源配線の情報に基づいて作成した電源網から前記
電源配線の各部分における電圧値、電流値を算出する算
出行程と、前記電圧値、電流値に基づいて前記電源配線
の構造を決定する行程とを備えた方法を実行する、記録
媒体である。

【００３２】（作用）従って、請求項１，１２に記載の
発明によれば、ブロックのレイアウトデータから該各電
源端子における電流消費量の比率が電源の種類毎に求め
られ、その電流消費量の比率と、該ブロック全体の電流
消費値のデータとから該各電源端子における電流消費量
が求められる。各電源端子における電流消費量と、電源
配線のレイアウトデータとから電源網が作成され、その
電源網の解析により電源配線の各部分における電流値，
電圧値が算出される。その電流値，電圧値に基づいて、
最適な電源配線の構造が決定される。

【００３３】請求項２，１３に記載の発明によれば、各
電源端子における電流消費量の比率は、ブロックのレイ
アウトデータから該各電源端子の幅のデータが抽出さ
れ、その各電源端子の幅のデータに基づいて、該各幅の
比率に設定される。

【００３４】請求項３，１４に記載の発明によれば、ブ
ロックのレイアウトデータから該各電源端子から延びる
内部配線のデータが抽出される。ブロックのレイアウト
データ及びブロックの各トランジスタにおける動作率の
データの少なくとも１つから電源の種類毎の各電源端子
に対応する電流消費量の比率が求められる。内部配線の
データ及び各電源端子に対応する電流消費量の比率に基
づいて、電源の種類毎に該内部配線の電源網を含むブロ
ックの等価回路が作成される。そして、各電源端子にお
ける電流消費量の比率は、各等価回路から求められる。

【００３５】請求項４，１５に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータの内部配線のデータから該各内部配線の
幅のデータが抽出され、その各内部配線の幅のデータに
基づいて、該各幅の比率に設定される。

【００３６】請求項５，１６に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータの内部配線のデータから該各内部配線の
面積のデータが抽出され、その各内部配線の面積のデー
タに基づいて、該各面積の比率に設定される。

【００３７】請求項６，１７に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータから各内部配線と各トランジスタとを接
続するコンタクトの個数のデータが抽出され、そのコン
タクトの個数のデータに基づた各電源端子に対応する該
コンタクトの総個数の比率に設定される。

【００３８】請求項７，１８に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータから各内部配線と各トランジスタとを接
続するコンタクトの面積のデータが抽出され、そのコン
タクトの面積のデータに基づいた各電源端子に対応する
該コンタクトの総面積の比率に設定される。

【００３９】請求項８，１９に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータから各内部配線に接続される各トランジ
スタのゲート幅のデータが抽出され、その各トランジス
タのゲート幅のデータに基づいた各電源端子に対応する
各トランジスタのゲート幅の総和の比率に設定される。

【００４０】請求項９，２０に記載の発明によれば、各
電源端子に対応する電流消費量の比率は、ブロックのレ
イアウトデータから各内部配線に接続される各トランジ
スタのゲート長のデータが抽出され、その各トランジス
タのゲート長のデータに基づいて、各電源端子に対応す
る各トランジスタのゲート長と消費電流値との相関値の
総和の比率に設定される。

【００４１】請求項１０，２１に記載の発明によれば、
各電源端子に対応する電流消費量の比率は、ブロックの
各トランジスタにおける動作率のデータに基づいた各電
源端子に対応する各トランジスタの動作率の総和の比率
に設定される。

【００４２】請求項１１，２２に記載の発明によれば、
ブロックのレイアウトデータから、各内部配線に接続さ
れる各トランジスタのゲート幅のデータ及びゲート長の
データの少なくとも１つが抽出される。各トランジスタ
のゲート幅のデータ、各トランジスタのゲート長のデー
タの相関値及び各トランジスタにおける動作率のデータ
の内の少なくとも２つが、各トランジスタ毎に掛算さ
れ、各トランジスタの電流消費量の比率が求められる。
そして、各電源端子に対応する電流消費量の比率は、該
各電源端子に対応するトランジスタの電流消費量の比率
の総和の比率に設定される。

【００４３】請求項２３に記載の発明によれば、最適な
電源配線の構造を容易に決定するレイアウトデータ作成
方法を実施するためのプログラムを記録した記録媒体が
提供される。

【００４４】

【発明の実施の形態】（第一実施形態）以下、本発明を
具体化した第一実施形態を図１〜図１２に従って説明す
る。

【００４５】図１は本発明を適用したレイアウトデータ
作成装置の概略構成図を示す。レイアウトデータ作成装
置１はＣＡＤ（Computer Aided Design ）装置からな
り、中央処理装置（以下、ＣＰＵという）２、メモリ
３、磁気ディスク４、ＣＲＴ等の表示器５、及び、キー
ボード（マウス等を含む）６を含み、それらはシステム
バス７により互いに接続されている。ＣＰＵ２はメモリ
３に記憶された所定のプログラムデータに基づいて動作
する。

【００４６】メモリ３にはＣＰＵ２が実行するプログラ
ムデータと、その実行に必要な各種データが予め記憶さ
れるとともに、当該プログラムデータに基づくＣＰＵ２
の処理結果等が一時格納される。キーボード６はメモリ
３に格納されるプログラムの実行に必要なデータの入力
や、表示器５や図示しないプリンタ等に処理結果等の出
力命令の入力に用いられる。

【００４７】磁気ディスク４には、図２に示すファイル
１１〜１２が予め格納されている。第１ファイル１１に
は、半導体装置のレイアウトデータが格納されている。
このレイアウトデータは、予めフロアプランにおいて作
成され、第１ファイル１１に格納されている。

【００４８】レイアウトデータは、半導体装置を構成す
る複数のブロック、それらブロックに対して電源電圧を
供給する電源配線を含む。この電源配線は、予め設定さ
れた線幅を持つ。この線幅は、過去に設計された複数の
半導体装置における電源配線の線幅の最小値に基づいて
設定された値を持つ。これによりレイアウトデータが作
成された半導体装置のチップサイズは、配線幅に冗長を
含まないため、最小の面積を持つ。

【００４９】第２ファイル１２はライブラリであり、設
計に使用する複数種類の機能ブロックにおける消費電流
値が格納されている。この消費電流値は、所定の電力見
積り方法により、各ブロックが提供する機能やゲートレ
ベルの論理情報から、当該機能ブロックにて使用される
電源の種類毎に予め求められたものである。

【００５０】レイアウトデータ作成装置１のＣＰＵ２
は、キーボード６の操作によりメモリ３に記憶されたレ
イアウトデータ作成処理のプログラムが起動されると、
図２に示すステップＳ１〜Ｓ４における各処理を実行す
る。

【００５１】次に、図２の各ステップＳ１〜Ｓ４におけ
る処理を説明する。ステップＳ１は設計情報入力手段で
あり、図１のＣＰＵ２は、第１，第２ファイル１１，１
２から、電源配線の構造決定に必要なデータを入力す
る。ＣＰＵ２は、必要なデータとして、第１ファイル１
１から、電源配線（又は電源母線という）のレイアウト
情報、各ブロックの配置情報を入力し、第２ファイル１
２から各ブロックにおける消費電流値を入力する。

【００５２】ステップＳ２は第１の比率算出手段であ
り、電流消費比率算出処理である。ＣＰＵ２は、各ブロ
ックの物理情報を入力し、その物理情報に基づいて各ブ
ロックの電源端子における電流消費比率を算出する。物
理情報は、各ブロックを構成する端子，トランジスタ，
配線の位置の情報である。ＣＰＵ２は、物理情報を第１
ファイル１１のレイアウトデータから入力する。尚、物
理情報は、第２ファイル１２のライブラリから入力され
ても良い。

【００５３】ステップＳ３は電源網解析手段であり、Ｃ
ＰＵ２は、半導体装置の電源網を作成し、その電源網に
対して所定の行列演算を実施する。この解析処理によ
り、ＣＰＵ２は、電源配線の各ノードにおける電流値，
電圧降下値を得る。

【００５４】ステップＳ４は電源構造決定手段であり、
ＣＰＵ２は、ステップＳ３において得た電流値，電圧降
下値に基づいて、それら値が基準値の範囲から外れた違
反箇所を検索する。そして、ＣＰＵ２は、検索結果に基
づいて、違反箇所における電源配線の構造を決定し、そ
の決定した構造に基づいて第１ファイル１１の電源配線
の配線線幅の変更、配線の追加を行う。

【００５５】次に、ステップＳ１〜Ｓ４における処理を
詳述する。先ず、ステップＳ１における設計情報入力処
理を説明する。図３は、設計情報入力処理のフローチャ
ートを示す。ステップＳ１ａ〜Ｓ１ｃは、図２に示すス
テップＳ１のサブステップである。即ち、ステップＳ１
ａは電源母線情報入力処理であり、ＣＰＵ２は、第１フ
ァイル１１中のレイアウトデータから、外部電源配線の
レイアウト情報を入力する。このレイアウト情報は、電
源配線が供給する外部電源電圧の系統，配置位置，配線
幅を含む。

【００５６】ステップＳ１ｂはブロック配置情報入力処
理であり、ＣＰＵ２は、第１ファイル中のレイアウトデ
ータから半導体装置を構成する各ブロックの配置情報を
入力する。この配置情報は、ブロックの種類，配置位置
を含む。ステップＳ１ｃはブロック消費電流値入力処理
であり、ＣＰＵ２は、第２ファイル１２中のブロックラ
イブラリから、ステップＳ１ｂにおいて入力したブロッ
クの種類に基づいて、各ブロックの消費電力量を入力す
る。

【００５７】次に、ステップＳ２における電流消費比率
算出処理を説明する。図４のステップＳ２ａ〜Ｓ２ｃ
は、図２に示すステップＳ２のサブステップである。即
ち、ステップＳ２ａは物理情報入力処理であり、ＣＰＵ
２は、ブロックの物理情報を入力する。この物理情報
は、それらのブロックを構成するトランジスタの種類，
サイズ、ブロック内部の電源配線の種類，配置位置、外
部端子の位置を含む。

【００５８】ステップＳ２ｂは電源網抽出処理であり、
ＣＰＵ２は、ステップＳ１において入力した各種の情報
から、外部電源配線の電源網を、各電源電圧毎に抽出す
る。電源網は、外部電源配線に対する等価抵抗と、各ブ
ロックの電流消費量に対応する電流源からなる。等価抵
抗は、外部電源配線の端点，交点等のノード間における
配線幅，単位抵抗値に基づく抵抗値を持つ。電流源は、
各ブロックの電流消費量に対応する値の電流を流すよう
に設定される。

【００５９】ステップＳ２ｃは電流消費比率抽出処理で
あり、ＣＰＵ２は、各ブロックの物理情報に基づいて、
各ブロックの外部電源端子における電流消費量比率を抽
出する。電流消費量比率は、ブロックに供給される電源
電圧毎の消費電流量に対する各電源端子における電流消
費量の比率である。これは、ＣＰＵ２は、各外部端子に
おける電流消費量、即ち各電源端子に対して供給が必要
な電流量を比率で求めることにより、各外部端子に対し
て生じる消費電流量のバラツキを、次の電源網解析処理
（ステップＳ３）に加味する。このことは、各電源端子
における消費電流量のバラツキによる影響を電源網の解
析結果に反映する。これにより、ＣＰＵ２は、実際に機
能ブロックが必要とする電流量に基づく外部電源配線の
レイアウトを決定するわけである。

【００６０】次に、ステップＳ３における電源網解析処
理を説明する。図５のステップＳ３ａ，Ｓ３ｂは、図２
に示すステップＳ３のサブステップである。即ち、ステ
ップＳ３ａは電流値算出処理であり、ＣＰＵ２は、各ブ
ロックの内部電源配線のノードにおける電流値を算出す
る。詳しくは、ＣＰＵ２は、機能ブロックに供給される
電源電圧毎の消費電流値にステップＳ２ｃにおいて求め
た比率を乗算し、その演算結果を外部端子における電流
値に設定する。

【００６１】ステップＳ３ｂにおいて、ＣＰＵ２は、上
記のステップＳ３ａにおいて外部端子における電流値が
設定された電源網における電圧，電流の値を算出する。
詳しくは、ＣＰＵ２は、電源網に対して所定の行列演算
を行い、電源網を構成する等価抵抗に流れる電流値、そ
の等価抵抗の両端の電圧値（等価抵抗による電圧降下
値）を求める。

【００６２】次に、ステップＳ４における電源母線構造
決定処理を説明する。図６のステップＳ４ａ，Ｓ４ｂ
は、図２に示すステップＳ４のサブステップである。即
ち、ステップＳ４ａは違反箇所検索処理であり、ＣＰＵ
２は、予め設定された基準値（基準電圧値，基準電流
値）と、図５のステップＳ３ｂにおいて求めた電圧，電
流の値とを比較する。この基準値は、フロアプランにお
いてレイアウトされる外部電源配線の構造、即ち図２の
第１ファイル１１に格納された処理前のレイアウトデー
タに含まれる外部電源配線の線幅に対応している。そし
て、ＣＰＵ２は、その比較結果に基づいて、外部電源配
線のレイアウトにおける基準値違反箇所を検索する。

【００６３】ステップＳ４ｂは構造変更処理であり、Ｃ
ＰＵ２は、ステップＳ４ａにおける検索結果に基づい
て、外部電源配線の構造を変更する。外部電源配線は、
線幅，膜厚，配線を形成する層数に基づく構造を持つ。
ＣＰＵ２は、検索結果に基づいて、各外部電源配線の電
圧，電流の値に対応して、外部電源配線の線幅，膜厚，
層数のうちの少なくとも１つの値を変更する。

【００６４】今、外部電源配線の電圧値が基準値よりも
大きい場合、ＣＰＵ２は、その外部電源配線の元の配線
幅を、電圧値に対応する配線幅まで広くする。これによ
り、その外部電源配線は、各ブロックに必要な量の電流
を供給可能な構造となる。

【００６５】別の例として、外部電源配線における電流
密度が基準値を超えている場合、ＣＰＵ２は、その部分
における電流密度が基準値を超えないように、その部分
の電源配線の幅を広くする。一方、外部電源配線のある
部分における電流密度が基準値に達しない場合、ＣＰＵ
２は、その部分における電流密度が基準値に達するよう
に、その部分の電源配線の幅を狭くする。

【００６６】次に、ステップＳ２ｃにおける電流消費比
率抽出処理を詳述する。図７のステップＳ１１，Ｓ１２
は、図４に示すステップＳ２ｃのサブステップである。
即ち、ステップＳ１１は第１の抽出手段であって、ＣＰ
Ｕ２は、第１ファイル１１のレイアウトデータから、各
ブロックの各電源端子の幅のデータを抽出する。ステッ
プＳ１２は第２の比率算出手段であって、ＣＰＵ２は、
抽出したブロックの各電源端子の幅のデータに基づい
て、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎に該
各幅の比率を電流消費量の比率に設定する。

【００６７】図２の第１，第２ファイル１１，１２に
は、動作が確認されたブロックの情報が格納されてい
る。即ち、第１，第２ファイル１１，１２には、各ブロ
ックの動作，電流消費に応じた値を持つデータが格納さ
れている。そして、各ブロックの電源端子は、それらブ
ロック内に含まれるトランジスタ等の部分において消費
する電流量等に応じた幅を持つ。従って、各電源端子
は、その外部端子を介してブロックに供給される電流
量、即ち、各外部端子における電流消費量に対応する幅
を持つ。これにより、外部端子における消費電流量のバ
ラツキを見込んだ電源網を作成する訳である。

【００６８】図８に示すように、半導体装置２１には、
複数のブロック２２，２３が配設される。ブロック２２
は、図９に示すように、電源電圧ＶDD用の電源端子Ｔ
１，Ｔ２と、電源電圧ＶSS用の電源端子Ｔ３，Ｔ４とを
有する。そして、ステップＳ１１では、ＣＰＵ２は、電
源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の幅を抽出する。又、ス
テップＳ１１では、ブロック２３の図示しない各電源端
子の幅のデータも同様に抽出する（数値略）。

【００６９】尚、図８では、半導体装置２１の外部電源
端子２４からブロック２２，２３に電源電圧ＶDDを供給
する外部電源配線のみを示し、電源電圧ＶSSを供給する
外部電源配線を省略してある。

【００７０】今、ブロック２２において、電源端子Ｔ１
〜Ｔ４の幅がそれぞれ６００，１０００，６００，６０
０である。ＣＰＵ２は、これらの値を抽出する。そし
て、ＣＰＵ２は、電源電圧の種類毎に、抽出した配線幅
の合計値を算出する。更に、ＣＰＵ２は、算出した合計
値に対する各電源端子Ｔ１〜Ｔ４の幅の比率を算出す
る。そして、ＣＰＵ２は、算出した各電源端子Ｔ１〜Ｔ
４の幅の比率を、各電源端子Ｔ１〜Ｔ４における電流消
費量の比率に設定する。

【００７１】即ち、ブロック２２においては、図１０に
示すように、電源端子Ｔ１，Ｔ２の幅の比率６００／１
６００，１０００／１６００を電源電圧ＶDD用の電源端
子Ｔ１，Ｔ２における電流消費量の比率に設定する。
又、電源端子Ｔ３，Ｔ４の幅の比率６００／１２００，
６００／１２００を電源電圧ＶSS用の電源端子Ｔ３，Ｔ
４における電流消費量の比率に設定する。又、ＣＰＵ２
は、ブロック２３に対して同様に処理を行ない、各電源
端子における電流消費量の比率を設定する（数値略）。

【００７２】次に、図２のステップＳ２，Ｓ３における
処理を説明する。上記のようにして設定された電流消費
量の比率に基づいて、ＣＰＵ２は、各電源端子における
電流消費量を設定する（ステップＳ３ａ）。

【００７３】今、ブロック２２において電源電圧ＶDD，
ＶSSに対する全体の電流消費量がＹ，Ｚである。ＣＰＵ
２は、電源電圧ＶDDの電源端子Ｔ１，Ｔ２における電流
消費量の比率（600/1600,1000/1600）と電流消費量Ｙを
乗算した結果（(600/1600)×Y,(1000/1600) ×Y ）を、
各電源端子Ｔ１，Ｔ２における電流消費量に設定する。
同様に、ＣＰＵ２は、電源電圧ＶSSの電源端子Ｔ３，Ｔ
４における電流消費量の比率（600/1200,600/1200 ）と
電流消費量Ｚを乗算した結果（(600/1200)×Z,(600/120
0)×Z ）を、各電源端子Ｔ３，Ｔ４における電流消費量
に設定する。更に、ＣＰＵ２は、ブロック２３に対して
同様に処理を行ない、ブロック２３の電電端子における
電流消費量を設定する（数値略）。

【００７４】次に、ＣＰＵ２は、設定した各電源端子に
おける電流消費量に基づいて電源網を解析し、各ノード
における電圧値，電流量を求める（ステップＳ３ｂ）。
今、図４のステップＳ２ｂにおいて、図８に示す半導体
装置２１のレイアウトデータから、図１１に示す電源網
が抽出されている。この電源網は、各ブロック２２，２
３に電源電圧ＶDDを供給する電源配線の等価抵抗Ｒ１〜
Ｒ１７、ブロック２２の電源端子Ｔ１，Ｔ２における電
流消費量（(600/1600)×Y,(1000/1600)×Y ）を持つ電
流源、及びブロック２３の電源端子における電流消費量
を持つ電流源（符号，数値略）を含む。

【００７５】ＣＰＵ２は、この電源網に対して所定の行
列演算を行い、その結果に基づいて各等価抵抗Ｒ１〜Ｒ
１７の間のノードにおける電圧値、各等価抵抗Ｒ１〜Ｒ
１７に流れる電流値を得る。そして、ＣＰＵ２は、各ノ
ードＮ１〜Ｎ１１における電圧値から、各等価抵抗Ｒ１
〜Ｒ１７、即ち電源電圧ＶDDのための電源配線の各部分
における電圧降下値を得る。更に、ＣＰＵ２は、各等価
抵抗Ｒ１〜Ｒ１７に流れる電流値から、電源配線の各部
分における電流密度を得る。尚、図示しないが、ＣＰＵ
２は、電源電圧ＶSSの電源配線に対して同様に処理を行
い、その電源配線の各部分における電圧降下値、電流密
度を得る。

【００７６】次に、ＣＰＵ２は、求めた電圧降下値，電
流密度に基づいて、基準値違反箇所を検索する（ステッ
プＳ４ａ）。そして、ＣＰＵ２は、検索結果に基づい
て、違反箇所の電源配線の構造を、その電源配線におけ
る電圧降下値，電流密度に基づいて変更する（ステップ
Ｓ４ｂ）。

【００７７】今、図１１の電源網において、等価抵抗Ｒ
４における電流密度が基準値を超えている。この場合、
ＣＰＵ２は、その等価抵抗Ｒ４に対応する外部電源配線
Ａ１（図１２参照）の配線幅を電流密度に対応する値に
変更する。これにより、外部電源配線Ａ１の電流密度を
基準値まで低くする。

【００７８】また、別の例として、ノードＮ７における
電圧値が基準値より低い。これは、外部電源端子２４か
らノードＮ７までの経路、即ち、抵抗Ｒ６，Ｒ８，Ｒ１
７における電圧降下値が基準値よりも大きいことを意味
する。この場合、ＣＰＵ２は、ノードＮ７における電圧
値が基準値となるように、そのノードＮ７までの経路、
即ち図１２に示す外部電源配線Ａ２の配線幅を広くす
る。

【００７９】以上記述したように、第一実施形態によれ
ば、以下の効果を奏する。 （１）先ず、ブロックのレイアウトデータから求めた各
ブロックの各電源端子における電流消費の比率と、ブロ
ック全体の電流消費量とから各電源端子における電流消
費量を求める。次に、各電源端子における電流消費量
と、外部電源配線のレイアウトデータから抽出した電源
網を作成し、その電源網を解析して外部電源配線の各部
分における電流密度及び電圧値を算出する。そして、そ
の電流密度及び電圧値に基づいて、外部電源配線の構造
を決定するようにした。これにより、各電源端子におけ
る電流消費量を得るための時間が、従来技術で記載した
シミュレーションを用いた方法に比べて短くなり、短時
間で外部電源配線のレイアウトデータを作成することが
できる。又、各電源端子における電流消費量は、従来の
各電源端子に同一の電流消費量値を設定する方法に比べ
てほぼ正確な値となり、それにより作成される外部電源
配線のレイアウトデータは各電源端子の電流消費量に適
した構造となる。即ち、短時間で最適な外部電源配線の
レイアウトデータを作成することができる。その結果、
短い設計期間で、ＩＣチップのチップサイズを必要最小
限に抑えることができ、それらのコストを低減すること
ができる。

【００８０】（２）半導体装置２１の外部電源配線幅
を、過去に作成した半導体装置に含まれる配線幅の最小
値とした。従って、ＣＰＵ２は、基準値違反箇所として
検索した外部電源配線の幅を広くするように変更する。
即ち、ＣＰＵ２は、半導体装置２１の外部電源配線の構
造を、半導体装置２１のチップサイズを大きくする方向
にのみ変更する。これにより、配線幅の縮小にともなう
冗長な領域の作成が防がれるため、短時間でチップサイ
ズの小さな半導体装置のレイアウトデータを作成するこ
とができる。

【００８１】（３）ブロックのレイアウトデータからブ
ロックの各電源端子の幅のデータを抽出し、電源の種類
毎に求めた電源端子幅の比率を各電源端子における電流
消費量の比率とした。各電源端子の幅がその端子を介し
て電流を消費するトランジスタ等の部分に供給する電流
量に応じて設計されている。これにより、上記のように
電流消費量の比率は、電流を消費する部分に対応して略
正確な値となる。従って、精度の高い電流消費量の比率
を極めて短時間で求めることができる。

【００８２】（第二実施形態）以下、本発明を具体化し
た第二実施形態を図１３〜図１６に従って説明する。
尚、本実施形態において、第一実施形態と同様の構成に
ついては同じ符号を付し、図面及び詳細な説明を省略す
る。

【００８３】本実施形態では、図４のステップＳ２ｃに
おいてブロックの各電源端子における電流消費量の比率
を求める処理、即ち図７のステップＳ１１，Ｓ１２の処
理が、図１３，１４に示す処理に置き換えられている。
従って、これら図１３，１４における処理についてのみ
詳細に説明する。

【００８４】図２のＣＰＵ２は、図１３，１４に示すス
テップＳ２１〜Ｓ２４，Ｓ３１，Ｓ３２の処理を実施
し、ブロックの電源端子における電流消費量の比率を設
定する。即ち、ステップＳ２１は第２の抽出手段であっ
て、ＣＰＵ２は、第１ファイル１１に含まれるブロック
のレイアウトデータから、ブロックの内部電源配線のデ
ータを抽出する。尚、内部電源配線のデータとは、各電
源端子から延びる各内部電源配線のデータであって、各
内部電源配線の幅や長さ等の情報を含む。

【００８５】今、図１５に示すブロック３１は、電源電
圧ＶDDのための内部電源配線Ｕ１，Ｕ２と、電源電圧Ｖ
SSのための内部電源配線Ｕ３，Ｕ４を含む。第１内部電
源配線Ｕ１は、端部に電源端子Ｔ５，Ｔ６を有する。同
様に、第２から第４内部電源配線Ｕ２〜Ｕ４は、それぞ
れ端部に電源端子Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１，
Ｔ１２を有する。各内部電源配線Ｕ１，Ｕ２，Ｕ３，Ｕ
４は、同じ長さ（＝１００）を持ち、それぞれ２０，
８，１５，１２の幅を持つ。ＣＰＵ２は、これら内部電
源配線Ｕ１〜Ｕ４を抽出する。

【００８６】次に、ステップＳ２２は、第３の比率算出
手段であって、ＣＰＵ２は、ブロックのレイアウトデー
タから各電源端子に対応する電流消費量の比率を電源の
種類毎に求める。このステップＳ２２において、ＣＰＵ
２は、図１４に示すステップＳ３１，Ｓ３２における処
理を実行する。即ち、ステップＳ３１，Ｓ３２は、ステ
ップＳ２２のサブステップである。

【００８７】そのステップＳ３１は第３の抽出手段であ
って、ＣＰＵ２は、ステップＳ２１において抽出した内
部電源配線のデータの内、各内部電源配線の幅のデータ
を抽出する。次に、ステップＳ３２は第５の比率算出手
段であって、ＣＰＵ２は、抽出したブロックの各内部電
源配線の幅のデータに基づいて、電源の種類（電源電圧
ＶDDと電源電圧ＶSS）毎に該各幅の比率を各内部電源配
線に対応する電流消費量の比率とする。

【００８８】図１５，１６に従って詳述すれば、ＣＰＵ
２は、ブロック３１内の内部電源配線Ｕ１，Ｕ２，Ｕ
３，Ｕ４の幅（２０，８，１５，１２）をそれぞれ抽出
し、各電源系統ＶCC，ＶSS毎に幅の総和（２８，２７）
を算出する（ステップＳ３１）。ＣＰＵ２は、図１６に
示すように、総和に対する内部電源配線Ｕ１の幅の比率
（２０／２８）を演算し、その値を内部電源配線Ｕ１に
おける電流消費量比率に設定する。ＣＰＵ２は、内部電
源配線Ｕ２の幅の比率（８／２８）を演算し、その値を
内部電源配線Ｕ２における電流消費量比率に設定する。
同様に、ＣＰＵ２は、総和に対する内部電源配線Ｕ３，
Ｕ４の幅の比率（１５／２７，１２／２７）を演算し、
それらの値を内部電源配線Ｕ３，Ｕ４における電流消費
量比率にそれぞれ設定する。

【００８９】次に、ステップＳ２３は、等価回路作成手
段であって、ＣＰＵ２は、内部電源配線のデータ及び各
内部電源配線に対応する電流消費量の比率に基づいて、
電源の種類毎に、ブロックの電源網を作成する。

【００９０】今、図１６に示すように、ブロック３１に
含まれる内部電源配線Ｕ１，Ｕ２の幅がそれぞれ２０，
８であり、内部電源配線Ｕ１，Ｕ２の長さが共に１００
である。これらを使用して、ＣＰＵ２は、内部電源配線
Ｕ１，Ｕ２の等価抵抗Ｒ２１〜Ｒ２４と、該内部電源配
線Ｕ１，Ｕ２の電流消費量の比率に応じた電流値を持つ
電流源からなる電源網を作成する。等価抵抗Ｒ２１〜Ｒ
２４は、内部電源配線Ｕ１，Ｕ２の幅，長さに基づいて
公知の抵抗網抽出処理により算出した抵抗値を持つ。
尚、本実施形態では、電流消費量の比率２０／２８，８
／２８を持つ電流源を、対応する内部電源配線Ｕ１，Ｕ
２の中心に接続したように仮定して電源網を作成するた
め、抵抗要素Ｒ２１と抵抗要素Ｒ２２、抵抗要素Ｒ２３
と抵抗要素Ｒ２４はそれぞれ同一の抵抗値とする。これ
は、電源端子Ｔ５，Ｔ６における電流消費量の差（バラ
ツキ）、電源端子Ｔ７，Ｔ８における電流消費量のバラ
ツキが、内部電源配線Ｕ１，Ｕ２の幅，長さからは不明
であることによる。

【００９１】上記と同様に、ＣＰＵ２は、ブロック３１
の電源電圧ＶSS系統において、内部電源配線Ｕ３，Ｕ４
の等価抵抗Ｒ２５〜Ｒ２８と、内部電源配線Ｕ３，Ｕ４
の電流消費量の比率に応じた電流値を持つ電流源からな
る電源網を作成する。

【００９２】次に、ステップＳ２４は、第４の比率算出
手段であって、ＣＰＵ２は、電源網に対して行列演算を
行い、各電源端子における電流消費量の比率を求める。
例えば、ブロック３１においては、図１６に示す電源網
から各電源端子Ｔ５〜Ｔ１２における電流消費量の比率
を求める。

【００９３】以上記述したように、第二実施形態によれ
ば、以下の効果を奏する。 （１）第一実施形態における（１），（２）と同じ効果
を奏する。 （２）ブロックのレイアウトデータから、ブロックの内
部電源配線のデータを抽出し、同ブロックのレイアウト
データから各電源端子に対応する電流消費量の比率を電
源の種類毎に求めた。そして、その各電源端子に対応す
る電流消費量の比率、及び内部電源配線のデータに基づ
いて、電源の種類毎に、ブロック内部の電源網を作成
し、その電源網から各電源端子における電流消費量の比
率を求めた。このように求めた各電源端子における電流
消費量の比率は、内部電源配線の抵抗要素を考慮した値
となるため、第一実施形態に比べてより正確な値とな
る。従って、第一実施形態に比べて精度の高い各電源端
子における電流消費量の比率を求めることができる。

【００９４】（３）ブロックのレイアウトデータの内部
電源配線のデータの内、各内部電源配線の幅のデータを
抽出し、その抽出した各内部電源配線の幅のデータに基
づいて、電源の種類（電源電圧ＶDDと電源電圧ＶSS）毎
に該各幅の比率を各電源端子に対応する電流消費量の比
率とした。このように求めた各電源端子に対応する電流
消費量の比率は、各内部電源配線の幅がその配線を流れ
る電流量に応じて設計されていることから、略正確な値
となる。従って、精度の高い各電源端子に対応する電流
消費量の比率を短時間で求めることができる。

【００９５】（４）ステップＳ２３では、電流消費量の
比率２０／２８，８／２８，１５／２７，１２／２７を
持つ電流源を、対応する内部電源配線Ｕ１，Ｕ２，Ｕ
３，Ｕ４の中心に接続したように仮定してブロック３１
の各電源網を作成した。即ち、実際に電流を消費する各
トランジスタの位置を内部電源配線Ｕ１，Ｕ２，Ｕ３，
Ｕ４の中心として、ブロック３１の各電源網の作成を容
易にした。従って、ブロックの電源網を短時間で作成す
ることができる。

【００９６】尚、上記各実施形態は、以下のように変更
してもよい。 ・図１４のステップＳ３１，３２において、ブロックの
物理情報として内部電源配線Ｕ１〜Ｕ４の幅に基づいて
各電源端子に対応する電流消費量の比率を設定するよう
にしたが、その他の物理情報に基づいて電源端子におけ
る電流消費量の比率を設定するようにしても良い。

【００９７】・１つの例として、物理情報として内部電
源配線の面積を用いた場合の処理を図１７に示す。ＣＰ
Ｕ２は、図１４のステップＳ３１，Ｓ３２に代えて、図
１７のステップＳ４１，Ｓ４２における処理を実行す
る。即ち、これらステップＳ４１，Ｓ４２は、図１３の
ステップＳ２２のサブステップである。

【００９８】ステップＳ４１は第４の抽出手段であっ
て、ＣＰＵ２は、ブロックのレイアウトデータの内部電
源配線のデータの内、各内部電源配線の面積のデータを
抽出する。ステップＳ４２は第６の比率算出手段であっ
て、ＣＰＵ２は、抽出したブロックの各内部電源配線の
面積のデータに基づいて、電源の種類（電源電圧ＶDDと
電源電圧ＶSS）毎に求めた面積の比率を、各電源端子に
対応する電流消費量の比率に設定する。

【００９９】今、ブロック３１においては、電源電圧Ｖ
DDのための内部電源配線Ｕ１，Ｕ２の面積が、それぞれ
２０００，８００である。ＣＰＵ２は、これら内部電源
配線Ｕ１〜Ｕ４の面積を抽出する。そして、ＣＰＵ２
は、内部電源配線Ｕ１，Ｕ２の幅の比率２０００／２８
００，８００／２８００を演算し、それら演算結果を電
源電圧ＶDD用の電源端子Ｔ５，Ｔ６の組、電源端子Ｔ
７，Ｔ８の組に対する電流消費量の比率に設定する。同
様に、ＣＰＵ２は、電源電圧ＶSSのための内部電源配線
Ｕ３，Ｕ４の面積（１５００，１２００）を抽出し、そ
れらの比率（1500/2700,1200/2700 ）を、電源端子Ｔ
９，Ｔ１０の組、電源端子Ｔ１１，Ｔ１２の組に対応す
る電流消費量の比率に設定する。

【０１００】このように求めた各電源端子に対応する電
流消費量の比率は、各内部電源配線の面積がその配線を
流れる電流量に応じて設計されていることから、略正確
な値となる。従って、精度の高い各電源端子に対応する
電流消費量の比率を短時間で求めることができる。

【０１０１】・別の例として、物理情報として内部電源
配線とトランジスタを接続するコンタクトの数を用いた
場合を図１８に示す。ＣＰＵ２は、図１４のステップＳ
３１，Ｓ３２に代えて、図１８のステップＳ５１，Ｓ５
２における処理を実行する。即ち、これらステップＳ５
１，Ｓ５２は、図１３のステップＳ２２のサブステップ
である。

【０１０２】ステップＳ５１は第５の抽出手段であっ
て、ＣＰＵ２は、ブロックのレイアウトデータから各内
部電源配線と各トランジスタとを接続するコンタクトの
個数のデータを抽出する。次に、ステップＳ５２は第７
の比率算出手段であって、ＣＰＵ２は、抽出したコンタ
クトの個数のデータに基づいて、各電源端子に対応する
コンタクトの総個数の比率を、各電源端子に対応する電
流消費量の比率に設定する。

【０１０３】今、図１９に示すブロック４１は、内部電
源配線Ｕ５，Ｕ６、ＭＯＳトランジスタＴr1，Ｔr2，Ｔ
r3，Ｔr4を含む。内部電源配線Ｕ５，Ｕ６は、電源電圧
ＶDD用の電源端子Ｔ１３〜Ｔ１６を有する。内部電源配
線Ｕ５には、コンタクト４２を介してトランジスタＴr
1，Ｔr2が接続される。内部電源配線Ｕ６には、コンタ
クト４３を介してトランジスタＴr3，Ｔr4が接続され
る。ＣＰＵ２は、コンタクト４２の数（＝１２）と、コ
ンタクト４３の数（＝９）を抽出する。ＣＰＵ２は、内
部電源配線Ｕ５，Ｕ６に対応して求めたコンタクト４
２，４３の総個数の比率１２／２１，９／２１を、電源
電圧ＶDD用の電源端子Ｔ１３，Ｔ１４の組、電源端子Ｔ
１５，Ｔ１６の組に対応する電流消費量の比率に設定す
る。尚、電源電圧ＶSS用等の電源端子については、電源
電圧ＶDDに対する処理と同じであるため、図面及び説明
を省略する。

【０１０４】このように求めた各電源端子に対応する電
流消費量の比率は、内部電源配線とトランジスタとを接
続するコンタクトの個数が該トランジスタの消費する電
流量に応じて設定されていることから、略正確な値とな
る。従って、精度の高い各電源端子に対応する電流消費
量の比率を短時間で求めることができる。

【０１０５】・別の例として、物理情報として内部電源
配線とトランジスタを接続するコンタクトの面積を用い
た場合を図２０に示す。ＣＰＵ２は、図１４のステップ
Ｓ３１，Ｓ３２に代えて、図２０のステップＳ６１，Ｓ
６２における処理を実行する。即ち、これらステップＳ
６１，Ｓ６２は、図１３のステップＳ２２のサブステッ
プである。

【０１０６】ステップＳ６１は第６の抽出手段であっ
て、ＣＰＵ２は、ブロックのレイアウトデータから各内
部電源配線と各トランジスタとを接続するコンタクトの
面積のデータを抽出する。次に、ステップＳ６２は第８
の比率算出手段であって、ＣＰＵ２は、抽出したコンタ
クトの面積のデータに基づいて、各電源端子に対応する
コンタクトの総面積の比率を、各電源端子に対応する電
流消費量の比率に設定する。

【０１０７】今、図１９に示すブロック４１において、
内部電源配線Ｕ５とトランジスタＴｒ１，Ｔｒ２とを接
続するコンタクト４２の総面積がＰ１、内部電源配線Ｕ
６とトランジスタＴｒ３，Ｔｒ４とを接続するコンタク
ト４３の総面積がＰ２である。ＣＰＵ２は、これら総面
積Ｐ１，Ｐ２を抽出し、内部電源配線Ｕ５，Ｕ６に対応
するコンタクト４２，４３の総面積の比率P1/(P1+P2),P
2/(P1+P2) を、電源電圧ＶDD用の電源端子Ｔ１３，Ｔ１
４の組、電源端子Ｔ１５，Ｔ１６の組に対応する電流消
費量の比率に設定する。尚、電源電圧ＶSS用等の電源端
子については、電源電圧ＶDDに対する処理と同じである
ため、図面及び説明を省略する。

【０１０８】このように求めた各電源端子に対応する電
流消費量の比率は、内部電源配線とトランジスタとを接
続するコンタクトの面積が該トランジスタの消費する電
流量に応じて設定されていることから、略正確な値とな
る。従って、精度の高い各電源端子に対応する電流消費
量の比率を短時間で求めることができる。

【０１０９】・別の例として、物理情報として内部電源
配線に接続されるＭＯＳトランジスタのゲート幅を用い
た場合を図２１に示す。ＣＰＵ２は、図１４のステップ
Ｓ３１，Ｓ３２に代えて、図２１のステップＳ７１，Ｓ
７２における処理を実行する。即ち、これらステップＳ
７１，Ｓ７２は、図１３のステップＳ２２のサブステッ
プである。

【０１１０】ステップＳ７１は第７の抽出手段であっ
て、ＣＰＵ２は、ブロックのレイアウトデータから各内
部電源配線に接続される各トランジスタのゲート幅のデ
ータを抽出する。次に、ステップＳ７２は第９の比率算
出手段であって、ＣＰＵ２は、抽出した各トランジスタ
のゲート幅のデータに基づいて、各電源端子に対応する
各トランジスタのゲート幅の総和の比率を各電源端子に
対応する電流消費量の比率とする。

【０１１１】今、図２２のブロック５１は、内部電源配
線Ｕ７に接続されたＰチャネルＭＯＳトランジスタＰ
ａ，Ｐｂ、内部電源配線Ｕ８に接続されたＰＭＯＳトラ
ンジスタＰｃ、内部電源配線Ｕ９に接続されたＮチャネ
ルＭＯＳトランジスタＮａ，Ｎｂ、内部電源配線Ｕ１０
に接続されたＮＭＯＳトランジスタＮｃ，Ｎｄを含む。
各内部電源配線Ｕ７〜Ｕ１０は、外部端子Ｔ１７〜Ｔ２
４を備える。各トランジスタＰａ〜Ｐｃ，Ｎａ〜Ｎｄ
は、それぞれゲート幅（150,110,150,90,110,110,110）
を持つ。これらゲート幅は、各トランジスタＰａ〜Ｐ
ｃ，Ｎａ〜Ｎｄに流れる電流、即ち電流消費量に対応す
る。

【０１１２】ＣＰＵ２は、各トランジスタＰａ〜Ｐｃの
ゲート幅を抽出し、内部電源配線Ｕ７，Ｕ８に対応する
各トランジスタＰａ，Ｐｂ，Ｐｃのゲート幅の総和の比
率（260/410,150/410 ）を、内部電源配線Ｕ７，Ｕ８に
対応する電流消費量の比率に設定する。同様に、ＣＰＵ
２は、各トランジスタＮａ〜Ｎｄのゲート幅に基づい
て、内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の
比率に設定する。

【０１１３】このように求めた各電源端子に対応する電
流消費量の比率は、トランジスタのゲート幅が該トラン
ジスタの消費する電流量と対応していることから、略正
確な値となる。従って、精度の高い各電源端子に対応す
る電流消費量の比率を短時間で求めることができる。

【０１１４】・別の例として、物理情報として内部電源
配線に接続されるＭＯＳトランジスタのゲート長を用い
た場合を図２３に示す。ＣＰＵ２は、図１４のステップ
Ｓ３１，Ｓ３２に代えて、図２３のステップＳ８１，Ｓ
８２における処理を実行する。即ち、これらステップＳ
８１，Ｓ８２は、図１３のステップＳ２２のサブステッ
プである。

【０１１５】ステップＳ８１は第８の抽出手段であっ
て、ＣＰＵ２は、ブロックのレイアウトデータから各内
部電源配線に接続される各トランジスタのゲート長のデ
ータを抽出する。次に、ステップＳ８２は第１０の比率
算出手段であって、ＣＰＵ２は、抽出した各トランジス
タのゲート長のデータに基づいて、各電源端子に対応す
る各トランジスタのゲート長の相関値の総和の比率を各
電源端子に対応する電流消費量の比率とする。尚、本実
施形態の相関値とは、ゲート長の逆数に所定の係数を掛
けた値である。

【０１１６】今、図１８に示すブロック５１において、
トランジスタＰａのゲート長が４０であり、トランジス
タＰｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であ
り、トランジスタＮｄのゲート長が３０である。ＣＰＵ
２は、これらゲート長を抽出する。次に、ＣＰＵ２は、
電源電圧ＶDDの系統においては、係数を４０として図２
２に示す各トランジスタＰａ，Ｐｂ，Ｐｃの相関値
（１，２，２）を求める。そして、ＣＰＵ２は、内部電
源配線Ｕ７，Ｕ８に対応する相関値の総和の比率３／
５，２／５を、内部電源配線Ｕ７，Ｕ８に対応する電流
消費量の比率に設定する。

【０１１７】同様に、ＣＰＵ２は、電源電圧ＶSSの系統
における各トランジスタＮａ，Ｎｂ，Ｎｃ，Ｎｄの相関
値（2,2,2,1.3 ）を求め、それらによる内部電源配線Ｕ
９，Ｕ１０に対応する相関値の総和の比率（4/7.3,3.3/
7.3 ）を、内部電源配線Ｕ７，Ｕ８の電流消費量の比率
に設定する。ＣＰＵ２は、同様にして求めた相関値の総
和の比率を、内部配線Ｕ９，Ｕ１０の電流消費量比率に
設定する。

【０１１８】このように求めた各電源端子に対応する電
流消費量の比率は、トランジスタのゲート長の相関値が
該トランジスタの消費する電流量と対応していることか
ら、略正確な値となる。従って、精度の高い各電源端子
に対応する電流消費量の比率を短時間で求めることがで
きる。

【０１１９】・別の例として、物理情報として内部電源
配線に接続されるＭＯＳトランジスタの動作率データを
用いた場合を図２４に示す。ＣＰＵ２は、図１４のステ
ップＳ３１，Ｓ３２に代えて、図２４のステップＳ９１
における処理を実行する。即ち、このステップＳ９１
は、図１３のステップＳ２２のサブステップである。ス
テップＳ９１は第１１の比率算出手段であって、ＣＰＵ
２は、図２の第２ファイル１２に格納されたライブラリ
データから、ブロックの各内部電源配線に接続されたト
ランジスタの動作率データを抽出する。そして、ＣＰＵ
２は、それら動作率の総和の比率を、各内部電源配線に
対応する電流消費量の比率に設定する。尚、各トランジ
スタの動作率データは、ブロックにおける各トランジス
タの動作時間の比率であって、各ブロックのレイアウト
データと共に提供されるデータである。 今、図２２に
示すように、電源電圧ＶDDの内部電源配線Ｕ７，Ｕ８に
接続されたトランジスタＰａ，Ｐｂ，Ｐｃの動作率がそ
れぞれ９，１２，９である。この場合、ＣＰＵ２は、内
部電源配線Ｕ７，Ｕ８に対応する各トランジスタの動作
率の総和の比率２１／３０，９／３０を、内部電源配線
Ｕ７，Ｕ８に対応する電流消費量の比率に設定する。同
様に、電源電圧ＶSSの内部電源配線Ｕ９，Ｕ１０に接続
されたトランジスタＮａ，Ｎｂ，Ｎｃ，Ｐｄの動作率が
それぞれ３，８，０，１０である。この場合、ＣＰＵ２
は、内部電源配線Ｕ９，Ｕ１０に対応する各トランジス
タの動作率の総和の比率１１／２１，１０／２１を、各
内部電源配線Ｕ９，Ｕ１０に対応する電流消費量の比率
に設定する。

【０１２０】このように求めた各電源端子に対応する電
流消費量の比率は、トランジスタの動作率が該トランジ
スタの消費する電流量と対応していることから、略正確
な値となる。従って、精度の高い各電源端子に対応する
電流消費量の比率を短時間で求めることができる。

【０１２１】・別の例として、物理情報として内部電源
配線に接続されるＭＯＳトランジスタのゲート長，ゲー
ト幅，動作率データを用いた場合を図２５に示す。ＣＰ
Ｕ２は、図１４のステップＳ３１，Ｓ３２に代えて、図
２５のステップＳ１０１〜１０４における処理を実行す
る。即ち、これらステップＳ１０１〜１０４は、図１３
のステップＳ２２のサブステップである。

【０１２２】ステップＳ１０１は第９の抽出手段を構成
し、ＣＰＵ２は、ブロックのレイアウトデータから、各
内部電源配線に接続される各トランジスタのゲート幅の
データを抽出する。次に、ステップＳ１０２は第９の抽
出手段を構成し、ＣＰＵ２は、ブロックのレイアウトデ
ータから、各内部電源配線に接続される各トランジスタ
のゲート長のデータを抽出する。

【０１２３】次に、ステップＳ１０３は第１２の比率算
出手段であって、ＣＰＵ２は、抽出した各トランジスタ
のゲート幅のデータ、各トランジスタのゲート長のデー
タの相関値及び各トランジスタにおける動作率のデータ
を、各トランジスタ毎に掛算して、各トランジスタの電
流消費量の比率を求める。次に、ステップＳ１０４は第
１３の比率算出手段であって、ＣＰＵ２は、各電源端子
に対応するトランジスタの電流消費量の比率の総和の比
率を、各電源端子に対応する電流消費量の比率に設定す
る。

【０１２４】今、図１８のブロック５１において、トラ
ンジスタＰａ，Ｐｃのゲート幅が１５０であり、トラン
ジスタＰｂ，Ｎｂ，Ｎｃ，Ｎｄのゲート幅が１１０であ
り、トランジスタＮａのゲート幅が９０である。トラン
ジスタＰａのゲート長が４０であり、トランジスタＰ
ｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃのゲート長が２０であり、
トランジスタＮｄのゲート長が３０である。

【０１２５】ＣＰＵ２は、各トランジスタＰａ〜Ｐｃ，
Ｎａ〜Ｎｄのゲート幅を抽出し（ステップＳ１０１）、
ゲート長を抽出する（ステップＳ１０２）。次に、ＣＰ
Ｕ２は、係数を４０として各トランジスタＰａ，Ｐｂ，
Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄのゲート長のデータの相
関値（1,2,2,2,2,2,1.3 ）をそれぞれ求める。そして、
各トランジスタＰａ，Ｐｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，
Ｎｄの動作率はそれぞれ９，１２，９，３，８，０，１
０であるため、ＣＰＵ２は、各トランジスタＰａ，Ｐ
ｂ，Ｐｃ，Ｎａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率
（1350,2640,2700,540,1760,0,1430）（図２６参照）を
求める。

【０１２６】次に、ＣＰＵ２は、ブロック５１の電源電
圧ＶDDの系統において、図２７に示すように、トランジ
スタＰａ，Ｐｂ，Ｐｃの電流消費量の比率の総和の比率
（3990/6690,2700/6690 ）を、内部電源配線Ｕ７，Ｕ８
に対応する電流消費量の比率に設定する。同様に、ＣＰ
Ｕ２は、電源電圧ＶSSの系統において、トランジスタＮ
ａ，Ｎｂ，Ｎｃ，Ｎｄの電流消費量の比率の総和の比率
（2300/3730,1430/3730 ）を、内部電源配線Ｕ９，Ｕ１
０に対応する電流消費量の比率に設定する。

【０１２７】尚、図２７では、第二実施形態と同様に、
電流消費量の比率（3990/6690,2700/6690,2300/3730,14
30/3730 ）を持つ電流源を、対応する内部電源配線Ｕ
７，Ｕ８，Ｕ９，Ｕ１０の中心に接続した電源網を作成
している。即ち、内部電源配線Ｕ７〜Ｕ１０の抵抗要素
Ｒ３１〜Ｒ３８は、抵抗要素Ｒ３１と抵抗要素Ｒ３２、
抵抗要素Ｒ３３と抵抗要素Ｒ３４、抵抗要素Ｒ３５と抵
抗要素Ｒ３６、抵抗要素Ｒ３７と抵抗要素Ｒ３８がそれ
ぞれ同一の抵抗値（数値略）となる。

【０１２８】このように求めた各電源端子に対応する電
流消費量の比率は、トランジスタのゲート幅が該トラン
ジスタの消費する電流量と対応していることと、トラン
ジスタのゲート長の相関値が該トランジスタの消費する
電流量と対応していることと、トランジスタの動作率が
該トランジスタの消費する電流量と対応していることと
から、略正確な値となる。従って、さらに精度の高い各
電源端子に対応する電流消費量の比率を短時間で求める
ことができる。

【０１２９】尚、ステップＳ１０３では、ＣＰＵ２は、
抽出した各トランジスタのゲート幅のデータ、各トラン
ジスタのゲート長のデータの相関値及び各トランジスタ
における動作率のデータを、各トランジスタ毎に掛算し
て、各トランジスタの電流消費量の比率を求めたが、各
トランジスタのゲート幅のデータ、各トランジスタのゲ
ート長のデータの相関値及び各トランジスタにおける動
作率のデータの内、少なくとも２つの値を各トランジス
タ毎に掛算して、各トランジスタの電流消費量の比率を
求めてもよい。例えば、各トランジスタのゲート幅のデ
ータ及び各トランジスタにおける動作率のデータを、各
トランジスタ毎に掛算して、各トランジスタの電流消費
量の比率を求めてもよい。このようにしても、精度の高
い各電源端子に対応する電流消費量の比率を短時間で求
めることができる。・上記各実施形態のステップＳ４ｂ
（図６参照）では、基準値違反箇所として検索した外部
電源配線の幅を、ステップＳ３ｂ（図５参照）において
算出した電圧値，電流値に基づいて変更したが、外部電
源配線の部分における電流密度及び電圧値が基準値を満
たすようにすることができればよく、例えば、電源配線
の厚み（膜厚）を変更してもよい。又、図２８に示すよ
うに、外部電源配線を層構成を変更する、即ち電源配線
Ａ３にコンタクト６１を介して電流量を補強する補強線
としての電源配線Ａ４を接続した多層構造に変更しても
よい。

【０１３０】

【発明の効果】以上詳述したように、本発明によれば、
短時間で最適な電源配線のレイアウトデータを作成する
ことができるレイアウトデータ作成方法、レイアウトデ
ータ作成装置、及びその方法を実施するプログラムを記
録した記録媒体を提供することができる。

【図面の簡単な説明】

【図１】 第一実施形態のレイアウトデータ作成装置の
概略構成図。

【図２】 第一実施形態のレイアウトデータ作成処理の
フローチャート。

【図３】 設計情報入力処理のフローチャート。

【図４】 電流消費量比率抽出処理のフローチャート。

【図５】 電源網解析処理のフローチャート。

【図６】 電源構造決定処理のフローチャート。

【図７】 第一実施形態の電流比率算出処理のフローチ
ャート。

【図８】 レイアウトデータ作成処理を示す説明図。

【図９】 レイアウトデータ作成処理を示す説明図。

【図１０】 レイアウトデータ作成処理を示す説明図。

【図１１】 レイアウトデータ作成処理を示す説明図。

【図１２】 レイアウトデータ作成処理を示す説明図。

【図１３】 第二実施形態の電流消費比率算出処理のフ
ローチャート。

【図１４】 第二実施形態の電流消費比率設定処理のフ
ローチャート。

【図１５】 レイアウトデータ作成処理を示す説明図。

【図１６】 レイアウトデータ作成処理を示す説明図。

【図１７】 別の電流消費比率設定処理のフローチャー
ト。

【図１８】 別の電流消費比率設定処理のフローチャー
ト。

【図１９】 レイアウトデータ作成処理を示す説明図。

【図２０】 別の電流消費比率設定処理のフローチャー
ト。

【図２１】 別の電流消費比率設定処理のフローチャー
ト。

【図２２】 レイアウトデータ作成処理を示す説明図。

【図２３】 別の電流消費比率設定処理のフローチャー
ト。

【図２４】 別の電流消費比率設定処理のフローチャー
ト。

【図２５】 別の電流消費比率設定処理のフローチャー
ト。

【図２６】 レイアウトデータ作成処理を示す説明図。

【図２７】 レイアウトデータ作成処理を示す説明図。

【図２８】 レイアウトデータ作成処理を示す説明図。

【符号の説明】

２１ 半導体装置 ２２，２３，３１，４１，５１ ブロック ２４ 外部電源端子 Ｔ１〜Ｔ２４ ブロックの電源端子 Ｓ１ 設計情報入力手段 Ｓ２ 第１の比率算出手段 Ｓ３ 電源網解析手段 Ｓ４ 電源構造決定手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 名和 孝倫 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 湯山 浩 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 礒田 雅仁 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5B046 AA08 BA04 CA00

Claims (23)

【特許請求の範囲】
1. 【請求項１】 半導体装置の外部電源端子から該半導体
   装置を構成するブロックの電源端子に電源電圧を供給す
   る外部電源配線の構造を決定するためのレイアウトデー
   タ作成方法であって、 前記半導体装置のレイアウトデータから、前記電源配線
   の情報、ブロックの配置情報、ブロックの消費電流値を
   含む前記半導体装置の設計情報を入力する入力行程と、 前記ブロックの物理情報を入力し、該物理情報と前記設
   計情報に基づいて各ブロックの電源端子における電流消
   費量の比率を求める行程と、 前記電流消費量の比率から各電源端子における電流消費
   量を求め、該電流消費量と前記電源配線の情報に基づい
   て作成した電源網から前記電源配線の各部分における電
   圧値、電流値を算出する算出行程と、 前記電圧値、電流値に基づいて前記電源配線の構造を決
   定する行程とを含むレイアウトデータ作成方法。
2. 【請求項２】 請求項１に記載のレイアウトデータ作成
   方法において、 前記各電源端子における電流消費量の比率を求める工程
   は、 前記ブロックのレイアウトデータから該各電源端子の幅
   のデータを抽出する工程と、 前記各電源端子の幅のデータに基づいて、該各幅の比率
   を前記各電源端子における電流消費量の比率に設定する
   工程とを備えたレイアウトデータ作成方法。
3. 【請求項３】 請求項１に記載のレイアウトデータ作成
   方法において、 前記各電源端子における電流消費量の比率を求める工程
   は、 前記ブロックのレイアウトデータから該各電源端子から
   延びる内部配線のデータを抽出する工程と、 前記ブロックのレイアウトデータ及び前記ブロックの各
   トランジスタにおける動作率のデータの少なくとも１つ
   から電源の種類毎の前記各電源端子に対応する電流消費
   量の比率を求める工程と、 前記内部配線のデータ及び前記各電源端子に対応する電
   流消費量の比率に基づいて、電源の種類毎に該内部配線
   の電源網を含むブロックの等価回路を作成する工程と、 前記等価回路から該各電源端子における前記電流消費量
   の比率を求める工程とを備えたレイアウトデータ作成方
   法。
4. 【請求項４】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータの内部配線のデータか
   ら該各内部配線の幅のデータを抽出する工程と、 前記各内部配線の幅のデータに基づいて、該各幅の比率
   を該各電源端子に対応する電流消費量の比率に設定する
   工程とを備えたレイアウトデータ作成方法。
5. 【請求項５】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータの内部配線のデータか
   ら該各内部配線の面積のデータを抽出する工程と、 前記各内部配線の面積のデータに基づいて、該各面積の
   比率を該各電源端子に対応する電流消費量の比率に設定
   する工程とを備えたレイアウトデータ作成方法。
6. 【請求項６】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータから前記各内部配線と
   各トランジスタとを接続するコンタクトの個数のデータ
   を抽出する工程と、 前記コンタクトの個数のデータに基づいて、前記各電源
   端子に対応する該コンタクトの総個数の比率を同各電源
   端子に対応する電流消費量の比率に設定する工程とを備
   えたレイアウトデータ作成方法。
7. 【請求項７】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータから前記各内部配線と
   各トランジスタとを接続するコンタクトの面積のデータ
   を抽出する工程と、 前記コンタクトの面積のデータに基づいて、前記各電源
   端子に対応する該コンタクトの総面積の比率を同各電源
   端子に対応する電流消費量の比率に設定する工程とを備
   えたレイアウトデータ作成方法。
8. 【請求項８】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータから前記各内部配線に
   接続される前記各トランジスタのゲート幅のデータを抽
   出する工程と、 前記各トランジスタのゲート幅のデータに基づいて、前
   記各電源端子に対応する各トランジスタのゲート幅の総
   和の比率を同各電源端子に対応する電流消費量の比率に
   設定する工程とを備えたレイアウトデータ作成方法。
9. 【請求項９】 請求項３に記載のレイアウトデータ作成
   方法において、 前記各電源端子に対応する電流消費量の比率を求める工
   程は、 前記ブロックのレイアウトデータから前記各内部配線に
   接続される前記各トランジスタのゲート長のデータを抽
   出する工程と、 前記各トランジスタのゲート長のデータに基づいて、前
   記各電源端子に対応する各トランジスタのゲート長の相
   関値の総和の比率を同各電源端子に対応する電流消費量
   の比率に設定する工程とを備えたレイアウトデータ作成
   方法。
10. 【請求項１０】 請求項３に記載のレイアウトデータ作
    成方法において、 前記各電源端子に対応する電流消費量の比率を求める工
    程は、 前記ブロックの各トランジスタにおける動作率のデータ
    に基づいて、前記各電源端子に対応する各トランジスタ
    の動作率の総和の比率を同各電源端子に対応する電流消
    費量の比率に設定する工程を備えたレイアウトデータ作
    成方法。
11. 【請求項１１】 請求項３に記載のレイアウトデータ作
    成方法において、 前記各電源端子に対応する電流消費量の比率を求める工
    程は、 前記ブロックのレイアウトデータから、前記各内部配線
    に接続される前記各トランジスタのゲート幅のデータ及
    びゲート長のデータの少なくとも１つを抽出する工程
    と、 前記各トランジスタのゲート幅のデータ、前記各トラン
    ジスタのゲート長のデータの相関値及び前記各トランジ
    スタにおける動作率のデータの内の少なくとも２つを、
    各トランジスタ毎に掛算して、各トランジスタの電流消
    費量の比率を求める工程と、 前記各電源端子に対応するトランジスタの電流消費量の
    比率の総和の比率を各電源端子に対応する電流消費量の
    比率に設定する工程とを備えたレイアウトデータ作成方
    法。
12. 【請求項１２】 半導体装置の外部電源端子から該半導
    体装置を構成するブロックの電源端子に電源電圧を供給
    する外部電源配線の構造を決定するためのレイアウトデ
    ータ作成装置であって、 前記半導体装置のレイアウトデータから、前記電源配線
    の情報、ブロックの配置情報、ブロックの消費電流値を
    含む前記半導体装置の設計情報を入力する設計情報入力
    手段と、 前記ブロックの物理情報を入力し、該物理情報と前記設
    計情報に基づいて各ブロックの電源端子における電流消
    費量の比率を求める第１の比率算出手段と、 前記電流消費量の比率から各電源端子における電流消費
    量を求め、該電流消費量と前記電源配線の情報に基づい
    て作成した電源網から前記電源配線の各部分における電
    圧値、電流値を算出する電源網解析手段と、 前記電圧値、電流値に基づいて前記電源配線の構造を決
    定する電源構造決定手段とを備えたレイアウトデータ作
    成装置。
13. 【請求項１３】 請求項１２に記載のレイアウトデータ
    作成装置において、 前記第１の比率算出手段は、 前記ブロックのレイアウトデータから該各電源端子の幅
    のデータを抽出する第１の抽出手段と、 前記各電源端子の幅のデータに基づいて、該各幅の比率
    を前記各電源端子における電流消費量の比率に設定する
    第２の比率算出手段とを備えたレイアウトデータ作成装
    置。
14. 【請求項１４】 請求項１２に記載のレイアウトデータ
    作成装置において、 前記第１の比率算出手段は、 前記ブロックのレイアウトデータから該各電源端子から
    延びる内部配線のデータを抽出する第２の抽出手段と、 前記ブロックのレイアウトデータ及び前記ブロックの各
    トランジスタにおける動作率のデータの少なくとも１つ
    から電源の種類毎の前記各電源端子に対応する電流消費
    量の比率を求める第３の比率算出手段と、 前記内部配線のデータ及び前記各電源端子に対応する電
    流消費量の比率に基づいて、電源の種類毎に該内部配線
    の電源網を含むブロックの等価回路を作成する等価回路
    作成手段と、 前記等価回路から該各電源端子における前記電流消費量
    の比率を求める第４の比率算出手段とを備えたレイアウ
    トデータ作成装置。
15. 【請求項１５】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータの内部配線のデータか
    ら該各内部配線の幅のデータを抽出する第３の抽出手段
    と、 前記各内部配線の幅のデータに基づいて、該各幅の比率
    を該各電源端子に対応する電流消費量の比率に設定する
    第５の比率算出手段とを備えたレイアウトデータ作成装
    置。
16. 【請求項１６】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータの内部配線のデータか
    ら該各内部配線の面積のデータを抽出する第４の抽出手
    段と、 前記各内部配線の面積のデータに基づいて、該各面積の
    比率を該各電源端子に対応する電流消費量の比率に設定
    する第６の比率算出手段とを備えたレイアウトデータ作
    成装置。
17. 【請求項１７】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータから前記各内部配線と
    各トランジスタとを接続するコンタクトの個数のデータ
    を抽出する第５の抽出手段と、 前記コンタクトの個数のデータに基づいて、前記各電源
    端子に対応する該コンタクトの総個数の比率を同各電源
    端子に対応する電流消費量の比率に設定する第７の比率
    算出手段とを備えたレイアウトデータ作成装置。
18. 【請求項１８】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータから前記各内部配線と
    各トランジスタとを接続するコンタクトの面積のデータ
    を抽出する第６の抽出手段と、 前記コンタクトの面積のデータに基づいて、前記各電源
    端子に対応する該コンタクトの総面積の比率を同各電源
    端子に対応する電流消費量の比率に設定する第８の比率
    算出手段とを備えたレイアウトデータ作成装置。
19. 【請求項１９】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータから前記各内部配線に
    接続される前記各トランジスタのゲート幅のデータを抽
    出する第７の抽出手段と、 前記各トランジスタのゲート幅のデータに基づいて、前
    記各電源端子に対応する各トランジスタのゲート幅の総
    和の比率を同各電源端子に対応する電流消費量の比率に
    設定する第９の比率算出手段とを備えたレイアウトデー
    タ作成装置。
20. 【請求項２０】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータから前記各内部配線に
    接続される前記各トランジスタのゲート長のデータを抽
    出する第８の抽出手段と、 前記各トランジスタのゲート長のデータに基づいて、前
    記各電源端子に対応する各トランジスタのゲート長の相
    関値の総和の比率を同各電源端子に対応する電流消費量
    の比率に設定する第１０の比率算出手段とを備えたレイ
    アウトデータ作成装置。
21. 【請求項２１】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックの各トランジスタにおける動作率のデータ
    に基づいて、前記各電源端子に対応する各トランジスタ
    の動作率の総和の比率を同各電源端子に対応する電流消
    費量の比率に設定する第１１の比率算出手段を備えたレ
    イアウトデータ作成装置。
22. 【請求項２２】 請求項１４に記載のレイアウトデータ
    作成装置において、 前記第３の比率算出手段は、 前記ブロックのレイアウトデータから、前記各内部配線
    に接続される前記各トランジスタのゲート幅のデータ及
    びゲート長のデータの少なくとも１つを抽出する第９の
    抽出手段と、 前記各トランジスタのゲート幅のデータ、前記各トラン
    ジスタのゲート長のデータの相関値及び前記各トランジ
    スタにおける動作率のデータの内の少なくとも２つを、
    各トランジスタ毎に掛算して、各トランジスタの電流消
    費量の比率を求める第１２の比率算出手段と、 前記各電源端子に対応するトランジスタの電流消費量の
    比率の総和の比率を各電源端子に対応する電流消費量の
    比率に設定する第１３の比率算出手段とを備えたレイア
    ウトデータ作成装置。
23. 【請求項２３】 半導体装置の外部電源端子から該半導
    体装置を構成するブロックの電源端子に電源電圧を供給
    する外部電源配線の構造を決定するためのコンピュータ
    読み取り可能なプログラムコードが記録された記録媒体
    であって、 前記プログラムは、 前記半導体装置のレイアウトデータから、前記電源配線
    の情報、ブロックの配置情報、ブロックの消費電流値を
    含む前記半導体装置の設計情報を入力する入力行程と、 前記ブロックの物理情報を入力し、該物理情報と前記設
    計情報に基づいて各ブロックの電源端子における電流消
    費量の比率を求める行程と、 前記電流消費量の比率から各電源端子における電流消費
    量を求め、該電流消費量と前記電源配線の情報に基づい
    て作成した電源網から前記電源配線の各部分における電
    圧値、電流値を算出する算出行程と、 前記電圧値、電流値に基づいて前記電源配線の構造を決
    定する行程とを備えた方法を実行する、記録媒体。